JP2003109948A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JP2003109948A
JP2003109948A JP2001306360A JP2001306360A JP2003109948A JP 2003109948 A JP2003109948 A JP 2003109948A JP 2001306360 A JP2001306360 A JP 2001306360A JP 2001306360 A JP2001306360 A JP 2001306360A JP 2003109948 A JP2003109948 A JP 2003109948A
Authority
JP
Japan
Prior art keywords
film
wiring
width
conductive film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001306360A
Other languages
English (en)
Inventor
Eiichi Sato
栄一 佐藤
Koichi Kawashima
光一 川嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001306360A priority Critical patent/JP2003109948A/ja
Publication of JP2003109948A publication Critical patent/JP2003109948A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線幅が小さい微細配線層の加工において、
マスクとなる絶縁膜やレジスト寸法が所望の配線幅と比
較して細くなった場合、配線の断面積低下による配線抵
抗の上昇が発生する。そのため、半導体装置の配線抵抗
と、配線間容量による遅延が発生し、高速動作が不可能
となる。これを防止して高速動作を可能とする。 【解決手段】 上層TiN膜106/Ti膜105、A
lCu膜104および下層TiN膜103/Ti膜10
2で形成される半導体装置の配線において、上層TiN
膜106/Ti膜105および下層TiN膜103/T
i膜102を順テーパ状にエッチングする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ドライエッチング
方法を利用して半導体装置の配線を形成するための配線
の形成方法に関するものである。
【0002】
【従来の技術】従来の配線形成におけるドライエッチン
グ工程のフローについて、図31〜図35を参照しなが
ら説明する。
【0003】図31は、金属の積層膜の断面構造を示す
ものである。図31に示す工程では、絶縁膜101の上
に、順に高融点金属膜である下層Ti膜102、高融点
金属化合物膜である下層TiN膜103、金属膜である
AlCu膜104、高融点金属膜である上層Ti膜10
5、高融点金属化合物膜である上層TiN膜106、絶
縁膜(TEOS(Tetraethoxysilane:テトラエトキシシ
ラン)膜)107および反射防止膜108が積層され、
反射防止膜(以下、BARC(Bottom Anti-Reflective
Coating)膜と記す)108の上にレジスト109が積
層されている。レジスト109には、下層をエッチング
するためのパターンが形成されている。なお、絶縁膜1
01は基板(図示せず)上に形成される。
【0004】配線は、上の導電層である上層TiN膜1
06/上層Ti膜105と、AlCu膜104と、下の
導電層である下層TiN膜103/下層Ti膜102と
で形成される。配線を3層構造としているのは、配線の
信頼性(エレクトロマイグレーション、ストレスマイグ
レーション)を向上させるためであり、そのためにTi
NおよびTiを使用した多層膜を用いている。
【0005】図32では、レジスト109のパターンに
従って、BARC膜108および絶縁膜107がドライ
エッチングされ、所望の形状に加工される。その後、レ
ジスト109およびBARC膜108がアッシングによ
って取り除かれる。
【0006】つぎに、絶縁膜107をマスクとして、上
層TiN膜106、上層Ti膜105をCl2、Ar、
2ガスを用い、ドライエッチングすることによって図
33に示すように加工を行う。
【0007】続いて、絶縁膜107、上層TiN膜10
6および上層Ti膜105をマスクとして、AlCu膜
104をBCl3、Cl2、CHF3、N2ガスを用いてド
ライエッチングすることによって図34に示すように加
工を行う。この加工の際に、AlCu膜104は少しで
はあるが順テーパ形状をなす。
【0008】続いて、絶縁膜107、上層TiN膜10
6、上層Ti膜105およびAlCu膜104をマスク
として、下層TiN膜103、下層Ti膜102をCl
2、Ar、N2ガスを用いてドライエッチングすることに
よって、最終的に図35に示すように加工を行う。
【0009】これらの処理には、例えば、図36に示す
ような誘導結合型のエッチング装置が使用される。図3
6において、1はアルマイトドーム、2はアルマイト天
板、3は誘導コイル、4はシリコンリング、5はウェ
ハ、6はコイル電源(13.56MHz)、7はバイア
ス電源(13.56MHz)、8は高密度プラズマであ
る。
【0010】そして、それぞれの膜のエッチングについ
ては、表1に示すようなガス、ガス流量、圧力および高
周波(RF)電力の条件が使用される。
【0011】
【表1】
【0012】
【発明が解決しようとする課題】上記従来の配線の形成
方法では、上層TiN膜105/上層Ti膜106が垂
直にエッチングされ、金属膜104の幅がマスク寸法と
ほぼ同じになるため、配線幅が0.50μm以下の微細
配線層の加工において、配線形成時のマスクとなる絶縁
膜107の加工によって絶縁膜107の寸法が所望の配
線幅と比較して細くなった場合、また、絶縁膜107を
加工するためのレジストのマスク寸法が細くなった場合
に、配線の断面積低下による配線抵抗の上昇が発生す
る。そのため、半導体装置の配線抵抗と配線間容量とに
よる遅延が発生し、高速動作が不可能となる。
【0013】また、上記加工方法で下層TiN膜103
/下層Ti膜102が垂直にエッチングされるため、配
線下部の寸法はAlCu膜104の下部寸法によって決
定される。そのため下層配線との合わせずれマージン
(アライメントマージン)を広げるためには、AlCu
膜104の幅を広げる必要がある。AlCu膜104の
幅を広げることが必要となるため、配線間のアスペクト
が上昇し、絶縁膜の埋め込みが不可能となる。
【0014】したがって、本発明の目的は、配線幅を決
定するマスクの幅が狭くなっても、十分な配線断面積を
確保することができ、配線抵抗の増大を防止することが
できる配線の形成方法を提供することである。
【0015】また、本発明の他の目的は、配線間の間隔
を狭めることなく、下層配線との合わせずれマージンを
広げることができる配線の形成方法を提供することであ
る。
【0016】
【課題を解決するための手段】本発明は、下層および上
層の導電膜の間に金属膜を挟んだ構造の配線において、
上層の導電膜を順テーパ状にエッチングすることによ
り、上層の導電膜の底部の幅が上部の幅より広くなり、
金属膜の幅をマスクの幅よりも広げることが可能とな
る。その結果、配線幅を決定するマスクの幅が狭くなっ
ても、十分な配線断面積を確保することができ、配線抵
抗の増大を防止することができ、つまり配線抵抗の低抵
抗化を図ることができ、したがって、高速動作も容易に
実現することができる。
【0017】また、下層の導電膜を順テーパ状にエッチ
ングすることにより、下層の導電膜の底部の幅が上部の
幅より広くなり、下層配線に対する接合面の幅の金属膜
の幅より広げることが可能となる。その結果、配線間の
間隔を狭めることなく、下層配線との合わせずれマージ
ンを広げることができる。その結果、配線幅を大きくし
なくても下層配線との合わせずれマージンを十分に確保
できる。したがって、配線ピッチが決まっている場合に
おいて、マージン確保のために配線幅を増大させる必要
がないので、配線間の隙間を十分に確保することがで
き、絶縁膜の埋め込みも容易に実現できる。
【0018】以下、上記の目的を達成するための配線の
形成方法を具体的に説明する。
【0019】本発明の第1の配線の形成方法は、絶縁膜
の上に、第1の導電膜を形成し、ついで第1の導電膜の
上に金属膜を形成し、ついで金属膜の上に第2の導電膜
を形成し、ついで第2の導電膜、金属膜、第1の導電膜
を順次エッチングする。この際、第2の導電膜は順テー
パ状にエッチングする。
【0020】この方法によれば、上層の第2の導電膜を
順テーパ状にエッチングすることにより、上層の第2の
導電膜の底部の幅が上部の幅より広くなり、金属膜の幅
をマスクの幅よりも広げることが可能となる。その結
果、配線幅を決定するマスクの幅が狭くなっても、十分
な配線断面積を確保することができ、配線抵抗の増大を
防止することができ、つまり配線抵抗の低抵抗化を図る
ことができ、したがって、高速動作も容易に実現するこ
とができる。
【0021】本発明の第2の配線の形成方法は、絶縁膜
の上に、第1の導電膜を形成し、ついで第1の導電膜の
上に金属膜を形成し、ついで金属膜の上に第2の導電膜
を形成し、第2の導電膜、金属膜、第1の導電膜を順次
エッチングする。この際、第2の導電膜および第1の導
電膜はそれぞれ順テーパ状にエッチングする。
【0022】この方法によれば、上層の第2の導電膜を
順テーパ状にエッチングすることにより、上層の第2の
導電膜の底部の幅が上部の幅より広くなり、金属膜の幅
をマスクの幅よりも広げることが可能となる。その結
果、配線幅を決定するマスクの幅が狭くなっても、十分
な配線断面積を確保することができ、配線抵抗の増大を
防止することができ、つまり配線抵抗の低抵抗化を図る
ことができ、したがって、高速動作も容易に実現するこ
とができる。
【0023】また、下層の第1の導電膜を順テーパ状に
エッチングすることにより、下層の第1の導電膜の底部
の幅が上部の幅より広くなり、下層配線に対する接合面
の幅の金属膜の幅より広げることが可能となる。その結
果、配線間の間隔を狭めることなく、下層配線との合わ
せずれマージンを広げることができる。その結果、配線
幅を大きくしなくても下層配線との合わせずれマージン
を十分に確保できる。したがって、配線ピッチが決まっ
ている場合において、マージン確保のために配線幅を増
大させる必要がないので、配線間の隙間を十分に確保す
ることができ、絶縁膜の埋め込みも容易に実現できる。
【0024】上記の第1および第2の発明の配線の形成
方法においては、第1の導電膜および第2の導電膜が、
例えば高融点金属膜、または高融点金属化合物膜、また
は高融点金属膜と高融点金属化合物膜の二層で構成され
ている。上記の高融点金属膜としては、例えばTi膜が
用いられ、また、高融点金属化合物膜としてはTiN膜
が用いられる。
【0025】また、上記の配線の形成方法においては、
第1の導電膜または第2の導電膜を順テーパ状にエッチ
ングするのに、例えばBCl3ガスが用いられる。
【0026】また、上記の配線の形成方法においては、
第1の導電膜、金属膜および第2の導電膜のパターン幅
のピッチ間隔が、0.50μm以下に設定される場合
に、特に有効である。
【0027】また、上記の配線の形成方法では、第1の
導電膜、金属膜および第2の導電膜の三層の膜厚に対
し、第1の導電膜および第2の導電膜の膜厚割合が8%
以上であることが好ましい。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【0029】(第1の実施の形態)図1〜図5は、本発
明の第1の実施の形態である配線の形成方法を説明する
工程断面図である。従来の配線の形成方法を説明する図
7と同じものについては、同じ番号を用いて説明する。
【0030】まず、図1に示すように、絶縁膜101の
上に高融点金属膜である下層Ti膜102、高融点金属
化合物膜である下層TiN膜103を堆積し、下層Ti
N膜103の上に金属膜であるAlCu膜104を堆積
し、AlCu膜104の上に高融点金属膜である上層T
i膜105、高融点金属化合物膜である上層TiN膜1
06を堆積し、上層TiN膜106の上にBARC膜1
08を塗布し、さらにBARC膜108の上に直接、レ
ジスト膜109を塗布し、配線パターンに対応した所望
のレジストパターンを露光形成する。なお、絶縁膜10
1は基板(図示せず)上に形成される。
【0031】従来のものとは、絶縁膜107を介してい
ない点で異なる。
【0032】ここで、半導体装置の配線は、上層TiN
膜106/上層Ti膜105、AlCu膜104および
下層TiN膜103/下層Ti膜102で形成される。
また、配線のTiN/Ti/AlCu/TiN/Ti膜
のパターン幅のピッチ間隔は、0.50μm以下であ
る。また、TiN/Ti/AlCu/TiN/Ti膜に
対するTiN/Ti部の膜厚割合は、8%以上である。
上限は50%程度になる。ただし、配線ではなく単に加
工といった形のみであれば、100%TiNであっても
よい。
【0033】つぎに、図2に示すように、レジスト膜1
09をマスクとして、BARC膜108をドライエッチ
ングする。
【0034】つぎに、図3に示すように、レジスト膜1
09およびBARC膜108をマスクとして、上層Ti
N膜106および上層Ti膜105をBCl3、N2ガス
を使用してドライエッチングする。反応ガスとしては、
BCl3ガスのみを使用する。これにより、上層TiN
膜106および上層Ti膜105はテーパ形状にドライ
エッチングされる。BCl3ガスを用いると、テーパ形
状にエッチングされるのは以下の理由からである。BC
3ガスは、分子量が大きいため、化学的なエッチング
ではなくスパッタによるエッチングの効果が大きいこと
により、テーパ形状になると考えられる。BCl3ガス
の他には、Cl2ガスより分子量が大きいガスで、化学
的なエッチングにならないガスであれば、利用可能であ
る。
【0035】つぎに、図4に示すように、レジスト膜1
09、BARC膜108、上層TiN膜106および上
層Ti膜105をマスクとして、BCl3、Cl2、CH
3、N2ガスを使用してAlCu膜104をドライエッ
チングする。
【0036】つぎに、図5に示すように、レジスト膜1
09、BARC膜108、上層TiN膜106、上層T
i膜105およびAlCu膜104をマスクとして、下
層TiN膜103および下層Ti膜102をドライエッ
チングする。下層TiN膜103/下層Ti膜102
は、上層TiN膜106/上層Ti膜105と同様に、
BCl3、N2ガスを用いてドライエッチングする。これ
により、下層TiN膜103および上層Ti膜102は
テーパ形状にドライエッチングされる。そのテーパ角度
は、85°〜45°である。なお、従来例の場合にテー
パとなる角度は90°〜85°程度である。
【0037】上記の各工程のエッチング処理で、レジス
ト109は徐々に膜厚が少なくなっている。また、レジ
スト109およびBARC膜108は後工程で除去され
る。
【0038】なお、ドライエッチングには、例えば誘導
結合型プラズマ装置(ICP)を使用し、エッチング条
件は、それぞれの膜のドライエッチングについては、表
2に示すようなガス、ガス流量、圧力およびRF電力の
条件を使用する。
【0039】
【表2】
【0040】本実施の形態のように、上層TiN膜10
6/上層Ti膜105、下層TiN膜103/下層Ti
膜102のドライエッチング時にBCl3ガスのみを用
いてドライエッチングを行うことにより、上層TiN膜
106/上層Ti膜105、下層TiN膜103/下層
Ti膜102を順テーパ形状にドライエッチングするこ
とができる。
【0041】上記のように、上層TiN膜106/上層
Ti膜105を順テーパ状にエッチングすることによ
り、上層TiN膜106/上層Ti膜105の底部の幅
が上部の幅より広くなり、AlCu膜104の幅をレジ
スト109の幅よりも広げることが可能となる。その結
果、配線幅を決定するレジスト109の幅が狭くなって
も、十分な配線断面積を確保することができ、配線抵抗
の増大を防止することができ、つまり配線抵抗の低抵抗
化を図ることができ、したがって、高速動作も容易に実
現することができる。
【0042】また、下層TiN膜103/下層Ti膜1
02を順テーパ状にエッチングすることにより、下層T
iN膜103/下層Ti膜102の底部の幅が上部の幅
より広くなり、下層配線(図示せず)に対する接合面の
幅のAlCu膜104の幅より広げることが可能とな
る。その結果、配線間の間隔を狭めることなく、下層配
線とのアライメントマージンを広げることができる。そ
の結果、配線幅を大きくしなくても下層配線とのアライ
メントマージンを十分に確保できる。したがって、配線
ピッチが決まっている場合において、マージン確保のた
めに配線幅を増大させる必要がないので、配線間の隙間
を十分に確保することができ、絶縁膜の埋め込みも容易
に実現できる。
【0043】また、上層配線とのアライメントマージン
も十分に確保できる。その理由は以下の通りである。す
なわち、TiNおよびTi膜がテーパ形状にエッチング
されることにより、配線幅が広がるため、コンタクトホ
ールと下地配線との合わせずれ量が大きくなっても、コ
ンタクトホールが下地配線を踏み外すことがなくなり、
その結果、アライメントのずれに対するマージンが向上
するためである。
【0044】(第2の実施の形態)図6〜図10は、本
発明の第2の実施の形態である配線の形成方法を説明す
る工程断面図である。図6〜図9については、第1の実
施の形態と同様なので説明は省略する。
【0045】図10の工程では、従来と同様に、下層T
iN膜103/下層Ti膜102をCl2、Ar、N2
スを使用してドライエッチングする。これにより、下層
TiN膜103および上層Ti膜102は垂直にドライ
エッチングされる。
【0046】なお、エッチング条件は表3に示すとおり
である。
【0047】
【表3】
【0048】本実施の形態のように、上層TiN膜10
6/上層Ti膜105のドライエッチング時にBCl3
ガスを用い、ドライエッチングを行うことにより上層T
iN膜106/上層Ti膜105をテーパ形状にドライ
エッチングすることができる。
【0049】上記のように、上層TiN膜106/上層
Ti膜105を順テーパ状にエッチングすることによ
り、上層TiN膜106/上層Ti膜105の底部の幅
が上部の幅より広くなり、AlCu膜104の幅をレジ
スト109の幅よりも広げることが可能となる。その結
果、配線幅を決定するレジスト109の幅が狭くなって
も、十分な配線断面積を確保することができ、配線抵抗
の増大を防止することができ、つまり配線抵抗の低抵抗
化を図ることができ、したがって、高速動作も容易に実
現することができる。
【0050】また、上層配線とのアライメントマージン
も十分に確保できる。その理由は以下の通りである。す
なわち、TiNおよびTi膜がテーパ形状にエッチング
されることにより、配線幅が広がるため、コンタクトホ
ールと下地配線との合わせずれ量が大きくなっても、コ
ンタクトホールが下地配線を踏み外すことがなくなり、
その結果、アライメントのずれに対するマージンが向上
するためである。
【0051】(第3の実施の形態)図11〜図15は、
本発明の第3の実施の形態である配線の形成方法を説明
する工程断面図である。この実施の形態は、内容的に
は、上層Ti膜105の上に絶縁膜107を堆積し、そ
の上にBARC膜108を堆積している点で異なるが、
それ以外は第2の実施の形態と同様である。
【0052】まず図11は、従来の構成を示す図31と
同様であるので説明は省略する。絶縁膜107にはTE
OS膜を使用する。
【0053】図12では、レジスト膜109をマスクと
して、BARC膜108、絶縁膜107をドライエッチ
ングする。
【0054】つぎに、図13では、レジスト膜109、
BARC膜108および絶縁膜107をマスクとして、
上層TiN膜106および上層Ti膜105をBC
3、N2ガスを使用してドライエッチングする。反応ガ
スとしては、BCl3ガスのみを使用する。これによ
り、上層TiN膜106および上層Ti膜105はテー
パ形状にドライエッチングされる。
【0055】つぎに、図14および図15については、
絶縁膜107が形成されていない点を除き、第1の実施
の形態である図4および図5と同様の説明になるので省
略する。なお、図15は、レジスト109およびBAR
C膜108が除去された後の状態を示している。
【0056】なお、エッチング条件は表4に示すとおり
である。
【0057】
【表4】
【0058】本実施の形態においても、上層TiN膜1
06/上層Ti膜105、下層TiN膜103/下層T
i膜102をBCl3ガスを用いてドライエッチングを
行うことにより、上層TiN膜106/上層Ti膜10
5、下層TiN膜103/下層Ti膜102をテーパ形
状にドライエッチングすることができ、第1の実施の形
態と同様に、下層配線とのアライメントマージンの向
上、配線抵抗の低減が可能となる。
【0059】また、上層配線とのアライメントマージン
も十分に確保できる。その理由は以下の通りである。す
なわち、TiNおよびTi膜がテーパ形状にエッチング
されることにより、配線幅が広がるため、コンタクトホ
ールと下地配線との合わせずれ量が大きくなっても、コ
ンタクトホールが下地配線を踏み外すことがなくなり、
その結果、アライメントのずれに対するマージンが向上
するためである。
【0060】なお、第1の実施形態とは、絶縁膜107
の有無が相違する。絶縁膜107は、配線加工に用いる
絶縁膜であって、レジスト膜の代わりにマスク材料とし
て使用しているものである。作用効果的には、特に差は
ないと考えられ、プロセスフローに差があるだけと考え
られる。
【0061】(第4の実施の形態)図16〜図20は、
本発明の第4の実施の形態である配線の形成方法を説明
する工程断面図である。内容的には、上層Ti膜105
の上に絶縁膜107を堆積し、その上にBARC膜10
8を堆積している点で異なるが、それ以外は第2の実施
の形態と同様である。
【0062】まず図16は、従来の構成を示す図31と
同様であるので説明は省略する。絶縁膜107にはTE
OS膜を使用する。
【0063】図17では、レジスト膜109をマスクと
して、BARC膜108、絶縁膜107をドライエッチ
ングする。
【0064】つぎに、図18では、レジスト膜109、
BARC膜108および絶縁膜107をマスクとして、
上層TiN膜106および上層Ti膜105をBC
3、N2ガスを使用してドライエッチングする。反応ガ
スとしては、BCl3ガスのみを使用する。これによ
り、上層TiN膜106および上層Ti膜105はテー
パ形状にドライエッチングされる。
【0065】つぎに、図19および図20については、
絶縁膜107が形成されていない点を除き、第1の実施
の形態である図4および図5と同様の説明になるので省
略する。なお、図15は、レジスト109およびBAR
C膜108が除去された後の状態を示している。
【0066】なお、エッチング条件は表5に示すとおり
である。
【0067】
【表5】
【0068】本実施の形態のように上層TiN膜106
/上層Ti膜105のドライエッチング時にBCl3
スのみを用いドライエッチングを行うことにより上層T
iN膜106/上層Ti膜105をテーパ-形状にドラ
イエッチングすることができ第2の実施の形態と同様
に、配線抵抗の低減が可能となる。
【0069】また、上層配線とのアライメントマージン
も十分に確保できる。その理由は以下の通りである。す
なわち、TiNおよびTi膜がテーパ形状にエッチング
されることにより、配線幅が広がるため、コンタクトホ
ールと下地配線との合わせずれ量が大きくなっても、コ
ンタクトホールが下地配線を踏み外すことがなくなり、
その結果、アライメントのずれに対するマージンが向上
するためである。
【0070】なお、第2の実施形態とは、絶縁膜107
の有無が相違する。絶縁膜107は、配線加工に用いる
絶縁膜であって、レジスト膜の代わりにマスク材料とし
て使用しているものである。作用効果的には、特に差は
ないと考えられ、プロセスフローに差があるだけと考え
られる。
【0071】(第5の実施の形態)図21〜図25は、
本発明の第5の実施の形態である配線の形成方法を説明
する工程断面図である。図21は、従来と同様の構成で
あり、図22以降、絶縁膜107およびBARC膜10
8を取り除き(アッシング)、絶縁膜107をマスクと
してドライエッチングする点で、第3の実施の形態とは
異なるが、その他は第3の実施の形態と同様である。
【0072】なお、エッチング条件は表6に示すとおり
である。
【0073】
【表6】
【0074】この実施の形態の効果は第3の実施の形態
と同様である。
【0075】(第6の実施の形態)図26〜図30は、
本発明の第6の実施の形態である配線の形成方法を説明
する工程断面図である。図26は、従来と同様の構成で
あり、図27以降、絶縁膜107およびBARC膜10
8を取り除き(アッシング)、絶縁膜107をマスクと
してドライエッチングする点で、第4の実施の形態とは
異なるが、その他は同様である。
【0076】なお、エッチング条件は表7に示すとおり
である。
【0077】
【表7】
【0078】この実施の形態の効果は第4の実施の形態
と同様である。
【0079】なお、AlCu膜の上層、下層にTiN/
Ti膜を用いたが、上層、下層ともにTiN膜のみ、ま
たはTi膜のみでも同様な効果が得られるのはいうまで
もない。また、また、上層と下層が同じ材料である必要
はない。さらに、Ti以外の高融点金属および高融点金
属化合物を用いてもよい。
【0080】また、金属膜としてAlCu膜を用いた
が、W、Cuなどの他の金属膜でも同様の効果が得られ
るのはいうまでもない。
【0081】またドライエッチング装置として、誘導結
合型プラズマ装置(ICP)を用いたが、反応性イオン
エッチング(RIE)、マイクロ波磁場印加プラズマ
(ECR)、表面波プラズマ(SWP)等を用いても同
様の効果が得られるのはいうまでもない。
【0082】また、下層のTiN/Ti膜のみを順テー
パ状にエッチングするだけでもよい。この場合には、下
層配線に対する合わせマージンを広げることができると
いう効果が得られる。
【0083】
【発明の効果】本発明の配線の形成方法によれば、上層
の導電膜を順テーパ状にエッチングすることにより、上
層の導電膜の底部の幅が上部の幅より広くなり、金属膜
の幅をマスクの幅よりも広げることが可能となる。その
結果、配線幅を決定するマスクの幅が所望の値と比較し
て狭くなっても、金属膜の断面積を減少させずに加工を
行うことができ、十分な配線断面積を確保することがで
き、配線抵抗の増大を防止することができ、つまり配線
抵抗の低抵抗化を図ることができ、したがって、高速動
作も容易に実現することができる。
【0084】また、本発明の配線の形成方法によれば、
下層の導電膜を順テーパ状にエッチングすることによ
り、下層の導電膜の底部の幅が上部の幅より広くなり、
下層配線に対する接合面の幅の金属膜の幅より広げるこ
とが可能となる。その結果、配線間の間隔を狭めること
なく、下層配線とのアライメントマージンを広げること
ができる。その結果、配線幅を大きくしなくても下層配
線との合わせずれマージンを十分に確保できる。したが
って、配線ピッチが決まっている場合において、アライ
メントマージン確保のために配線幅を増大させる必要が
ないので、配線間の隙間を十分に確保することができ、
絶縁膜の埋め込みも容易に実現できる。
【0085】以上のように本発明は、高性能配線デバイ
スにおける半導体製造工程において大変重要で価値ある
ものである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における配線の形成
方法の第1工程を説明するための工程断面図である。
【図2】本発明の第1の実施の形態における配線の形成
方法の第2工程を説明するための工程断面図である。
【図3】本発明の第1の実施の形態における配線の形成
方法の第3工程を説明するための工程断面図である。
【図4】本発明の第1の実施の形態における配線の形成
方法の第4工程を説明するための工程断面図である。
【図5】本発明の第1の実施の形態における配線の形成
方法の第5工程を説明するための工程断面図である。
【図6】本発明の第2の実施の形態における配線の形成
方法の第1工程を説明するための工程断面図である。
【図7】本発明の第2の実施の形態における配線の形成
方法の第2工程を説明するための工程断面図である。
【図8】本発明の第2の実施の形態における配線の形成
方法の第3工程を説明するための工程断面図である。
【図9】本発明の第2の実施の形態における配線の形成
方法の第4工程を説明するための工程断面図である。
【図10】本発明の第2の実施の形態における配線の形
成方法の第5工程を説明するための工程断面図である。
【図11】本発明の第3の実施の形態における配線の形
成方法の第1工程を説明するための工程断面図である。
【図12】本発明の第3の実施の形態における配線の形
成方法の第2工程を説明するための工程断面図である。
【図13】本発明の第3の実施の形態における配線の形
成方法の第3工程を説明するための工程断面図である。
【図14】本発明の第3の実施の形態における配線の形
成方法の第4工程を説明するための工程断面図である。
【図15】本発明の第3の実施の形態における配線の形
成方法の第5工程を説明するための工程断面図である。
【図16】本発明の第4の実施の形態における配線の形
成方法の第1工程を説明するための工程断面図である。
【図17】本発明の第4の実施の形態における配線の形
成方法の第2工程を説明するための工程断面図である。
【図18】本発明の第4の実施の形態における配線の形
成方法の第3工程を説明するための工程断面図である。
【図19】本発明の第4の実施の形態における配線の形
成方法の第4工程を説明するための工程断面図である。
【図20】本発明の第4の実施の形態における配線の形
成方法の第5工程を説明するための工程断面図である。
【図21】本発明の第5の実施の形態における配線の形
成方法の第1工程を説明するための工程断面図である。
【図22】本発明の第5の実施の形態における配線の形
成方法の第2工程を説明するための工程断面図である。
【図23】本発明の第5の実施の形態における配線の形
成方法の第3工程を説明するための工程断面図である。
【図24】本発明の第5の実施の形態における配線の形
成方法の第4工程を説明するための工程断面図である。
【図25】本発明の第5の実施の形態における配線の形
成方法の第5工程を説明するための工程断面図である。
【図26】本発明の第6の実施の形態における配線の形
成方法の第1工程を説明するための工程断面図である。
【図27】本発明の第6の実施の形態における配線の形
成方法の第2工程を説明するための工程断面図である。
【図28】本発明の第6の実施の形態における配線の形
成方法の第3工程を説明するための工程断面図である。
【図29】本発明の第6の実施の形態における配線の形
成方法の第4工程を説明するための工程断面図である。
【図30】本発明の第6の実施の形態における配線の形
成方法の第5工程を説明するための工程断面図である。
【図31】従来技術における配線の形成方法の第1工程
を説明するための工程断面図である。
【図32】従来技術における配線の形成方法の第2工程
を説明するための工程断面図である。
【図33】従来技術における配線の形成方法の第3工程
を説明するための工程断面図である。
【図34】従来技術における配線の形成方法の第4工程
を説明するための工程断面図である。
【図35】従来技術における配線の形成方法の第5工程
を説明するための工程断面図である。
【図36】誘導結合型プラズマエッチング装置の概要を
示す概略図である。
【符号の説明】
101 絶縁膜 102 下層TiN膜 103 下層Ti膜 104 AlCu膜 105 上層TiN膜 106 上層Ti膜 107 絶縁膜 108 反射防止膜 109 レジスト
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 DA12 DB04 DB05 DB08 DB17 DC10 DD01 DD03 DE01 DE04 DE06 DE08 DE14 DE20 DM05 DM29 DN01 5F004 AA11 AA16 BA20 BB18 BB23 BD02 CA06 DA04 DA11 DA23 DA25 DB09 DB16 EA22 EA29 EB02 EB07 5F033 HH09 HH18 HH33 MM05 MM08 MM13 MM19 QQ08 QQ09 QQ10 QQ12 QQ13 QQ15 QQ21 QQ28 QQ34 RR04 SS04 WW01 WW02 XX10 XX15

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜の上に、第1の導電膜を形成する
    工程と、前記第1の導電膜の上に金属膜を形成する工程
    と、前記金属膜の上に第2の導電膜を形成する工程と、
    前記第2の導電膜、前記金属膜、第1の導電膜を順次エ
    ッチングする工程とを含み、前記第2の導電膜を順テー
    パ状にエッチングすることを特徴とする配線の形成方
    法。
  2. 【請求項2】 絶縁膜の上に、第1の導電膜を形成する
    工程と、前記第1の導電膜の上に金属膜を形成する工程
    と、前記金属膜の上に第2の導電膜を形成する工程と、
    前記第2の導電膜、前記金属膜、前記第1の導電膜を順
    次エッチングする工程とを含み、前記第2の導電膜およ
    び前記第1の導電膜をそれぞれ順テーパ状にエッチング
    することを特徴とする配線の形成方法。
  3. 【請求項3】 第1の導電膜および第2の導電膜が高融
    点金属膜、または高融点金属化合物膜、または前記高融
    点金属膜と前記高融点金属化合物膜の二層で構成されて
    いることを特徴とする請求項1または2記載の配線の形
    成方法。
  4. 【請求項4】 高融点金属膜がTi膜、高融点金属化合
    物膜がTiN膜であることを特徴とする請求項3記載の
    配線の形成方法。
  5. 【請求項5】 第1の導電膜または第2の導電膜を順テ
    ーパ状にエッチングするのにBCl3ガスを用いること
    を特徴とする請求項1〜4のいずれかに記載の配線の形
    成方法。
  6. 【請求項6】 第1の導電膜、金属膜および第2の導電
    膜のパターン幅のピッチ間隔が、0.50μm以下であ
    ることを特徴とする請求項1〜5のいずれかに記載の配
    線の形成方法。
  7. 【請求項7】 第1の導電膜、金属膜および第2の導電
    膜の三層の膜厚に対し、前記第1の導電膜および前記第
    2の導電膜の膜厚割合が8%以上であることを特徴とす
    る請求項1〜6のいずれかに記載の配線の形成方法。
JP2001306360A 2001-10-02 2001-10-02 配線の形成方法 Pending JP2003109948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001306360A JP2003109948A (ja) 2001-10-02 2001-10-02 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001306360A JP2003109948A (ja) 2001-10-02 2001-10-02 配線の形成方法

Publications (1)

Publication Number Publication Date
JP2003109948A true JP2003109948A (ja) 2003-04-11

Family

ID=19126011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001306360A Pending JP2003109948A (ja) 2001-10-02 2001-10-02 配線の形成方法

Country Status (1)

Country Link
JP (1) JP2003109948A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173319A (ja) * 2004-12-15 2006-06-29 Sharp Corp キャパシタを有する半導体装置の製造方法、キャパシタ
JP2006191036A (ja) * 2004-12-30 2006-07-20 Magnachip Semiconductor Ltd 半導体素子及びその形成方法
WO2007055309A1 (ja) * 2005-11-11 2007-05-18 Rohm Co., Ltd. 半導体装置の製造方法
CN1328767C (zh) * 2003-12-18 2007-07-25 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1328767C (zh) * 2003-12-18 2007-07-25 上海华虹Nec电子有限公司 一种金属配线的多步干法刻蚀方法
JP2006173319A (ja) * 2004-12-15 2006-06-29 Sharp Corp キャパシタを有する半導体装置の製造方法、キャパシタ
JP2006191036A (ja) * 2004-12-30 2006-07-20 Magnachip Semiconductor Ltd 半導体素子及びその形成方法
US8310026B2 (en) 2004-12-30 2012-11-13 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating the same
WO2007055309A1 (ja) * 2005-11-11 2007-05-18 Rohm Co., Ltd. 半導体装置の製造方法
JP2007134589A (ja) * 2005-11-11 2007-05-31 Rohm Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5906948A (en) Method for etching high aspect-ratio multilevel contacts
WO2003073498A1 (fr) Procede de production d'un dispositif semiconducteur
US7659195B2 (en) Method for forming metal line of semiconductor device
JP2003109948A (ja) 配線の形成方法
US6699792B1 (en) Polymer spacers for creating small geometry space and method of manufacture thereof
JP2000164571A (ja) コンタクトホール形成方法およびプラズマエッチング方法
JP2001358215A (ja) 半導体装置およびその製造方法
US20050274691A1 (en) Etch method to minimize hard mask undercut
US6057246A (en) Method for etching a metal layer with dimensional control
JP2001110780A (ja) 半導体装置の製造方法
JP2000156367A (ja) ドライエッチング方法
JPH07201826A (ja) ドライエッチング方法
JP3541329B2 (ja) ドライ・エッチング方法
JPH1116913A (ja) 半導体装置及びその製造方法
KR100520849B1 (ko) 낮은 포토레지스트 선택비를 이용한 반도체 소자의 금속 패턴 형성방법
KR100333698B1 (ko) 다층 배선의 형성 방법
JPH11176935A (ja) 半導体装置の製造方法
KR100365767B1 (ko) 반도체장치의콘택홀형성방법
US7994541B2 (en) Semiconductor device and metal line fabrication method of the same
JPH098007A (ja) 絶縁膜の平坦化方法
KR0181959B1 (ko) 반도체 장치의 비아홀 형성방법
KR100824853B1 (ko) 반도체 장치 형성 방법
JPH11265934A (ja) 接続部の形成方法
KR100645194B1 (ko) Mim 캐패시터 형성 방법
JP2921258B2 (ja) 絶縁膜のエッチング方法