JP2008537638A - 反射防止誘電体を有する集積回路コンデンサ - Google Patents
反射防止誘電体を有する集積回路コンデンサ Download PDFInfo
- Publication number
- JP2008537638A JP2008537638A JP2008500878A JP2008500878A JP2008537638A JP 2008537638 A JP2008537638 A JP 2008537638A JP 2008500878 A JP2008500878 A JP 2008500878A JP 2008500878 A JP2008500878 A JP 2008500878A JP 2008537638 A JP2008537638 A JP 2008537638A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- metallization
- capacitor
- antireflective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 230000003667 anti-reflective effect Effects 0.000 title claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000001465 metallisation Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 35
- 239000003989 dielectric material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- 230000005855 radiation Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002310 reflectometry Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000000116 mitigating effect Effects 0.000 abstract 1
- 238000005549 size reduction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 127
- 239000010936 titanium Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- WMLOOYUARVGOPC-UHFFFAOYSA-N [Ta].[Sn] Chemical compound [Ta].[Sn] WMLOOYUARVGOPC-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】半導体素子及び特にコンデンサの誘電体が反射防止材料を含む集積回路コンデンサを提供する。
【解決手段】集積回路（ＩＣ）製造工程の一部として形成されるコンデンサ（１００）。コンデンサは、導電上部及び下部電極（１４０、１４４）と非導電コンデンサ誘電体（１４２）とを有する。一例において、誘電体は、反射防止材料（１１８）の層を挟む第１及び第２の薄い誘電体層（１１２、１１４）を含む。これらの薄い層は、コンデンサに必要な誘電挙動をもたらし、一方、反射防止層は、とりわけ、反射された定常波を軽減することによって形態サイズの縮小を容易にする。
【選択図】図１１
【解決手段】集積回路（ＩＣ）製造工程の一部として形成されるコンデンサ（１００）。コンデンサは、導電上部及び下部電極（１４０、１４４）と非導電コンデンサ誘電体（１４２）とを有する。一例において、誘電体は、反射防止材料（１１８）の層を挟む第１及び第２の薄い誘電体層（１１２、１１４）を含む。これらの薄い層は、コンデンサに必要な誘電挙動をもたらし、一方、反射防止層は、とりわけ、反射された定常波を軽減することによって形態サイズの縮小を容易にする。
【選択図】図１１
Description
本発明は、一般的には、半導体素子、及びより詳細には、コンデンサの誘電体が反射防止材料を含む集積回路コンデンサに関する。
半導体産業においては、より高い装置密度を有するより小さい集積回路（ＩＣ）に向う傾向がある。こうした高密度を達成するために、半導体ウェーハ上の寸法を縮小する努力が為されている（例えば、サブミクロンのレベルまで）。これを達成するためには、より小さい形態サイズ、形態と層の間のより小さい分離、及びより正確な形態形状が要求される。ＩＣ寸法の縮小は、より高速の回路性能及びより迅速なスイッチング速度を促進することができ、かつＩＣ製造工程におけるより高い実効収量をもたらすことができる。一例として、アナログ／デジタル及びデジタル／アナログ変換器のような高精度アナログ集積回路（ＩＣ）は、多くの場合にいくつかのコンデンサを必要とする。例えば、真の１８ビット変換器ＩＣにおけるコンデンサ要件の一部は、とりわけ、１０年間にわたる０．０００７５％未満のレシオ安定性、ボルト当り１０ｐｐｍ未満の電圧係数、摂氏度当り０．０５％未満の温度ドリフト適合性、０．０００７５％未満の誘電吸収率、及び平方マイクロメートル当り０．５ｆＦを超えるキャパシタンスである。こうしたＩＣコンデンサは、薄い誘電体層が２つの導電性プレートの間に確立されるＩＣ製造工程の一部として通常形成される。しかし、パターン化及び／又はエッチングのような従来型のＩＣ製造技術は、形態を生成することができるサイズ及び／又は精度に関して限界を有する。従って、製造工程を複雑にすることなく、より小さい形態サイズをより正確に生成することを可能にする対費用効果のよい方法で集積回路コンデンサを形成することができることが望ましい。
本発明は、より小さな形態サイズをより正確に生成することを可能にする効率的な方法で集積回路（ＩＣ）コンデンサを形成することに関する。特に、コンデンサ誘電体を確立するために利用される誘電体材料の層は、反射防止材料を含む。反射防止材料は、パターン化及び／又はエッチングのような製造技術の忠実度、正確性、及び／又は精度を低下させる可能性がある定常波のようなある一定の現象の発生を軽減する。誘電体材料の層を形成するために使用される材料は、ＩＣ製造工程で典型的に見られるものであり、従って、コンデンサは、形態サイズを縮小させる対費用効果のよい方法で正確かつ精密に生成することができる。
本発明のある一定の態様により、集積回路（ＩＣ）製造工程の一部としてコンデンサを形成する方法を開示する。本方法は、金属化の第１の層が形成された半導体基板を準備する段階と、金属化の第１の層の上に反射防止誘電体材料の層を形成する段階とを含む。次に、金属化の第２の層が、反射防止誘電体材料の層の上に形成される。金属化の第２の層、反射防止誘電体材料の層、及び金属化の第１の層は、次に、パターン化されてコンデンサが確立される。上部導電電極が、金属化の第２の層によって確立され、非導電コンデンサ誘電体が、反射防止誘電体材料の層によって確立され、下部導電電極が、金属化の第１の層によって確立される。
本発明の他の態様により、集積回路（ＩＣ）製造工程の一部として形成されたコンデンサを開示する。コンデンサは、半導体基板上に形成された下部導電電極と、下部導電電極の上に形成された反射防止非導電コンデンサ誘電体と、反射防止非導電コンデンサ誘電体の上に形成された上部導電電極とを含む。反射防止非導電コンデンサ誘電体は、下部導電電極の形成に関連する反射に伴う悪影響を軽減する。
本発明の他の態様、利点、及び新規な特徴は、添付図面と共に考察すると以下の本発明の詳細説明から明らかになるであろう。
本発明の他の態様、利点、及び新規な特徴は、添付図面と共に考察すると以下の本発明の詳細説明から明らかになるであろう。
図１は、製造工程の最終段階のような本発明の原理に従ってコンデンサを形成する例示的な方法１０を示している。示された段階の順序を変更することができることは、当業者によって認められるであろう。
この例では、ブロック１２で第１の金属化層の形成によって加工された半導体基板が準備されるか又は得られる。使用される基板は、半導体ウェーハ又はその一部（例えば、１つ又はそれよりも多くのウェーハダイ）並びに支持体の上に形成されたエピタキシャル又は他の半導体層とすることができる。基板は、珪素、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、及び／又はＳＯＩを含むことができる。加えて、基板は、様々なトランジスタ又はそこに形成された他の装置要素；金属層、障壁層、絶縁層（例えば、層間絶縁膜（ＩＬＤ））を含む層；及びシリコンゲート、ワードライン、ソース領域、ドレーン領域、ビットライン、ベース、エミッタ、コレクタ、導電ライン、導電バイアなどを含む装置構造を含むことができる。第１の金属化層は、コンデンサの下部電極として機能することができ、誘電体材料の層が第１の金属化層の上に形成される。誘電体材料の層は、コンデンサの誘電体層として機能し、かつ第１の金属化層のパターン化のために有利な反射防止層としても機能することになる。
この例では、ブロック１２で第１の金属化層の形成によって加工された半導体基板が準備されるか又は得られる。使用される基板は、半導体ウェーハ又はその一部（例えば、１つ又はそれよりも多くのウェーハダイ）並びに支持体の上に形成されたエピタキシャル又は他の半導体層とすることができる。基板は、珪素、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、及び／又はＳＯＩを含むことができる。加えて、基板は、様々なトランジスタ又はそこに形成された他の装置要素；金属層、障壁層、絶縁層（例えば、層間絶縁膜（ＩＬＤ））を含む層；及びシリコンゲート、ワードライン、ソース領域、ドレーン領域、ビットライン、ベース、エミッタ、コレクタ、導電ライン、導電バイアなどを含む装置構造を含むことができる。第１の金属化層は、コンデンサの下部電極として機能することができ、誘電体材料の層が第１の金属化層の上に形成される。誘電体材料の層は、コンデンサの誘電体層として機能し、かつ第１の金属化層のパターン化のために有利な反射防止層としても機能することになる。
図２は、製造工程のこの段階を通じて加工された半導体基板１０２を示している。第１の金属化層１０６が基板１０２の上に形成され、誘電体層１０８が第１の金属化層１０６の上に形成される。図示の例においては、誘電体材料の層１０８は、３つの材料の層、すなわち、反射防止材料の中間層１１８を挟んだ第１及び第２の薄い誘電（又は非導電性）材料１１２、１１４を含む。誘電体材料１１２、１１４は、コンデンサに必要とされる誘電挙動を提供するのに主として寄与し、一方、反射防止層１１８は、第１の金属化層１０６のパターン化において誘電体層１０８が反射防止コーティングとして機能することができるように主として寄与し、それによって工程が簡素化される（例えば、第１の金属化層１０６をパターン化するために、付加され、パターン化され、かつ除去されるべきである反射防止材料の別々の層を必要としないことにより）。それにも関わらず、反射防止材料１１８の層は、誘電体でもあり、それによって３つの層１１２、１１４、及び１１８のいずれかの組成及び／又は厚みが変更された時、誘電特性及びコンデンサ性能（例えば、キャパシタンス及び誘電吸収）は影響を受ける。同様に、３つの層１１２、１１４、１１８のいずれかの組成及び／又は厚みの変化は、スタックの反射率（例えば、その反射防止挙動）もまた変化させる。このようにして、層１１２、１１４、１１８のサンドウィッチは、一体として誘電及び反射防止挙動の両方のために機能する。従って、誘電体層１０８は、反射防止誘電体材料又は誘電及び反射防止サンドウィッチと呼ぶことがある。
図示の例においては、３つの層１１２、１１４、１１８が存在しているが、反射防止誘電体材料１０８は、２つの層のみ、すなわち、例えば層１１８である主として反射防止性の層の上に重なる例えば層１１４である主として誘電性の層を含むことができることは認められるものとする。しかし、この構成において、両層は、同じく一体として機能して反射防止誘電体材料１０８の反射防止及び誘電挙動の両方に寄与し、そのために層のいずれかの厚み及び／又は組成の変化は、得られる誘電特性及びコンデンサ性能を変更させるであろう。換言すれば、反射防止誘電体材料の層１０８は、層１１８のような少なくとも１つの層を含み、その層は、層１１２、１１４のような１つ又はそれよりも多くの他の層よりも実質的に高吸光性であり、該層１１２、１１４は、この吸光性（反射防止性）層よりも実質的により非導電性（誘電性）である。
３部分型（又は２部分型）誘電体層１０８は、この層１０８を構成する材料が集積回路（ＩＣ）製造工程に一般的に存在するので、効率的に形成することができることは認められるであろう。一例として、誘電及び反射防止サンドウィッチ１０８の第１及び第３の層１１２、１１４は、酸化物ベースの材料（Ｏ）を含むことができ、例えば、約３０から約１００オングストロームのそれぞれの厚みに形成することができる。同様に、誘電及び反射防止サンドウィッチ１０８の第２の層１１８は、例えば、酸窒化珪素材料（ＳｉＯＮ）を含むことができ、例えば、約１５０から約５００オングストロームの厚みに形成される。更に、第１の金属化層１０６は、導電材料の１つ又はそれよりも多くの層を含むことができる。一例として、第１の金属化層１０６は、半導体基板１０２の上に重なるチタン（Ｔｉ）の約１４０オングストローム層の上に重なるアルミニウム（Ａｌ）及び／又は銅（Ｃｕ）の約５キロオングストローム層の上に重なるチタン（Ｔｉ）の約２００オングストローム層の上に重なる窒化チタン（ＴｉＮ）の約５００オングストローム層を含むことができる。
例示的方法１０のブロック１４では、誘電体層１０８の上に第２の金属化層１２２が形成される。第２の金属化層１２２は、コンデンサの上部電極としての機能を果たす。金属化層１０６と同様に、第２の金属化層１２２は、例えば、約５００オングストロームから約３キロオングストロームの厚みに形成されたチタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴｉＮ）などのような１つ又はそれよりも多くの適切な導電材料を含むことができる（図３）。次に、１６（図４）では、ハードマスク材料の層１２６が、第２の金属化層１２２の上に形成される。ハードマスク層１２６は、約２００オングストロームから約５００オングストロームの厚みに、例えば、窒化物及び／又は酸化物ベースの材料（Ｎｉ、Ｏ）で形成することができる。
次に、１８（図５）では、レジスト材料１３０がハードマスク１２６の上に形成される。レジスト材料１３０は、ハードマスク１２６と第２の金属化層１２２とのパターン化を容易とする放射線感受性材料である。より詳細には、レジスト材料１３０、ハードマスク層１２６、及び第２の金属化層１２２は、少なくとも部分的にリソグラフィ技術を用いてパターン化することができ、ここでのリソグラフィとは、様々な媒体の間で１つ又はそれよりも多くのパターンを転写する工程を意味する。リソグラフィにおいては、放射線感受性レジストコーティングは、それにパターンが転写される１つ又はそれよりも多くの層の上に形成される。レジストは、ある一定の種類の放射線にそれを露出することによってそれ自体が第１にパターン化され、ここで放射線は、パターンを含む中間マスクを（選択的に）通過している。その結果、レジストコーティングの露出又は非露出区域は、レジストの種類に応じてより可溶性又は難溶性になる。次に、現像剤が使用されて、より可溶性の区域が除去され、パターン化されたレジストが残される。次に、そのパターン化されたレジストは、下に重なる層のためのマスクとして機能することができ、該下の層は選択的にエッチングされて、それにパターンを転写することができる。
従って、次に、レジスト層１３０（時には、放射線に対するその感受性のためにフォトレジストと呼ばれる）は、２０（図６）での放射線への選択的露出及びそれに続く現像剤への露出によってパターン化される。次に、ハードマスク層１２６及び第２の金属化層１２２が、パターン化された第１のフォトレジスト層１３０を用いてパターン化され、２２（図７）でのマスクとして機能する。ハードマスク層１２６及び第２の金属化層１２２は、ドライエッチングとそれに続くウェットエッチングとを含む多段処理によってパターン化することができることは認められるであろう。こうしたエッチング処理は、本発明の出願人に譲渡され、その全体が参照によって本明細書に組み込まれている米国特許第６，６８６，２３７号に説明されている。より詳細には、ハードマスク層１２６は、一般的にドライエッチング処理によってエッチングされ、引き続き第２の金属化層１２２をエッチングする（方向性）ウェットエッチングが行われる。これは、例えば、５０オングストロームの厚みにしか過ぎない可能性がある誘電体材料の上側層１１４を乱すか又は損傷させないための誘電体層１０８上への「軟着陸」を助ける。この層、並びに誘電体層１０８の他の層１１２、１１８を保護することは、コンデンサのための誘電特性、並びに第１の金属化層１０６を正確にパターン化するために必要な反射防止挙動を維持するために重要である。
次に、２４（図８）では、パターン化された第１のレジスト層１３０が剥離され、第２のレジスト材料の層１３４が、パターン化されたハードマスク１２６及び第２の金属化層１２２の上に形成される。第２のフォトレジスト層１３４は、２６（図９）でパターン化され、誘電体層１０８は、第１の金属化層１０６の反射防止コーティングとして機能している。より詳細には、３層誘電体層１０８の反射防止層１１８は、特に、第２のレジスト層１３４をパターン化するために使用されるリソグラフィ放射線が第１の金属化層１０６によって反射される時に現れうる定常波として知られている現象を軽減する光減衰特性を有する。こうした定常波は、使用されるレジスト材料の種類に応じて、より多く又はより少ない第２のフォトレジスト層１３４がより溶解性又は難溶性になるようにすることにより、パターン転写の忠実度を損なう可能性がある。
２８（図１０）では、誘電体層１０８と第１の金属化層１０６は、マスク又はテンプレートとして機能するパターン化された第２のレジスト層１３４を用いてパターン化される。最後に、３０（図１１）では、パターン化された第２のレジスト層１３４が除去される。従って、コンデンサ１００が、コンデンサ上部電極１４０、コンデンサ誘電体１４２、及びコンデンサ下部電極１４４を有して基板１０２上に形成される。他の容量性素子１０１は、基板１０２上に同様に存続することができ、導電性の第１及び第２の金属化層１０６、１２２の残りの部分は、非導電性誘電体層１０８の残りの部分によって分離されていることは認められるであろう。
次に、方法１０は、例えば、酸化物材料の層を構造全体の上に形成することができる更に別の最終段階加工（図示せず）に進むことができる。この酸化物層は、例えば、酸化珪素ベースの誘電体及び／又はＯＳＧ材料、又はあらゆる他の適切な材料を含むことができ、例えば、約４０００から約８０００オングストロームの厚みに形成される。加えて、導電層に達する導電性接点の形成についても更に別のパターン化を行うことができる。第２の金属化層１２２の残りの部分は、例えば、メタル相互接続部を確立するために使用することができる。更に、例えば、反射防止誘電体層１１８を組み込むことによる本明細書に説明した方法でのコンデンサの形成は、こうしたメタル相互接続ライン又はリードが、四分の一（０．２５）ミクロン又はそれ未満の寸法（例えば、直径又は幅）に形成されることを可能にするであろう。
更に別の例として、例示的なコンデンサは、下記の特性：
薄い誘電体材料の第１の層１１２が、約７５オングストロームの厚みを有する；
反射防止材料の層１１８が、約２００オングストロームの厚みを有する；
薄い誘電体材料の第２の層１１４が、約７５オングストロームの厚みを有する；
誘電体材料の層１０８が、約３５０オングストロームの厚みを有する；
ハードマスクが、約３００オングストロームの厚みを有する窒化物ベースの材料（Ｎｉｔ）である；
コンデンサ密度が、１．２３ｆＦ／ｕｍ2である；
コンデンサ密度が、０．０１の標準偏差を有する；
絶縁破壊電圧が、１ミリアンペアで２５．７７ボルトである；
絶縁破壊電圧が、０．３の標準偏差を有する；
漏れ電流が、５．５ボルトで平方マイクロメートル当たり−１８．２３アンペアである；
漏れ電流が、５．５ボルトで０．０４の標準偏差を有する；
漏れ電流が、８．８ボルトで平方マイクロメートル当たり−１８．１５アンペアである；
漏れ電流が、８．８ボルトで０．０２の標準偏差を有する；
Ｖｃｃカッドが、−６．００ｐｐＭである；
Ｖｃｃリニアが、６．５０ｐｐＭである；
Ｄ．Ａ．が、２００ｐｐＭである；かつ
反射率百分率が、１．２３、又は約０から約１．４５の間である；
ことのうちの１つ又はそれよりも多くを有することができる。
薄い誘電体材料の第１の層１１２が、約７５オングストロームの厚みを有する；
反射防止材料の層１１８が、約２００オングストロームの厚みを有する；
薄い誘電体材料の第２の層１１４が、約７５オングストロームの厚みを有する；
誘電体材料の層１０８が、約３５０オングストロームの厚みを有する；
ハードマスクが、約３００オングストロームの厚みを有する窒化物ベースの材料（Ｎｉｔ）である；
コンデンサ密度が、１．２３ｆＦ／ｕｍ2である；
コンデンサ密度が、０．０１の標準偏差を有する；
絶縁破壊電圧が、１ミリアンペアで２５．７７ボルトである；
絶縁破壊電圧が、０．３の標準偏差を有する；
漏れ電流が、５．５ボルトで平方マイクロメートル当たり−１８．２３アンペアである；
漏れ電流が、５．５ボルトで０．０４の標準偏差を有する；
漏れ電流が、８．８ボルトで平方マイクロメートル当たり−１８．１５アンペアである；
漏れ電流が、８．８ボルトで０．０２の標準偏差を有する；
Ｖｃｃカッドが、−６．００ｐｐＭである；
Ｖｃｃリニアが、６．５０ｐｐＭである；
Ｄ．Ａ．が、２００ｐｐＭである；かつ
反射率百分率が、１．２３、又は約０から約１．４５の間である；
ことのうちの１つ又はそれよりも多くを有することができる。
説明した方法の態様の検討において例証的な構造（例えば、図１で説明した方法を論ずる時に図２−図１１で示された構造）を本明細書を通して参照したが、本方法は、対応する図示の構造に限定されないことは認められるであろう。更に、「チタン、タンタル」、「窒化珪素」などのような物質を含むような層又は構造の説明は、半導体製造産業でのこうした用語の使用の関連において理解すべきである。例えば、金属化層が銅を含有すると説明した時、この材料は、主成分として純粋な銅を有することができるが、通常、その銅は実際上合金化され、ドープされ、又は他の方法で不純物を含有する場合があることを理解すべきである。別の例として、窒化珪素は、珪素豊富窒化珪素又は酸素豊富窒化珪素とすることができる。窒化珪素は、いくらかの酸素を含有することができるが、その量は、この材料の誘電定数が高純度化学量論的窒化珪素のそれと実質的に異なるほど多くはない。
本発明の１つ又はそれよりも多くの態様を１つ又はそれよりも多くの実施に関して説明したが、本明細書及び添付図面の通読及び理解に基づいて、他の当業者は、同等な変更並びに修正を想起するであろう。本発明は、全てのそのような修正及び変更を含み、かつ特許請求の範囲によってのみ限定されるものである。加えて、本発明の特定の特徴及び態様がいくつかの実施のうちの１つだけに関して開示された場合もあるが、こうした特徴又は態様は、あらゆる所定の又は特定の用途に対して望ましい及び／又は有利であると考えられる時に、他の実施の１つ又はそれよりも多くの他の特徴及び態様と組み合わせることができる。更に、用語「含む(includes)」、「有する(having)」、「有す(has)」、「持つ(with)」、又はそれらの変形が詳細説明又は特許請求の範囲のいずれかに使用される範囲で、そのような用語は、用語「備える(comprising)」と同様な方法で包括的であるものとする。
本発明に関係する当業者は、特許請求する本発明の範囲を逸脱することなく、説明した例示的な実施形態に対して様々な追加、削除、置換、及び他の修正を行うことができることを認めるであろう。
本発明に関係する当業者は、特許請求する本発明の範囲を逸脱することなく、説明した例示的な実施形態に対して様々な追加、削除、置換、及び他の修正を行うことができることを認めるであろう。
１００ コンデンサ
１１２、１１４ 第１及び第２の薄い誘電体層
１１８ 反射防止材料
１４０、１４４ 導電上部及び下部電極
１４２ 非導電コンデンサ誘電体
１１２、１１４ 第１及び第２の薄い誘電体層
１１８ 反射防止材料
１４０、１４４ 導電上部及び下部電極
１４２ 非導電コンデンサ誘電体
Claims (8)
- 集積回路（ＩＣ）を形成する方法であって、
第１の金属化層が形成された半導体基板を準備する段階と、
前記第１の金属化層の上に反射防止誘電体材料の層を形成する段階と、
前記反射防止誘電体材料の前記層の上に第２の金属化層を形成する段階と、
前記第１の金属化層、前記反射防止誘電体材料の層、及び前記第２の金属化層をパターン化し、該第１の金属化層によって確立された第１の電極と、該反射防止誘電体材料の層によって確立されたコンデンサ誘電体と、該第２の金属化層によって確立された第２の電極とを有するコンデンサをもたらす段階と、
を含むことを特徴とする方法。 - 前記反射防止誘電体材料の層は、誘電体材料の第１の層と誘電体材料の第２の層の間に挟まれた反射防止材料の層を含むことを特徴とする請求項１に記載の方法。
- 前記誘電体材料の第１及び第２の層は、各々、約３０と約１００オングストロームの間の厚みに形成され、
前記反射防止材料の層は、約１５０と約５００オングストロームの間の厚みに形成される、
ことを特徴とする請求項２に記載の方法。 - 前記誘電体材料の第１及び第２の層は、酸化物ベースの材料（Ｏ）を含み、
前記反射防止材料の層は、酸窒化珪素ベースの材料（ＳｉＯＮ）を含む、
ことを特徴とする請求項２又は請求項３に記載の方法。 - 前記コンデンサは、約１．２３の反射率を有することを特徴とする請求項２又は請求項３に記載の方法。
- 前記第２の金属化層の上にハードマスク材料の層を形成する段階と、
前記ハードマスク材料の層の上にレジスト材料の第１の層を形成する段階と、
前記レジスト材料の第１の層をパターン化する段階と、
該パターン化したレジスト材料の第１の層をマスクとして機能させ、前記ハードマスク材料の層及び前記第２の金属化層をパターン化する段階と、
を更に含むことを特徴とする請求項１又は請求項２に記載の方法。 - 前記パターン化したハードマスク材料の層及び金属化の第２の層の上にレジスト材料の第２の層を形成する段階と、
前記レジスト材料の第２の層をパターン化し、このとき前記反射防止材料の層が、前記金属化の第１の層によって反射された該レジスト材料の第２の層をパターン化するのに使用される放射線を減衰させるように機能する段階と、
該パターン化されたレジスト材料の第２の層をマスクとして機能させ、前記反射防止誘電体材料の層及び前記金属化の第１の層をパターン化する段階と、
を更に含むことを特徴とする請求項６に記載の方法。 - 半導体基板と、
前記基板上に形成された第１の金属化層と、
前記第１の金属化層の上に形成され、誘電体材料の第１の層と誘電体材料の第２の層の間に挟まれた反射防止材料の層を含む反射防止誘電体材料の層と、
前記反射防止誘電体材料の層の上に形成された第２の金属化層と、
を含み、
前記第１の金属化層、反射防止誘電体材料の層、及び第２の金属化層は、パターン化されて、該第１の金属化層によって確立された第１の電極と、該反射防止誘電体材料の層によって確立されたコンデンサ誘電体と、該第２金属化層によって確立された第２の電極とを有するコンデンサをもたらす、
ことを特徴とする集積回路（ＩＣ）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/077,074 US7118959B2 (en) | 2005-03-10 | 2005-03-10 | Integrated circuit capacitor having antireflective dielectric |
| PCT/US2006/008285 WO2006098991A2 (en) | 2005-03-10 | 2006-03-09 | Integrated circuit capacitor having antireflective dielectric |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008537638A true JP2008537638A (ja) | 2008-09-18 |
Family
ID=36971544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008500878A Abandoned JP2008537638A (ja) | 2005-03-10 | 2006-03-09 | 反射防止誘電体を有する集積回路コンデンサ |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7118959B2 (ja) |
| EP (1) | EP1861875A4 (ja) |
| JP (1) | JP2008537638A (ja) |
| KR (2) | KR20070110434A (ja) |
| CN (1) | CN101563772A (ja) |
| WO (1) | WO2006098991A2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8351107B2 (en) * | 2003-11-01 | 2013-01-08 | Olympus Corporation | Spatial light modulator having capacitor |
| US8228594B2 (en) * | 2003-11-01 | 2012-07-24 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator with metal layers |
| US8273997B2 (en) * | 2009-01-16 | 2012-09-25 | The Boeing Company | Antireflective apparatus with anisotropic capacitive circuit analog sheets |
| US9484220B2 (en) | 2013-03-15 | 2016-11-01 | International Business Machines Corporation | Sputter etch processing for heavy metal patterning in integrated circuits |
| US10157915B1 (en) * | 2017-10-25 | 2018-12-18 | Texas Instruments Incorporated | Capacitor with improved voltage coefficients |
| US10177215B1 (en) * | 2017-10-25 | 2019-01-08 | Texas Instruments Incorporated | Analog capacitor on submicron pitch metal level |
| US11605587B2 (en) * | 2019-04-12 | 2023-03-14 | Texas Instruments Incorporated | Methods for etching metal interconnect layers |
| US11171199B2 (en) * | 2019-08-23 | 2021-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitors with high breakdown voltage |
| US11171200B2 (en) * | 2019-09-26 | 2021-11-09 | Texas Instruments Incorporated | Integrated circuits having dielectric layers including an anti-reflective coating |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606115A (en) * | 1985-05-14 | 1986-08-19 | Motorola, Inc. | Method of manufacturing optically sensitive semiconductor devices including anti-reflective coatings |
| JPH0724261B2 (ja) * | 1989-01-20 | 1995-03-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5589284A (en) * | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
| US5805408A (en) * | 1995-12-22 | 1998-09-08 | Lam Research Corporation | Electrostatic clamp with lip seal for clamping substrates |
| US6291315B1 (en) * | 1996-07-11 | 2001-09-18 | Denso Corporation | Method for etching trench in manufacturing semiconductor devices |
| JPH11145405A (ja) * | 1997-11-13 | 1999-05-28 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| US6096404A (en) * | 1997-12-05 | 2000-08-01 | Applied Materials, Inc. | Full face mask for capacitance-voltage measurements |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6376787B1 (en) * | 2000-08-24 | 2002-04-23 | Texas Instruments Incorporated | Microelectromechanical switch with fixed metal electrode/dielectric interface with a protective cap layer |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
| US6730951B2 (en) * | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| US6576526B2 (en) * | 2001-07-09 | 2003-06-10 | Chartered Semiconductor Manufacturing Ltd. | Darc layer for MIM process integration |
| TWI240352B (en) * | 2001-08-03 | 2005-09-21 | Winbond Electronics Corp | Integrated circuit device of high Q MIM capacitor and manufacturing process thereof |
| KR100431810B1 (ko) * | 2001-10-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 및 엠아이엠 캐패시터 제조방법 |
| JP2003158190A (ja) | 2001-11-22 | 2003-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003174096A (ja) * | 2001-12-06 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6645804B1 (en) * | 2001-12-28 | 2003-11-11 | Texas Instruments Incorporated | System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor |
| JP4014902B2 (ja) * | 2002-03-15 | 2007-11-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3481233B1 (ja) * | 2002-05-27 | 2003-12-22 | 沖電気工業株式会社 | キャパシタ構造の製造方法及びキャパシタ素子の製造方法 |
| JP2004119767A (ja) * | 2002-09-27 | 2004-04-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6686237B1 (en) * | 2002-10-31 | 2004-02-03 | Texas Instruments Incorporated | High precision integrated circuit capacitors |
-
2005
- 2005-03-10 US US11/077,074 patent/US7118959B2/en active Active
-
2006
- 2006-03-09 KR KR1020077023058A patent/KR20070110434A/ko not_active Application Discontinuation
- 2006-03-09 JP JP2008500878A patent/JP2008537638A/ja not_active Abandoned
- 2006-03-09 WO PCT/US2006/008285 patent/WO2006098991A2/en active Application Filing
- 2006-03-09 EP EP06737456A patent/EP1861875A4/en not_active Withdrawn
- 2006-03-09 CN CNA2006800159685A patent/CN101563772A/zh active Pending
- 2006-03-09 KR KR1020107017236A patent/KR20100099335A/ko not_active Application Discontinuation
- 2006-09-05 US US11/470,023 patent/US7595525B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7118959B2 (en) | 2006-10-10 |
| US20070105332A1 (en) | 2007-05-10 |
| EP1861875A2 (en) | 2007-12-05 |
| KR20100099335A (ko) | 2010-09-10 |
| EP1861875A4 (en) | 2011-09-14 |
| US7595525B2 (en) | 2009-09-29 |
| US20060205140A1 (en) | 2006-09-14 |
| WO2006098991A3 (en) | 2009-04-09 |
| WO2006098991A2 (en) | 2006-09-21 |
| CN101563772A (zh) | 2009-10-21 |
| KR20070110434A (ko) | 2007-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008537638A (ja) | 反射防止誘電体を有する集積回路コンデンサ | |
| US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
| US4933297A (en) | Method for etching windows having different depths | |
| EP1182708A2 (en) | High capacitance damascene capacitor | |
| US6430028B1 (en) | Method for fabrication of an MIM capacitor and related structure | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| US6614643B1 (en) | Semiconductor device having a capacitor element | |
| US20010055843A1 (en) | Method for fabricating semiconductor device | |
| KR20040102325A (ko) | 반도체 장치 및 그 반도체 장치의 제조 방법 | |
| CN108962818B (zh) | 电容结构的制作方法以及电容结构 | |
| US20050236658A1 (en) | Semiconductor device and production method therefor | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| US6524945B2 (en) | Method of making an anti-reflection structure for a conductive layer in a semiconductor device | |
| US20240222317A1 (en) | Method of manufacturing semiconductor device having air cavity | |
| US20230326789A1 (en) | Semiconductor device having air cavity | |
| KR100807513B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 제조 방법 | |
| US7514356B2 (en) | Ribs for line collapse prevention in damascene structures | |
| US6645804B1 (en) | System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor | |
| KR100955184B1 (ko) | 반도체소자의 제조방법 | |
| US8153532B1 (en) | Bilayer dielectric interconnection process | |
| JPH08330422A (ja) | 半導体装置およびその製造方法 | |
| JP3583093B2 (ja) | 半導体装置の製造方法 | |
| JPH11340328A (ja) | 半導体装置及びその製造方法 | |
| KR20050014156A (ko) | 반도체소자의 제조방법 | |
| KR20000045449A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091113 |