CN101563772A - 具有消反射电介质的集成电路电容器 - Google Patents
具有消反射电介质的集成电路电容器 Download PDFInfo
- Publication number
- CN101563772A CN101563772A CNA2006800159685A CN200680015968A CN101563772A CN 101563772 A CN101563772 A CN 101563772A CN A2006800159685 A CNA2006800159685 A CN A2006800159685A CN 200680015968 A CN200680015968 A CN 200680015968A CN 101563772 A CN101563772 A CN 101563772A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- capacitor
- dielectric materials
- disappears
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 230000003667 anti-reflective effect Effects 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 239000003989 dielectric material Substances 0.000 claims description 37
- 238000000059 patterning Methods 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000003628 erosive effect Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000002310 reflectometry Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 abstract description 9
- 230000000116 mitigating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 139
- 239000010936 titanium Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010023 transfer printing Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012940 design transfer Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明公开了一种电容器(100)，其作为集成电路制造工艺的部分形成。电容器有导电的顶电极和底电极(140，144)和不导电的电容器电介质(142)。在一个示例中，该电介质包括第一和第二薄介电层(112，114)，其中间夹有消反射材料层(118)。除了其它方面，这些薄层提供电容器必须的介电性能，同时通过减轻反射的驻波，消反射层促进特征结构尺寸的减小。
Description
【0001】本发明一般涉及半导体装置；更特别地，涉及集成电路电容器，其中电容器的电介质包括消反射或抗反射材料。
背景技术
【0002】在半导体工业存在向具有更高器件密度的更小集成电路(IC)发展的趋势。为达到这样的高密度，人们努力按比例减小半导体晶片上的尺寸(例如，亚微米级)。为实现这些这一目标，就需要更小的特征结构或部件尺寸，在特征结构和层之间的更小间隔及更精确的特征结构形状。IC尺寸的按比例减小可促进更快的电路性能和开关速度，可导致IC制造工艺的更高效的产出。举例而言，高精度模拟集成电路(IC)，比如模数和数模转换器，通常需要一定数量的电容器。例如，真的18位转换器IC中的某些电容器要求(除了别的以外)是：十年以上比率稳定性小于0.00075％、电压系数小于10ppm/V、温度漂移匹配小于每摄氏度0.05％、介质吸收小于0.00075％、及电容大于每平方微米0.5_fF。这样的IC电容器通常作为IC制造工艺的部分形成，其中两导电板之间建立有薄介电层。然而，传统的IC制造技术，比如图案化和/或蚀刻，在所能够生产的特征结构的大小和/或准确度方面有所限制。因此，需要能够以成本有效方式形成集成电路电容器，这在不使制造工艺变复杂的条件下，允许更准确地生产出更小的特征结构大小。
发明内容
【0003】本发明涉及以有效的形式形成集成电路(IC)电容器，所述有效形式允许更准确地生产出更小的特征结构大小。特别地，用来建立电容器电介质的介电材料层包括消反射材料。消反射材料减轻某种现象的发生，比如驻波，所述驻波可能使制造技术或工艺(比如图案化和/或蚀刻)的保真度、准确度和/或精度降低。用于形成介电材料层的材料在IC制造工艺中是常见的，这样，电容器可以以成本有效的形式准确地并精确地生产，这使特征结构尺寸减小。
【0004】根据本发明的某些方面，公开了作为集成电路(IC)制造工艺的部分的电容器的形成方法。所述方法包括：提供半导体基片，所述半导体基片具有在其上形成的第一金属化层，并在所述第一金属化层上形成消反射电介质材料层。之后在所述消反射介电材料层上形成第二金属化层。继而所述第二金属化层、消反射介电材料层和第一金属化层被图案化以建立电容器。由所述第二金属化层建立顶导电电极，由消反射介电材料层建立非导电电容器电介质，和由所述第一金属化层建立底导电电极。
【0005】根据本发明的其他方面，公开了作为集成电路制造工艺的部分而形成的电容器。电容器包括形成于半导体基片上的底导电电极，形成于底部导电电极上的消反射非导电电容器电介质，及形成于消反射非导电电容器电介质上的顶导电电极。消反射非导电电容器电介质减轻了与形成底导电电极的相关的反射带来的不利影响。
【0006】通过下面与附图结合对本发明进行的详细描述，本发明的其他方面、优点及新颖特征将更加明显。
附图说明
【0007】图1是流程图，其图解说明了根据本发明的一个或多个方面的形成集成电路电容器的说明性的方法。
【0008】图2-11是根据本发明一个或多个方面例如图1所述的方法形成的电容器的横截面图。
具体实施方式
【0009】图1说明了示例方法10，其用于根据本发明的原理形成电容器，比如在制造工艺的后端。本领域技术人员将意识到所描述步骤的顺序可以改变。
【0010】在该示例中，在方框图12，提供或获得半导体基片，所述半导体基片通过第一金属化层的形成已经被处理。所使用的基片可以是半导体晶片或其中的一部分(例如，一个或一个以上晶片管芯或裸芯片)，以及支撑物上形成的外延或其他半导体层。例如，基片可以包括硅、锗化硅、砷化镓、磷化铟和/或SOI(绝缘体上硅)。另外，基片可包括形成于其上的各种晶体管或其他装置元件；各种层，包括金属层、阻挡层、介电层(例如，层间介电(ILD))；以及装置或器件结构包括硅栅、字线、源区、漏区、位线、基极、发射极、集电极、导电线、导电通路等。第一金属化层可作为电容器的底电极，并且电介质材料层在所述第一金属化层上形成。介电材料层将作为电容器的介电层及消反射涂层，有利地用于图案化所述第一金属化层。
【0011】图2显示了通过制造工艺这一点处理的半导体基片102。在基片102上形成第一金属化层106，并在所述第一金属化层106上形成介电材料层108。在说明示例中，介电材料层108包括三个材料层，即第一和第二薄介电(或非导电)材料层112、114，所述介电材料层112、114之间夹有消反射材料中间层118。介电材料112、114主要负责提供电容器需要的电介质性能，而消反射层118主要负责允许介电层108在图案化第一金属化层106中行使消反射涂层的功能，因此将工艺流水线化(例如，通过不要求必须施加、图案化和移除的消反射材料的分离层，就可以图案化第一金属化层106)。然而，消反射材料层118也是绝缘的，这样，如果三层112、114和118中任意层的厚度和/或成分被改变，介电性能和电容器性能(例如，电容和介电吸收)将受到影响。类似地，改变三层112、114和118中任意层的厚度和/或成分也改变了叠层的反射率(例如，它的减反射行为或性能)。在这种方式下，夹层112、114、118起到一个单元的作用，该单元用于介电和消反射行为。这样，介电层108有时指消反射介电材料层或电介质和消反射夹层。
【0012】应该意识到，虽然在说明性的示例中有三层112、114、118，但是消反射介电材料108可只包括两层——即，主要的介电层比如层114，其覆盖着主要消反射层，比如层118。然而，在这种布置下，两层也可以起到一个单元的作用，该单元用于消反射介电材料108的消反射和介电行为或性能，这样，改变所述层的任一层的厚度和/或成分就会改变得到的介电性能和电容器性能。换一种方式来说，消反射介电材料层108包括至少一个层比如层118，层118实质上比一个或一个以上的其它的层比如层112、114吸收的更多，层112、114实质上比吸收(消反射)层的非导电性(介电或绝缘性)更强。
【0013】应该意识到三部分(或两部分)介电层108可以有效地形成，因为包括所述层108的材料通常在集成电路(IC)制造工艺中出现。举例而言，电介质和消反射夹层108的第一和第三层112和114可包括氧化物基的材料(O)，例如，所形成的所述第一和第三层各自的厚度可在大约30和大约100埃之间。类似地，例如，电介质和消反射夹层108的第二层118可包括氮氧化硅材料(SiON)，例如，所形成的厚度为大约150和大约500埃之间。另外，第一金属化层106可包括一个或一个以上导电材料层。举例而言，第一金属化层106可包括覆盖或在大约200埃厚的钛(Ti)层之上的大约500埃厚的氮化钛(TiN)层，所述大约200埃厚的钛层覆盖在大约5000埃厚的铝(Al)层和/或铜(Cu)层上，所述铝层和/或铜层覆盖在大约140埃厚的钛层上，所述大约140埃厚的钛层覆盖在半导体基片102上。
【0014】在示例方法10的方框图14中，第二金属化层122形成在介电层108上。第二金属化层122用作电容器的顶电极。和第一金属化层106一样，第二金属化层122可包括任何一个或一个以上合适的导电材料，比如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)等等，例如(图3)，所形成的厚度在大约500埃和大约3000埃之间。之后在方框图16，硬掩模材料层126形成在第二金属化层122上(图4)。例如，硬掩模层126可以由氮化物和/或氧化物基的材料(Ni，O)形成，所形成的厚度为大约200埃和大约500埃之间。
【0015】之后在方框图18，在硬掩模层126上形成第一抗蚀材料层130(图5)。抗蚀材料130是辐射敏感材料，其利于图案化硬掩模层126和第二金属化层12。更特别地，抗蚀材料层130、硬掩模层126和第二金属化层122至少其一部分可以用光刻技术图案化，其中光刻术指在不同介质之间转移或转印一个或一个以上图案。在光刻术中，辐射敏感抗蚀涂层形成在一个或一个以上层之上，图案要被转印到所述一个或一个以上层上。抗蚀层首先自身通过暴露在辐射条件下被图案化，其中辐射或辐照(选择性的)通过包含图案的干涉掩模。结果，根据使用的抗蚀剂的类型，抗蚀涂层暴露的和非暴露的区域变为更可溶或更不可溶。之后，使用显影剂移除易溶区域而留下图案化的抗蚀层。之后，图案化的抗蚀层可以用作其下面的层的掩模，这些下面的层可以选择性地被蚀刻以将图案转印在其上。
【0016】相应地，之后，在方框图20，抗蚀层130(由于其自身的辐射敏感性，有时称作光致抗蚀剂或光刻胶)通过选择性暴露于辐照并随后暴露于显影剂而被图案化(图6)。之后在方框图22，硬掩模层126和第二金属化层122被图案化，其中用已图案化的第一光刻胶层130作为掩模(图7)。应意识到，硬掩模层126和第二金属化层122可以在多级工艺中被图案化，所述多级工艺包括湿法蚀刻之后的干法蚀刻。这样的蚀刻工艺在美国专利第6,686,237号中有描述，其转让给本申请的受让人，该申请的内容以参考方式整体并入本文。特别地，硬掩模层126的蚀刻通常是在(定向的)湿法蚀刻工艺后伴随干法蚀刻工艺，以蚀刻第二金属化层122。这促进了介电层108上的“软着陆”，这样则不会扰乱或损坏介电材料的上层1-14，例如其可能仅为50埃厚。保留介电层108的该层1-14和其他层112、118以维持电容器的介电性能以及精确图案化第一金属化层106所需要的消反射性能。
【0017】之后在方框图24，图案化的第一抗蚀层130被除去，并在图案化的硬掩模层126和第二金属化层122上形成第二抗蚀材料层134(图8)。在方框图26，第二光刻胶层134被图案化，而介电层108作为第一金属化层106的消反射涂层(图9)。更特别地，三层式介电层108的消反射层118有消光特性，该消光特性可减轻称为驻波的现象，除了别的以外，该驻波随着用于图案化第二抗蚀层134的光刻辐射由第一金属化层106反射而产生；其中由于根据所使用抗蚀材料的类型引起第二光刻胶层134变得更可溶或更不可溶，这样的驻波可降低图案转移或转印的重现精度(fidelity)。
【0018】在方框图28，介电层108和第一金属化层106被图案化，其中已被图案化的第二抗蚀层134用作掩模或模板(图10)。最后，在方框图30，已被图案化的第二抗蚀层134被除去(图11)。这样，电容器100在基片102上形成，其具有电容器顶电极140、电容器介电层142和电容器底电极144。应意识到，其他电容性元件101可类似地存在于基片102上，其中导电的第一和第二金属化层106、122的剩余部分被非导电介电层108的剩余部分分隔开。
【0019】之后，方法10可进行到进一步的后端工艺(未显示)，例如，其中氧化物材料层可以在整个结构上形成。例如，这样的氧化物层可包括氧化硅基的电介质和/或OSG材料或任何其他合适材料，所形成的厚度例如为大约4000到大约8000埃之间。此外，可以实施另外的图案化，以及形成向下到导电层的导电接触或触点。例如，第二金属化层122的剩余部分可以用于建立金属互连。进一步地，例如，通过并入消反射介电层118来以本文中所描述的方式形成电容器，将允许这样的金属互连线或导线在四分之一微米或以下的尺寸(例如直径或宽度)形成。
【0020】再举例而言，说明性的电容器可以具有下面的一个或一个以上特性：
第一薄介电材料层112具有大约75埃的厚度；
消反射材料层118具有大约200埃的厚度；
第二薄介电材料层114具有大约75埃的厚度；
介电材料层108具有大约350埃的厚度；
硬掩模是氮化物(Nit)基的材料，其具有大约300埃的厚度；
电容器密度为1.23_fF/um2；
电容器密度的标准偏差为0.01；
在1毫安电流的击穿电压为25.77伏；
击穿电压的标准偏差为0.3；
在5.5伏，电流泄漏为每平方微米-18.23安培；
在5.5伏，电流泄漏的标准偏差为0.04；
在8.8伏，电流泄漏为每平方微米-18.15安培；
在8.8伏，电流泄漏的标准偏差为0.02；
Vcc四元(quad)是-6.00ppM；
Vcc线性是6.50ppM；
D.A是200ppM；和
反射率或百分比是1.23，或在大约0和大约1.45之间。
【0021】应意识到，虽然在讨论所描述的方法的各个方面中本申请文件全文参照了那些说明性的结构(例如，在讨论图1提出的方法的过程中，图2-11中出现的那些结构)，所述方法并不限于相应说明性的结构。另外，这些层或结构的描述中包括的物质比如“钛、钽”、“氮化硅”等，应以半导体制造产业中这类术语的使用环境来理解。例如，当金属化层被描述为包括铜，其应该理解为该材料可以以纯铜作为主要成分，但是通常铜实际上可以被合金化、被掺杂或包含其他杂质。另外的示例，氮化硅可以是富含硅的氮化硅或富含氧的氮化硅。氮化硅可包含一些氧，但不会多到使材料的介电常数与高纯化学计量的氮化硅有本质不同。
【0022】尽管本发明的一个或一个以上方面关于其一个或一个以上实施方式已被显示和描述，但是对于本领域技术人员，可以在阅读和理解了本说明书和附图的基础上，做出等同的替换和修改。本发明包括所有这样的替换和修改，本发明的保护范围只由所附权利要求限定。此外，本发明特定的特征或方面可能仅关于若干实施方式中的一个方式进行了公开，但是这些特征或方面可以与其他实施方式的一个或一个以上其他特征或方面相结合，如同对于任何给定的或特定的应用所可能需要和/或有优势的。进一步地，对于详细描述或权利要求中所使用的术语“包含”“具有”“有”“与或其中”或变量的范围，这些术语意以类似于术语“包括”的方式来包含相应的要素。
【0023】本发明涉及到的本领域技术人员将意识到对描述性的实施例可以做出各种增加、删减、替换和其他修改，而这并不偏离本发明的保护范围。
Claims (8)
1.一种形成集成电路的方法，其包括：
提供半导体基片，所述半导体基片具有在其上形成的第一金属化层；
在所述第一金属化层上形成消反射介电材料层；
在所述消反射介电材料层上形成第二金属化层；和
图案化所述第一金属化层、所述消反射介电材料层和所述第二金属化层，以提供电容器，所述电容器具有由所述第一金属化层形成的第一电极、由所述消反射介电材料层形成的电容器电介质和由所述第二金属化层形成的第二电极。
2.根据权利要求1所述的方法，其中所述消反射介电材料层包括夹在第一介电材料层和第二介电材料层之间的消反射材料层。
3.根据权利要求2所述的方法，其中：
所述第一和第二介电材料层每一层形成的厚度在大约30和大约100埃之间，和
所述消反射材料层形成的厚度在大约150和大约500埃之间。
4.根据权利要求2或3所述的方法，其中：
所述第一和第二介电材料层包括氧化物(O)基的材料；和
所述消反射材料层包括氮氧化硅(SiON)基的材料。
5.根据权利要求2或3所述的方法，其中所述电容器具有的反射率大约为1.23。
6.根据权利要求1或2所述的方法，进一步包括：
在所述第二金属化层上形成硬掩模材料层；
在所述硬掩模材料层上形成第一抗蚀材料层；
图案化所述第一抗蚀材料层；和
图案化所述硬掩模材料层和所述第二金属化层，其中图案化的第一抗蚀材料层用作掩模。
7.根据权利要求6所述的方法，进一步包括：
在所述图案化的硬掩模材料层和所述第二金属化层上形成第二抗蚀材料层；
图案化所述第二抗蚀材料层，其中所述消反射材料层用于减弱由所述第一金属化层反射的用来图案化所述第二抗蚀材料层的辐射；和
图案化所述消反射介电材料层和所述第一金属化层，其中图案化的第二抗蚀材料层用作掩模。
8.一种集成电路，其包括：
半导体基片；
第一金属化层，其形成在所述基片上；
消反射介电材料层，其形成在所述第一金属化层上；所述消反射介电材料层包括夹在第一介电材料层和第二介电材料层之间的消反射材料层；
第二金属化层，其形成在所述消反射介电材料层上；和
所述第一金属化层、消反射介电材料层和第二金属化层被图案化，以提供电容器，所述电容器具有由所述第一金属化层形成的第一电极、由所述消反射介电材料层形成的电容器电介质和由所述第二金属化层形成的第二电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/077,074 US7118959B2 (en) | 2005-03-10 | 2005-03-10 | Integrated circuit capacitor having antireflective dielectric |
| US11/077,074 | 2005-03-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101563772A true CN101563772A (zh) | 2009-10-21 |
Family
ID=36971544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800159685A Pending CN101563772A (zh) | 2005-03-10 | 2006-03-09 | 具有消反射电介质的集成电路电容器 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7118959B2 (zh) |
| EP (1) | EP1861875A4 (zh) |
| JP (1) | JP2008537638A (zh) |
| KR (2) | KR20070110434A (zh) |
| CN (1) | CN101563772A (zh) |
| WO (1) | WO2006098991A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111448657A (zh) * | 2017-10-25 | 2020-07-24 | 德州仪器公司 | 亚微米间距金属层上的模拟电容器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8351107B2 (en) * | 2003-11-01 | 2013-01-08 | Olympus Corporation | Spatial light modulator having capacitor |
| US8228594B2 (en) * | 2003-11-01 | 2012-07-24 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator with metal layers |
| US8273997B2 (en) * | 2009-01-16 | 2012-09-25 | The Boeing Company | Antireflective apparatus with anisotropic capacitive circuit analog sheets |
| US9484220B2 (en) | 2013-03-15 | 2016-11-01 | International Business Machines Corporation | Sputter etch processing for heavy metal patterning in integrated circuits |
| US10157915B1 (en) * | 2017-10-25 | 2018-12-18 | Texas Instruments Incorporated | Capacitor with improved voltage coefficients |
| US11605587B2 (en) * | 2019-04-12 | 2023-03-14 | Texas Instruments Incorporated | Methods for etching metal interconnect layers |
| US11171199B2 (en) * | 2019-08-23 | 2021-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitors with high breakdown voltage |
| US11171200B2 (en) * | 2019-09-26 | 2021-11-09 | Texas Instruments Incorporated | Integrated circuits having dielectric layers including an anti-reflective coating |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4606115A (en) * | 1985-05-14 | 1986-08-19 | Motorola, Inc. | Method of manufacturing optically sensitive semiconductor devices including anti-reflective coatings |
| JPH0724261B2 (ja) * | 1989-01-20 | 1995-03-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5589284A (en) * | 1994-08-01 | 1996-12-31 | Texas Instruments Incorporated | Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics |
| US5805408A (en) * | 1995-12-22 | 1998-09-08 | Lam Research Corporation | Electrostatic clamp with lip seal for clamping substrates |
| US6291315B1 (en) * | 1996-07-11 | 2001-09-18 | Denso Corporation | Method for etching trench in manufacturing semiconductor devices |
| JPH11145405A (ja) * | 1997-11-13 | 1999-05-28 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| US6096404A (en) * | 1997-12-05 | 2000-08-01 | Applied Materials, Inc. | Full face mask for capacitance-voltage measurements |
| US6399515B1 (en) * | 1999-06-21 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity |
| US6534809B2 (en) * | 1999-12-22 | 2003-03-18 | Agilent Technologies, Inc. | Hardmask designs for dry etching FeRAM capacitor stacks |
| US6376787B1 (en) * | 2000-08-24 | 2002-04-23 | Texas Instruments Incorporated | Microelectromechanical switch with fixed metal electrode/dielectric interface with a protective cap layer |
| US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
| CN1290194C (zh) * | 2001-06-25 | 2006-12-13 | 松下电器产业株式会社 | 电容元件、半导体存储器及其制备方法 |
| US6576526B2 (en) | 2001-07-09 | 2003-06-10 | Chartered Semiconductor Manufacturing Ltd. | Darc layer for MIM process integration |
| TWI240352B (en) * | 2001-08-03 | 2005-09-21 | Winbond Electronics Corp | Integrated circuit device of high Q MIM capacitor and manufacturing process thereof |
| KR100431810B1 (ko) * | 2001-10-19 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자 및 엠아이엠 캐패시터 제조방법 |
| JP2003158190A (ja) * | 2001-11-22 | 2003-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003174096A (ja) * | 2001-12-06 | 2003-06-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6645804B1 (en) * | 2001-12-28 | 2003-11-11 | Texas Instruments Incorporated | System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor |
| JP4014902B2 (ja) * | 2002-03-15 | 2007-11-28 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3481233B1 (ja) | 2002-05-27 | 2003-12-22 | 沖電気工業株式会社 | キャパシタ構造の製造方法及びキャパシタ素子の製造方法 |
| JP2004119767A (ja) * | 2002-09-27 | 2004-04-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6686237B1 (en) | 2002-10-31 | 2004-02-03 | Texas Instruments Incorporated | High precision integrated circuit capacitors |
-
2005
- 2005-03-10 US US11/077,074 patent/US7118959B2/en active Active
-
2006
- 2006-03-09 EP EP06737456A patent/EP1861875A4/en not_active Withdrawn
- 2006-03-09 WO PCT/US2006/008285 patent/WO2006098991A2/en active Application Filing
- 2006-03-09 KR KR1020077023058A patent/KR20070110434A/ko not_active Application Discontinuation
- 2006-03-09 JP JP2008500878A patent/JP2008537638A/ja not_active Abandoned
- 2006-03-09 KR KR1020107017236A patent/KR20100099335A/ko not_active Application Discontinuation
- 2006-03-09 CN CNA2006800159685A patent/CN101563772A/zh active Pending
- 2006-09-05 US US11/470,023 patent/US7595525B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111448657A (zh) * | 2017-10-25 | 2020-07-24 | 德州仪器公司 | 亚微米间距金属层上的模拟电容器 |
| CN111448657B (zh) * | 2017-10-25 | 2024-02-06 | 德州仪器公司 | 亚微米间距金属层上的模拟电容器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100099335A (ko) | 2010-09-10 |
| US20070105332A1 (en) | 2007-05-10 |
| EP1861875A4 (en) | 2011-09-14 |
| US7118959B2 (en) | 2006-10-10 |
| WO2006098991A3 (en) | 2009-04-09 |
| JP2008537638A (ja) | 2008-09-18 |
| US7595525B2 (en) | 2009-09-29 |
| KR20070110434A (ko) | 2007-11-16 |
| WO2006098991A2 (en) | 2006-09-21 |
| US20060205140A1 (en) | 2006-09-14 |
| EP1861875A2 (en) | 2007-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101563772A (zh) | 具有消反射电介质的集成电路电容器 | |
| US7301216B2 (en) | Fuse structure | |
| EP0426305A1 (en) | Method for etching windows having different depths | |
| CN1319147C (zh) | 利用牺牲掩模层形成自对准接触结构的方法 | |
| JP2001284352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08181205A (ja) | 半導体装置の配線構造およびその製造方法 | |
| US6614643B1 (en) | Semiconductor device having a capacitor element | |
| KR20000066340A (ko) | 반도체 소자의 배선 형성 방법 | |
| US6855585B1 (en) | Integrating multiple thin film resistors | |
| TWI717173B (zh) | 記憶體裝置及其製造方法 | |
| JPH03180041A (ja) | 半導体装置 | |
| TWI236072B (en) | Multilevel poly-Si tiling for semiconductor circuit manufacture | |
| US5880022A (en) | Self-aligned contact window | |
| US6723632B2 (en) | Interconnect exhibiting reduced parasitic capacitance variation | |
| KR19980014210A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS60227469A (ja) | 半導体装置 | |
| US20230136674A1 (en) | Self-aligned double patterning (sadp) integration with wide line spacing | |
| US7514356B2 (en) | Ribs for line collapse prevention in damascene structures | |
| US7517810B2 (en) | Reduced metal design rules for power devices | |
| JPH02144921A (ja) | 半導体装置 | |
| KR100191770B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN118248572A (zh) | 半导体结构的形成方法 | |
| KR960009195A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100720499B1 (ko) | 인덕터 형성 방법 | |
| JPS62281328A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091021 |