JPH01308078A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01308078A
JPH01308078A JP13970788A JP13970788A JPH01308078A JP H01308078 A JPH01308078 A JP H01308078A JP 13970788 A JP13970788 A JP 13970788A JP 13970788 A JP13970788 A JP 13970788A JP H01308078 A JPH01308078 A JP H01308078A
Authority
JP
Japan
Prior art keywords
film
silicon
silicon oxynitride
oxynitride film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13970788A
Other languages
English (en)
Other versions
JP2764136B2 (ja
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP63139707A priority Critical patent/JP2764136B2/ja
Publication of JPH01308078A publication Critical patent/JPH01308078A/ja
Application granted granted Critical
Publication of JP2764136B2 publication Critical patent/JP2764136B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、多結晶シリニJン上の=トヤパシタ絶縁〃
りの形成方法に関する。
[発明の4a要〕 21′導体’A’llに用いられる多結晶シリコンIP
2−t:の−1・中パシタ絶縁牧を、ジグ0ルシラン(
Sill□cb)ガスとアンモニア(N II s )
ガスと411!M化窒素(NxO)ガスとの化学気相反
応によっ°Cシリコン酸窒化膜(SiNxOy膜、X+
  yは比率を示す)とし、さらにこのシリコン酸窒化
膜を形成後、酸化性雰囲気で熱処理する。その後、多結
晶シリコン膜等の導電体膜を積層しキャパシタを作成す
る。
〔従来の技術〕
多結晶シリコン膜上のキャパシタ絶縁膜は熱酸化法によ
って形成されたシリコン酸化膜であ−2た。
〔発明が解決しようとする課題〕
多結晶シリコン股上の熱酸化膜は500Å以下の厚みに
なると、リーク電流が大きくなったり、耐圧が低くなっ
たり、キャパシタ絶縁膜とし°ζ用いる事ができなくな
る。膜厚を薄(する11Kによりキャパシタの面積を小
さくする事ができるが、」ユ記の理由によりある程度以
上キャパシタの面積を小さくする事ができず、微細化、
高集積化の妨げとなっていた。
〔!!l!題を解決するための手段3 上記課題を解決するためにこの発明は、キャパシタ絶縁
膜に化学気相成長法(CVD法)で形成したシリコン酸
窒化膜を用いる。また、シリコン酸窒化膜の緻密化と界
面11性の安定化のために、酸化性雰囲気でシリコン酸
窒化膜を熱処理する。
〔作用〕
シリご1ン酸窒化欣はそれ自体で熱酸化膜より高い耐圧
と高い破壊電流密度を有する。しかもシリコン酸窒膜換
1γで行・)とさらに高い耐圧を持つ。
また、酸化性雰囲気で熱処理する!ICによりさらに良
好な膜質と、より良好な安定した界面特性を(fする。
特に、電子や正孔の電荷トラップが減少するので、キャ
バシク絶縁膜として使用できる。
しかも200Å以下の11りでも均一性良く形成できる
ので、二Fヤパシタ絶霧秦膜を薄くでき、キャパシタ面
積を小さくする事ができる。
〔実施例〕
本発明の実施例を第1図(al〜斡)に示す。第1図1
alに示すように、多結晶シリコン膜3の上にシリ二1
7hl窒化824を積層する。このシリコン窒化膜りは
化学気相成長法(Chcmtcal Vapor De
position。
略してCVD法)で形成される。ずなわら、5i11.
cltガスとN11.ガスとN、0ガスの少なくとも3
JIH1のガスを700℃〜950℃の温度に保持され
たC V l)反応炉で混合反応させる事によりシリコ
ン酸窒化膜4を積層する。このシリコン酸窒化膜は化学
式で5iNxOyと記される。Xとyは比率を示し、生
成条件によって決定される。第1図1alでは所望の膜
厚を有するシリコン酸窒化膜である。超1、S1時代に
はシリコン酸窒化膜の厚みは500Å以下が妥当である
次に、第1図1alに示すようにこのシリコン酸窒化膜
4の積層された半導体装置を酸化性雰囲気で熱処理する
。酸化性雰囲気とは酸素(OX>を含んだ気流または水
蒸気(!1.0)を含んだ気流などである。
これらの酸素や水分は100%の場合もあれば窒ス;(
Nりやアルゴン(^r)などで希釈されている場合もあ
れば、減圧である場合もあれば、高圧の場合もある。こ
うした酸化性雰囲気の中で熱処理する事により、シリコ
ン酸窒化膜の表面はわずかに酸化され、またM窒化12
4と多結晶シリコ1ンW23との界17+iも安定化す
る。シリコン酸窒化膜4も緻密化する。熱処理条件(温
度、雰囲気など)をri:L適化する事により、シリご
r7/I*窒化IIり4の112 +’yをffiんど
変化さゼないようにするll(もできる、酸窒化膜中を
酸化剤が拡散し多結晶シリコン股界面をわずかに酸化さ
せるり1もできる。この熱処理により、シリ:ノン酸窒
化膜4はJ、り安定した膜となり、トラップ密度も低く
良好な・1・中パシタ絶H膜となる。
次に第1図tC)に示すようにl一部ゲート電極5を形
成する。このゲート電極44掌lは、多結晶シリコン(
+’olySi)膜が一最的であるが、シリ:1ン酸窒
化枚は種々の材f’lの侵入や拡散に対し゛(強固であ
るため、100人以ドの膜の場合でもタングステン(W
)やモリブデン(Mo)あるいはチタン(Ti)などの
高融点金属やそのシリサイドをゲート電極として用いる
事もできる。さらに、Mやポリナイ1′膜もゲート電極
として用いる事ができる。またI)型元素であるボロン
(13)もM窒化膜中はυム散しにくいため、r)型1
’olySi’i1i極を用いた・ト+パンクも作成で
きる。
さ°ζ、DRAM (ダイナミック・ランダム・アクセ
ス・メモリ)や不揮発性メモリなどに本発明を適用する
場合、下のPo1ySi膜の構造はエッヂを持っており
、このエッヂを含んだkl!に縁膜の場合エッヂを含ま
ない平l■な場合に比べ一般に耐圧が劣化する。この原
因はエッヂの角が細かい凹凸を有するためであるが、本
発明を用いれば耐圧劣化を防止できる。この事を第2図
に基づいて説明する。
第2図において、11は半導体基板、12は絶縁膜であ
る。13はF’olySi電極で、!4はシリコン酸窒
化膜、15は上の電極である。この関係は第1図と符合
する。第2図においてはPo1yS+電極13のエッヂ
部10を含む為に、本発明を用いなければ耐圧が劣化−
する0本発明ではPo1ySi?Tt極13の上にシリ
コン酸窒化n々14を積層した後に酸化性雰囲気で熱処
理するので、I’olySi電極13のエッヂがわずか
に酸化され、細かに凹凸が少なくオiる。この結果、7
Iコ発明のシリコン酸窒化膜14はI’olySi電極
13が平坦な場合と同様の耐圧と改質を得る事ができる
さて、本発明ではキ→・パシタ絶縁11りとして説明し
てきたが、l’01νSi膜」−に500Å以下の絶縁
膜を有する半導体装置ならどんな゛]″、′J!′!体
装置にも適用で自装置は言うまでノ)ない。
〔発明の効果〕
この発明は以に説明したように、シリ:1ン酸化膜より
誘電率が高いノリコンM窒化膜をキャパシタ絶縁膜に用
いるの(、J1常にiWいシリ:1ン酸化膜でも充分耐
圧を高く保持できる。7I、た、酸化性雰囲気で熱処理
する事により、酸窒化膜が緻密化しトラップの少ない1
12を作る事ができ、界面特性も支定化する。
4、図面のi+11j1″Lな説明 第1図fat〜(clはこの発明の製造方法のI−程順
断面図、第2図はPo1ySi電1負にエッヂを含む場
合の本発明の製造方法によって作成された半導体装置の
Jl’4造を示す断面図である。
1.11・・パ1′導体基板 2.12・・・絶卑(膜 3.13・・・多結晶シリコン膜(+”olySl電極
)4.14・・・シリコン酸窒化膜 5.15・・・上部電極 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林  敬 之 助 シ斐イこa雰tXロクして°熱処理1 (b) (C) 半導体装Sの製造方六Σ示す画面図 第 1 図 ;5j6 不発・明1てより作成さ肚t=牛導イ奎に置の断面図P
J2  図

Claims (2)

    【特許請求の範囲】
  1. (1)多結晶シリコン膜上に薄い絶縁膜を有する半導体
    装置において、多結晶シリコン膜上にシリコン酸窒化膜
    を積層する工程と、上記シリコン酸窒化膜を酸化性雰囲
    気で熱処理する工程と、上記シリコン酸窒化膜の上に導
    電体膜を形成する工程とを含む事を特徴とする半導体装
    置の製造方法。
  2. (2)シリコン酸窒化膜は、ジクロルシランガスとアン
    モニアガスと亜酸化窒素ガスとの少なくとも3種類の気
    体の化学気相反応によって形成した膜である事を特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
JP63139707A 1988-06-07 1988-06-07 半導体装置の製造方法 Expired - Lifetime JP2764136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63139707A JP2764136B2 (ja) 1988-06-07 1988-06-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63139707A JP2764136B2 (ja) 1988-06-07 1988-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01308078A true JPH01308078A (ja) 1989-12-12
JP2764136B2 JP2764136B2 (ja) 1998-06-11

Family

ID=15251547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63139707A Expired - Lifetime JP2764136B2 (ja) 1988-06-07 1988-06-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2764136B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19717792A1 (de) * 1997-04-26 1998-11-05 Micronas Semiconductor Holding Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozeß
KR100467475B1 (ko) * 1997-12-30 2005-06-07 주식회사 하이닉스반도체 반도체장치의캐패시터형성방법
JP2006173319A (ja) * 2004-12-15 2006-06-29 Sharp Corp キャパシタを有する半導体装置の製造方法、キャパシタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122223A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122223A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19717792A1 (de) * 1997-04-26 1998-11-05 Micronas Semiconductor Holding Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozeß
KR100467475B1 (ko) * 1997-12-30 2005-06-07 주식회사 하이닉스반도체 반도체장치의캐패시터형성방법
JP2006173319A (ja) * 2004-12-15 2006-06-29 Sharp Corp キャパシタを有する半導体装置の製造方法、キャパシタ

Also Published As

Publication number Publication date
JP2764136B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100796092B1 (ko) 불휘발성 반도체 메모리 장치와 반도체 장치, 및 불휘발성반도체 메모리 장치의 제조 방법
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
JPH09116104A (ja) 半導体素子のキャパシタ製造方法
JP2007266616A (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
JPH01225149A (ja) キャパシタ及びその製造方法
JP3989195B2 (ja) 2段階熱処理による半導体メモリ素子のキャパシタ製造方法
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JP2009088440A (ja) 半導体装置及びその製造方法
JP2785126B2 (ja) 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
JP4563016B2 (ja) シリコン基板の複合面に酸化膜を形成する方法
JPWO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JPH01308078A (ja) 半導体装置の製造方法
JPH0374878A (ja) 半導体装置の製造方法
US6313496B1 (en) Capacitor and method of forming a capacitor
JP4757579B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
JP4031854B2 (ja) 半導体装置のキャパシタ絶縁膜製造方法
JPH0770535B2 (ja) 半導体装置の製造方法
JP2639451B2 (ja) 半導体装置の製造方法
JPH0376272A (ja) 絶縁ゲート型電界効果トランジスタ
JP4784065B2 (ja) キャパシタおよびキャパシタの製造方法および半導体装置
JPS6049662A (ja) 半導体装置の製造方法
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090403

Year of fee payment: 11