JPS6049662A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6049662A JPS6049662A JP15733983A JP15733983A JPS6049662A JP S6049662 A JPS6049662 A JP S6049662A JP 15733983 A JP15733983 A JP 15733983A JP 15733983 A JP15733983 A JP 15733983A JP S6049662 A JPS6049662 A JP S6049662A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- polycrystalline silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の関する分野）
本発明は半導体装置の製造方法に係り、特に多結晶シリ
コン層上に形成する容量素子の容量絶縁膜の形成方法に
関する。
コン層上に形成する容量素子の容量絶縁膜の形成方法に
関する。
（従来技術）
多結晶シリコン層と、その上層の導電層間に、静電容量
を形成し利用する素子として、Ａ／Ｄ或はＤ／Ａコンバ
ータの容量、ダイナミックＲＡＭの記憶保持容量、浮遊
ゲート型不揮発性メモリの浮遊ゲートと制御ゲート間の
結合容量等があり、一般に製造使用されている。この種
の素子を微細化するには、平面的な、容量部分の面積を
小さくして、なおかつ特性上必要な容量値を確保せねば
ならない。下層ポリシリコン層と、上層の導電層の面積
を小さくして大きな容量値を得るには、両溝電層間の絶
縁膜の厚さを薄くするか、同じ厚さであれば絶縁膜の誘
電率を大きくする必要がある。
を形成し利用する素子として、Ａ／Ｄ或はＤ／Ａコンバ
ータの容量、ダイナミックＲＡＭの記憶保持容量、浮遊
ゲート型不揮発性メモリの浮遊ゲートと制御ゲート間の
結合容量等があり、一般に製造使用されている。この種
の素子を微細化するには、平面的な、容量部分の面積を
小さくして、なおかつ特性上必要な容量値を確保せねば
ならない。下層ポリシリコン層と、上層の導電層の面積
を小さくして大きな容量値を得るには、両溝電層間の絶
縁膜の厚さを薄くするか、同じ厚さであれば絶縁膜の誘
電率を大きくする必要がある。
従来、多結晶シリコン上の絶縁膜としては、多結晶シリ
コンを熱酸化したシリコン酸化膜或は、シリコン酸化膜
とＣＶＤ法で形成されたシリコン窒化膜との二層膜が用
いられている。
コンを熱酸化したシリコン酸化膜或は、シリコン酸化膜
とＣＶＤ法で形成されたシリコン窒化膜との二層膜が用
いられている。
多結晶シリコン層上に成長するシリコン熱酸化膜は、一
般には、単結晶シリコン上に成長するシリコン熱酸化膜
に比［７て、ピンボールが多く質の悪い耐圧の低い絶縁
膜である。この為に、多結晶シリコン上のシリコン熱酸
化膜は、単結晶シリコン上の熱酸化膜と同等にまで薄く
することはできない。実用的には、シリコン酸化膜単独
で３００Ａ以下の膜厚の絶縁膜を構成するのは困難であ
る。
般には、単結晶シリコン上に成長するシリコン熱酸化膜
に比［７て、ピンボールが多く質の悪い耐圧の低い絶縁
膜である。この為に、多結晶シリコン上のシリコン熱酸
化膜は、単結晶シリコン上の熱酸化膜と同等にまで薄く
することはできない。実用的には、シリコン酸化膜単独
で３００Ａ以下の膜厚の絶縁膜を構成するのは困難であ
る。
この欠点を補うために、薄いシリコン酸化膜上に、よシ
誘電率の大きなシリコン窒化膜をＣＶＤ法で成長させた
二層構造の絶縁膜も用いられている。
誘電率の大きなシリコン窒化膜をＣＶＤ法で成長させた
二層構造の絶縁膜も用いられている。
しかし、ＣＶＤ法で成長するシリコン窒化膜は、あまり
薄い膜を安定に成長することはできず実用的には、１５
０〜２０ＯＡＪＪ下の膜厚を使用することはできない。
薄い膜を安定に成長することはできず実用的には、１５
０〜２０ＯＡＪＪ下の膜厚を使用することはできない。
またシリコン窒化膜のみでは、膜中をトラップを介した
電流が流れ易く、容°Ｍ′両端の電極間リークを抑える
ことができず、どうしてもシリコン酸化膜との二層構造
が必要となる。
電流が流れ易く、容°Ｍ′両端の電極間リークを抑える
ことができず、どうしてもシリコン酸化膜との二層構造
が必要となる。
例えば、シリコン酸化膜２００人とＣＶＤシリコン窒化
膜１５０Ａとの二層構造絶縁膜を形成したとすると、静
電容量的には、約２８ＯＡのシリコン酸化膜を用いたも
のと同等になる。
膜１５０Ａとの二層構造絶縁膜を形成したとすると、静
電容量的には、約２８ＯＡのシリコン酸化膜を用いたも
のと同等になる。
この様に、従来技術では、多結晶シリコン上に形成され
る容量用の絶縁膜を実効的に薄くすることができず素子
の微細化に対応できなくなってきている。
る容量用の絶縁膜を実効的に薄くすることができず素子
の微細化に対応できなくなってきている。
（発明の目的）
本発明の目的は、多結晶シリコン膜上に、小面積で大き
な容量値を有する容量素子を製造する方法、よシ具体的
には、実効的に膜厚の薄い良質な絶縁膜を形成する方法
を提供することである。
な容量値を有する容量素子を製造する方法、よシ具体的
には、実効的に膜厚の薄い良質な絶縁膜を形成する方法
を提供することである。
（発明の概要）
本発明は、不純物がドープされた多結晶シリコンの下層
電極を、熱酸化して、シリコン酸化膜を成長する工程と
、そのシリコン酸化膜を高温の窒化雰囲気中で熱窒化し
て、表面をシリコン窒化膜に変換する工程と、そのシリ
コン窒化膜を更に熱酸化する工程を含む製造方法によっ
て容量絶縁膜を形成し、その上に導電性材料によって上
層電極を形成して容量素子を製造する。
電極を、熱酸化して、シリコン酸化膜を成長する工程と
、そのシリコン酸化膜を高温の窒化雰囲気中で熱窒化し
て、表面をシリコン窒化膜に変換する工程と、そのシリ
コン窒化膜を更に熱酸化する工程を含む製造方法によっ
て容量絶縁膜を形成し、その上に導電性材料によって上
層電極を形成して容量素子を製造する。
本発明では、多結晶シリコン層上にシリコン熱酸化膜を
所望の厚さに成長させた後に、熱窒化及び酸化工程を順
次行うが、これらの工程によって絶縁膜の厚さは、最初
に成長したシリコン熱酸化膜の厚さからほとんど増加し
ない。それにもかかわらず、絶縁膜の破壊耐圧は、シリ
コン熱酸化膜単独の膜に比して大幅に改善される。この
ことから、本発明によれば多結晶シリコン膜上に従来技
術では達成できない薄い絶縁膜を有する容量素子を製造
でき、しだがって、素子の微細化を行うことができる。
所望の厚さに成長させた後に、熱窒化及び酸化工程を順
次行うが、これらの工程によって絶縁膜の厚さは、最初
に成長したシリコン熱酸化膜の厚さからほとんど増加し
ない。それにもかかわらず、絶縁膜の破壊耐圧は、シリ
コン熱酸化膜単独の膜に比して大幅に改善される。この
ことから、本発明によれば多結晶シリコン膜上に従来技
術では達成できない薄い絶縁膜を有する容量素子を製造
でき、しだがって、素子の微細化を行うことができる。
本発明の方法によって、多結晶シリコン膜上に成長する
シリコン熱酸化膜の耐圧が改善される物理的な機構は明
らかではないが、［多結晶シリコンを熱酸化したシリコ
ン酸化膜中には、非常に微細な結晶化したシリコン等が
含まれており絶縁耐圧を劣化させる原因となっている。
シリコン熱酸化膜の耐圧が改善される物理的な機構は明
らかではないが、［多結晶シリコンを熱酸化したシリコ
ン酸化膜中には、非常に微細な結晶化したシリコン等が
含まれており絶縁耐圧を劣化させる原因となっている。
このシリコン酸化膜を熱窒化し、次いで酸化することに
よって５− これらの欠陥の核となるシリコンを、窒化物或は酸化物
に変えるととによシ、欠陥を除去できる」と信じられる
。絶縁耐圧改善の機構はともかくとして、本発明の効果
については、次の実施例中で詳しく述べる。
よって５− これらの欠陥の核となるシリコンを、窒化物或は酸化物
に変えるととによシ、欠陥を除去できる」と信じられる
。絶縁耐圧改善の機構はともかくとして、本発明の効果
については、次の実施例中で詳しく述べる。
（実施例）
次に実施例に基き、本発明の詳細な説明する。
実施例１
本実施例では、二層多結晶シリコン層を有し、下層と上
層の多結晶シリコン層内に静電容量を形成する方法につ
いて示す。
層の多結晶シリコン層内に静電容量を形成する方法につ
いて示す。
シリコン酸化膜１０基体上に４００ＯＡの厚さの下層多
結晶シリコン膜２を通常のＣＶＤ法で成長させて、Ｎ型
導電型不純物であるリンを気相からの熱拡散法によって
ドーピングし、次に多結晶シリコン膜２を所望の形状に
バターニングして、第１図の断面構造を得る。次に１０
００℃の乾燥酸素雰囲気中で、多結晶シリコン膜２を熱
酸化することにより、約２０ＯＡのシリコン酸化膜３を
成長させて、第２図の断面模型図を得る。次に、１００
０６一 ０Ｃの窒素とアンモニアを３：１に混合した雰囲気中で
、シリコン酸化膜３０表面をシリコン窒化膜に変換する
。実施例では、上記の雰囲気中で２時間熱窒化すること
により、シリコン酸化膜３の表面が、約３０Ａ程度シリ
コン窒化膜層４に変換されて、第３図の断面構造を得た
。シリコン酸化膜の表面を熱窒化する方法として、本実
施例では単に高温の窒化雰囲気中で処理する方法をとっ
たが、反応ガスをプラズマ励起して熱窒化してもよい。
結晶シリコン膜２を通常のＣＶＤ法で成長させて、Ｎ型
導電型不純物であるリンを気相からの熱拡散法によって
ドーピングし、次に多結晶シリコン膜２を所望の形状に
バターニングして、第１図の断面構造を得る。次に１０
００℃の乾燥酸素雰囲気中で、多結晶シリコン膜２を熱
酸化することにより、約２０ＯＡのシリコン酸化膜３を
成長させて、第２図の断面模型図を得る。次に、１００
０６一 ０Ｃの窒素とアンモニアを３：１に混合した雰囲気中で
、シリコン酸化膜３０表面をシリコン窒化膜に変換する
。実施例では、上記の雰囲気中で２時間熱窒化すること
により、シリコン酸化膜３の表面が、約３０Ａ程度シリ
コン窒化膜層４に変換されて、第３図の断面構造を得た
。シリコン酸化膜の表面を熱窒化する方法として、本実
施例では単に高温の窒化雰囲気中で処理する方法をとっ
たが、反応ガスをプラズマ励起して熱窒化してもよい。
この場合には同程度の厚さのシリコン窒化層を得るのに
短時間の処理で済ませることができる。
短時間の処理で済ませることができる。
次に１０００℃の乾燥酸素雰囲気中で１時間酸化処理を
行う。絶縁膜表面は、耐酸化性のシリコン窒化膜で覆わ
れており、この処理によって全体の絶縁膜厚はほとんど
増加せず、表面のシリコン窒化膜層４がわずかに酸化さ
れて、シリコン酸化膜５が形成されて第４図の断面構造
を得る。次に５００ＯＡの多結晶シリコン膜を通常のＣ
ＶＤ法で成長させ、Ｎ型導電型不純物であるリンを拡散
した後に、所望の形状にパターニングして上層電極６を
形成し、第５図の断面構造を得る。とのようにして製造
された容量素子の電極間の印加電圧と絶縁膜の破壊頻度
のヒストグラムを第６図に示す。
行う。絶縁膜表面は、耐酸化性のシリコン窒化膜で覆わ
れており、この処理によって全体の絶縁膜厚はほとんど
増加せず、表面のシリコン窒化膜層４がわずかに酸化さ
れて、シリコン酸化膜５が形成されて第４図の断面構造
を得る。次に５００ＯＡの多結晶シリコン膜を通常のＣ
ＶＤ法で成長させ、Ｎ型導電型不純物であるリンを拡散
した後に、所望の形状にパターニングして上層電極６を
形成し、第５図の断面構造を得る。とのようにして製造
された容量素子の電極間の印加電圧と絶縁膜の破壊頻度
のヒストグラムを第６図に示す。
一方、比較の為に絶縁膜をシリコン熱酸化膜のみで形成
した容量素子についての同様なヒストグラムを第７図に
示す。第５図と第６図はいずれも、ｌｍｍＸ１ｍｍの面
積を有する容量素子に関して示したものであり、その容
量値は、本実施例による素子が１７６０ ｐＦであり酸
化膜のみで絶縁膜を形成した素子が１７１０ ｐ Ｆで
あった。第６図と第７図の比較から、シリコン酸化膜厚
にして、約２０ＯＡの厚さの容量を形成した場合に、本
実施例の装置が従来装置に比して格段に絶縁耐圧のすぐ
れた絶縁膜となっていることがわかる。以上のごとく本
発明によれば、多結晶ポリシリ膜上の絶縁膜を薄くでき
るから、同容量値の容量素子を従来よシも小面積で実現
できる。
した容量素子についての同様なヒストグラムを第７図に
示す。第５図と第６図はいずれも、ｌｍｍＸ１ｍｍの面
積を有する容量素子に関して示したものであり、その容
量値は、本実施例による素子が１７６０ ｐＦであり酸
化膜のみで絶縁膜を形成した素子が１７１０ ｐ Ｆで
あった。第６図と第７図の比較から、シリコン酸化膜厚
にして、約２０ＯＡの厚さの容量を形成した場合に、本
実施例の装置が従来装置に比して格段に絶縁耐圧のすぐ
れた絶縁膜となっていることがわかる。以上のごとく本
発明によれば、多結晶ポリシリ膜上の絶縁膜を薄くでき
るから、同容量値の容量素子を従来よシも小面積で実現
できる。
実施例２
本実施例では、浮遊ゲート型不揮発性メモＩＪ ）ラン
ジスタの浮遊ゲートと、その上層の制御ゲート間の結合
容量部の製造方法について示す。
ジスタの浮遊ゲートと、その上層の制御ゲート間の結合
容量部の製造方法について示す。
シリコン酸化じから成るゲート酸化膜７、及び厚いフィ
ールド酸化膜８上に、２０００Ａの厚さの多結晶シリコ
ン膜９を通常のＣＶＤ法で成長させた後に、Ｎ型不純物
であるリンを拡散して、第８図の断面構造を得る。次に
、１０００℃の乾燥酸素雰囲気中で約２０ＯＡのシリコ
ン熱酸化膜１０を成長し、次いで１０００℃の窒素とア
ンモニアを３＝１に混合した雰囲気中で熱窒化を行い、
７リコン酸化膜１０の表面を約３ＯＡだけシリコン窒化
膜１１に変換する。こうして、第９図の断面構造を得る
。次に、通常のマスキングとエツチングの技術を用いて
シリコン窒化膜１１、シリコン酸化膜１０．多結晶シリ
コン膜９を順次エツチングして、所望の浮遊ゲート形状
にパターニングして第１０図の断面構造を得る。次に１
１００℃の乾燥酸素雰囲気中で、シリコン窒化膜１１を
耐酸化マスクとして、多結晶シリコンの浮遊ゲート９の
露出した側面を酸化して、比較的厚い酸化膜１２を成長
させる。この時にシリコン窒化膜１１の表９− 面には、わずかにシリコン酸化膜１３が成長し、第１１
図の断面構造を得る。次に、５０００ Ａの多結晶シリ
コンを通常のＣＶＤ法で成長させた後にＮ型導電型不純
物であるリンを拡散し、所望の形状にパターニングして
制御ゲート電極１４を形成する。こうして、第１２図の
断面構造を得る。
ールド酸化膜８上に、２０００Ａの厚さの多結晶シリコ
ン膜９を通常のＣＶＤ法で成長させた後に、Ｎ型不純物
であるリンを拡散して、第８図の断面構造を得る。次に
、１０００℃の乾燥酸素雰囲気中で約２０ＯＡのシリコ
ン熱酸化膜１０を成長し、次いで１０００℃の窒素とア
ンモニアを３＝１に混合した雰囲気中で熱窒化を行い、
７リコン酸化膜１０の表面を約３ＯＡだけシリコン窒化
膜１１に変換する。こうして、第９図の断面構造を得る
。次に、通常のマスキングとエツチングの技術を用いて
シリコン窒化膜１１、シリコン酸化膜１０．多結晶シリ
コン膜９を順次エツチングして、所望の浮遊ゲート形状
にパターニングして第１０図の断面構造を得る。次に１
１００℃の乾燥酸素雰囲気中で、シリコン窒化膜１１を
耐酸化マスクとして、多結晶シリコンの浮遊ゲート９の
露出した側面を酸化して、比較的厚い酸化膜１２を成長
させる。この時にシリコン窒化膜１１の表９− 面には、わずかにシリコン酸化膜１３が成長し、第１１
図の断面構造を得る。次に、５０００ Ａの多結晶シリ
コンを通常のＣＶＤ法で成長させた後にＮ型導電型不純
物であるリンを拡散し、所望の形状にパターニングして
制御ゲート電極１４を形成する。こうして、第１２図の
断面構造を得る。
これ以後の製造工程は本発明とは関りがないから省略す
る。
る。
本実施例による製造方法の利点は、浮遊ゲート電極と制
御ゲート電極間の絶縁膜を薄くして、容量値を増大でき
ることと、更に、この絶縁膜の膜厚増大をもたらすこと
なく、浮遊ゲート電極側面を充分に酸化できることであ
る。この工程によって浮遊ゲート電極９の側面の酸化膜
単独の領域の絶縁耐圧を向上できる。以上のごとく、本
発明を浮遊ゲート型不揮発性メモＩＪ ）ランジスタの
製造において実施すれば、浮遊ゲート電極と、制御ゲー
ト電極間の絶縁膜を薄膜化できるから両電極間の結合容
量を犠牲にすることなく面積を小さくできる。
御ゲート電極間の絶縁膜を薄くして、容量値を増大でき
ることと、更に、この絶縁膜の膜厚増大をもたらすこと
なく、浮遊ゲート電極側面を充分に酸化できることであ
る。この工程によって浮遊ゲート電極９の側面の酸化膜
単独の領域の絶縁耐圧を向上できる。以上のごとく、本
発明を浮遊ゲート型不揮発性メモＩＪ ）ランジスタの
製造において実施すれば、浮遊ゲート電極と、制御ゲー
ト電極間の絶縁膜を薄膜化できるから両電極間の結合容
量を犠牲にすることなく面積を小さくできる。
１０−
第１図〜第５図は、第１の実施例における主要な工程断
面構造図である。 第６図は、第１図の実施例によって製造された容量素子
の印加電圧に対する絶縁破壊頻度のヒストグラムである
。第７図は、従来技術によって製造された容量素子の第
６図と同様なヒス）・ダラムである。 第８図〜第１２図は、第２の実施例における主要な工程
断面構造図である。 なお図において、１． ３． ５． ７． ８． １０
゜１２．１３・・・・・・シリコン酸化膜、２，９・・
・・・・下層多結晶シリコン電極、６，１４・・・・・
・上層多結晶シリコン電極、４，１１・・・・・・熱窒
化シリコン膜、である。 １１− 区 ヌ 区 Ｎ Ｎ ℃ 寓 減 減 区 区 寸 め 丈咀 滅 ２り ′７″電極、６．エヵ。電圧（ワ） ｚ ６ 図 特開［１ｏＧＯ−４９６６２（５） θ ５ ｙ６ｒ ｉｓ η 電↑壷開印力Ｉ］電圧（Ｖ）
面構造図である。 第６図は、第１図の実施例によって製造された容量素子
の印加電圧に対する絶縁破壊頻度のヒストグラムである
。第７図は、従来技術によって製造された容量素子の第
６図と同様なヒス）・ダラムである。 第８図〜第１２図は、第２の実施例における主要な工程
断面構造図である。 なお図において、１． ３． ５． ７． ８． １０
゜１２．１３・・・・・・シリコン酸化膜、２，９・・
・・・・下層多結晶シリコン電極、６，１４・・・・・
・上層多結晶シリコン電極、４，１１・・・・・・熱窒
化シリコン膜、である。 １１− 区 ヌ 区 Ｎ Ｎ ℃ 寓 減 減 区 区 寸 め 丈咀 滅 ２り ′７″電極、６．エヵ。電圧（ワ） ｚ ６ 図 特開［１ｏＧＯ−４９６６２（５） θ ５ ｙ６ｒ ｉｓ η 電↑壷開印力Ｉ］電圧（Ｖ）
Claims (1)
- 不純物がドープされた、多結晶シリコンから成る下層導
電層と、該多結晶シリコン層上に、絶縁膜を介して、金
属または半導体から成る上層導電層とを有し、前記両溝
電層間の平面的な重なり部分に静電容量を形成する半導
体装置において、前記絶縁膜の形成工程が下層の多結晶
シリコン表面を熱酸化してシリコン酸化膜を成長する工
程と、該シリコン酸化膜表面を高温の窒化雰囲気中で熱
窒化してシリコン窒化膜に変換する工程と、該シリコン
窒化膜を高温の酸化雰囲気中で熱酸化する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733983A JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15733983A JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6049662A true JPS6049662A (ja) | 1985-03-18 |
| JPH0230186B2 JPH0230186B2 (ja) | 1990-07-04 |
Family
ID=15647523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15733983A Granted JPS6049662A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049662A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| JPS6364355A (ja) * | 1986-09-05 | 1988-03-22 | Hitachi Ltd | 半導体装置 |
| JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03229455A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH03276752A (ja) * | 1990-03-27 | 1991-12-06 | Matsushita Electron Corp | 半導体容量装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231628A (en) * | 1975-06-14 | 1977-03-10 | Fujitsu Ltd | Semiconductor non-volatile memory unit |
| JPS5294782A (en) * | 1976-02-05 | 1977-08-09 | Nec Corp | Insulation gate type ic |
-
1983
- 1983-08-29 JP JP15733983A patent/JPS6049662A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231628A (en) * | 1975-06-14 | 1977-03-10 | Fujitsu Ltd | Semiconductor non-volatile memory unit |
| JPS5294782A (en) * | 1976-02-05 | 1977-08-09 | Nec Corp | Insulation gate type ic |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61136274A (ja) * | 1984-12-07 | 1986-06-24 | Toshiba Corp | 半導体装置 |
| JPS6364355A (ja) * | 1986-09-05 | 1988-03-22 | Hitachi Ltd | 半導体装置 |
| JPH0216763A (ja) * | 1988-07-05 | 1990-01-19 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0517710B2 (ja) * | 1988-07-05 | 1993-03-09 | Tokyo Shibaura Electric Co | |
| JPH03229455A (ja) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | 容量素子の製造方法 |
| JPH03276752A (ja) * | 1990-03-27 | 1991-12-06 | Matsushita Electron Corp | 半導体容量装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230186B2 (ja) | 1990-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0525650B1 (en) | Method for fabricating a semiconductor device with capacitor insulating film | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| CA1232365A (en) | Dual electron injection structure and process with self-limiting oxidation barrier | |
| JP3068454B2 (ja) | 異なった絶縁体を有する部品を有するｍｏｓ型集積回路の製造方法 | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| JPS5950101B2 (ja) | 半導体装置の製法 | |
| JPS6049662A (ja) | 半導体装置の製造方法 | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPH04179265A (ja) | 半導体装置の製造方法 | |
| KR100562493B1 (ko) | 커패시터 유전막을 갖는 반도체 소자 및 그 제조방법 | |
| JPH03257935A (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPH06140627A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62219659A (ja) | Ｍｏｓ型半導体記憶装置 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP2003017682A (ja) | 半導体素子構造及び半導体素子の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JPS63133574A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01187848A (ja) | キヤパシタおよびその製造方法 | |
| JPH06224442A (ja) | 不揮発性メモリを内蔵するｍｏｓ型集積回路とその製造方法 | |
| JPH0669518A (ja) | 半導体装置の製造方法 |