JPH03276752A - 半導体容量装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体基板上に下層から酸化膜窒化膜、お
よび酸化膜を順次積層した３層絶縁膜からなる半導体容
量装置に関するものである。

〔従来の技術〕

近年、ＤＲＡＭ（ダイナミック・ランダム・アクセス・
メモリ）の高集積化および大容量化に伴い、メモリセル
がチップサイズの約半分を占有するようになってきてい
る。したがって、このメモリセルには、微細化が要求さ
れるとともに、メモリとしての信頼性を確保するため、
十分なセル容Ｉ　（／ｌ　Ｏフェムトファラノｌ”　Ｃ
ｆ　Ｆ　）以上）の確保も要求されている。これら要求
を満足させるため、メモリセルの容量部の構造において
、従来のの平板型容量に対して、３次元構造を有する溝
堀構造容量および積層構造容量等が提案されている。

従来の３次元積層構造を有するメモリセルの容量部を第
４図に基づいて説明する。

第４図は従来の半導体容量装置を示す断面図である。

第４図に示すように、シリコン基板１と同一または異な
る導電型の拡散層２が形成されたンリコン基板１上には
、絶縁膜３が形成され、この絶縁膜３には、コンタクト
ホールとなる開口部Ｘが形成される。

また開口部Ｘ上には多結晶シリコン膜４が形成され、こ
の多結晶シリコン膜４と拡散層２とは電気的に接続され
る。

そして多結晶シリコン膜４をフォトリソグラフィ技術お
よびトライエツチング技術を用いて、所定の形状に加工
することによって、下部電極が形成される。

次に下部電極となる多結晶シリコン膜４上に、酸化シリ
コン膜５′　（例えば膜厚２．５ｎｍ）が形成される。

そして酸化シリコン膜５゛上に、窒化シリコン膜６（例
えば膜厚１１ｎｍ）が形成され、さらに窒化シリコン膜
６の表面を熱酸化することにより、膜厚の非常に薄い酸
化シリコン膜７”（例えば膜厚１　ｎｍ）が形成される
。

そして最後に、この酸化シリコン膜７゛上には、上部電
極となる多結晶シリコン膜８が形成される。

このように３次元積層構造とは、メモリセルの容量部を
構成する絶縁膜として、酸化シリコン膜７゛と窒化シリ
コン膜６と酸化シリコン膜５′との３層絶縁膜（以下１
複合絶縁膜」という。）が形成されたものである。

このような構造を有する半導体容量装置では、容量部を
構成する絶縁膜を複合絶縁膜とし、下部電極となる多結
晶シリコン膜４の側壁部分にも容量部が形成されること
により、酸化シリコン膜のみの絶縁膜で容量部を構成し
ていた平板型容量に比べて、高い誘電率を有するため、
平板型容量と同し容量部の占有面積で、大きな容量を確
保することができる。

さらに下部電極となる多結晶シリコン膜４を表面の凹凸
量の大きい絶縁膜（図示せず）上に形成したり、下部電
極となる多結晶シリコン膜５“と、上部電極となる多結
晶シリコン膜７″　とを交互に櫛型に配置し、多層の積
層構造を形成することにより、より大きな容量を確保す
ることができる。

〔発明が解決しようとする課題］ しかしながら、このような従来の半導体容量装置では、
その構造上窒化シリコン膜６を挟む上下の酸化シリコン
膜５”、７′の膜厚が異なっているのが、−Ｃ的である
。このように窒化シリコン膜６を挟む上下の酸化シリコ
ン膜５”、７”の膜厚が異なっていると、上部電極であ
る酸化シリコン膜７゛に印加する電圧の極性により、漏
れ電流が発生したり、絶縁破壊信頼性が低下したりする
という問題があった。

すなわち上述の従来例のように複合絶縁膜を構成する一
方の酸化シリコン膜に膜厚の薄い酸化シリコン膜７°を
形成した場合、この薄い酸化シリコン膜７”に、正電圧
が印加されると、酸化シリコン膜５”、７”および窒化
シリコン膜６中に正孔が注入されることによって漏れ電
流が生しる。

さらにこのような複合絶縁膜は、絶縁破壊信頼性に対す
る印加電圧の依存性が小さく、動作電圧で十分な寿命を
確保することができない。

また逆に酸化シリコン膜の膜厚を厚くすると、漏れ電流
は低減することができるが、複合絶縁膜の誘電率が、こ
の厚い酸化シリコン膜に支配されることにより、容量も
厚い酸化シリコン膜に支配される。このような場合、酸
化シリコン膜の誘電率（ε−３，９）は、窒化シリコン
膜の誘電率（ε−７）の５５％しかないため、十分な容
量を確保することができなくなる。また酸化シリコン膜
の膜厚が厚いと複合絶縁膜の絶縁破壊信頼性も、酸化シ
リコン膜で決定される。この場合、一般に酸化シリコン
膜は、窒化シリコン膜より絶縁破壊信頼性が劣るため、
複合絶縁膜の絶縁破壊信頼性も劣化する。

このように窒化シリコン膜６の上下に形成される酸化シ
リコン膜５″、７″の膜厚が異なったり、かつ適切な膜
厚でなかったりすると、たとえ一方の極性の印加電圧に
対しては、優れた性能を有する半導体容量装置であって
も、半導体容量装置には、通常正負の両極性の電圧が印
加されるため、印加される電圧の極性により性能が左右
される。

その結果、非常に性能のアンバランスな半導体容量装置
となるという問題があった。

この発明の目的は、上記問題点に鑑み、漏れ電流の発生
を低減でき、かつ十分な絶縁破壊信輔性を有し、さらに
は印加電圧の極性に拘らず良好な電気的特性を有する半
導体容量装置を提供するものである。

〔課題を解決するための手段〕

請求項（１）記載の半導体容量装置は、半導体基板と、
この半導体基板の表面に形成した拡散層と、半導体基板
上に形成した絶縁膜と、この絶縁膜に形成したコンタク
トホールと、このコンタクトホールを少なくとも含む領
域に形成した第１の導電膜と、この第１の導電膜上およ
び絶縁膜上に形成した第１の酸化膜と、この第１の酸化
膜上に形成した窒化膜と、この窒化膜上に形成した第２
の酸化膜と、この第２の酸化膜上に形成した第２の導電
膜とを備え、 第１の酸化膜および第２の酸化膜の膜厚を２．０ｎｍ以
上〜３．　Ｏｎ　ｍ以下の範囲とすることを特徴とする 請求項（２）記載の半導体容量装置は、請求項（１）記
載の半導体容量装置において、 第１の酸化膜および第２の酸化膜の膜厚を等しくしたも
のである。

請求項（３）記載の半導体容量装置は、請求項（１）記
載または請求項（２）記載の半導体容量装置において、
第１の酸化膜の表面を窒化して窒化膜を形成したもので
ある。

請求項（４）記載の半導体容量装置は、請求項（１）記
載、請求項（２）記載または請求項（３）記載の半導体
容量装置において、 窒化膜の表面を酸化して第２の酸化膜を形成したもので
ある。

〔作用〕

この発明の構成によれば、窒化膜を挟む第１の酸化膜と
第２の酸化膜との膜厚を２．５　ｎ　ｍ以上〜３、　Ｏ
ｎ　ｍ以下の範囲とすることにより、印加電圧に対して
、電子の注入を阻止することなく、正孔の注入を阻止す
ることによって、漏れ電流を低減でき、絶縁破壊信幀性
に対する印加電圧の依存性を大きくすることにより、動
作電圧での寿命を向上させた半導体容量装置を得ること
ができる。さらに第１の酸化膜および第２の酸化膜の膜
厚を等しくすることにより、印加電圧の極性に拘らず半
導体容量装置の電気的特性を良好とすることができる。

〔実施例〕

この発明の一実施例を第１図ないし第３図に基づいて説
明する。

第１図はこの発明の一実施例の半導体容量装置を示す断
面図である。

第１図に示すように、シリコン基板１の表面に拡散層２
を形成し、またシリコン基板１上には、コンタクトホー
ルとなる開口部Ｘを有する絶縁膜３を形成し、開口部Ｘ
を少なくとも含む領域には、拡散層２と電気的に接続す
る多結晶シリコン膜４（第１の導電膜）を形成し、この
多結晶シリコン膜４上および絶縁膜３上には、第１の酸
化膜となる膜厚２．５　ｎ　ｍ以上〜３．　Ｏｎ　ｍ以
下の範囲の酸化シリコン膜５を形成し、この酸化シリコ
ン膜５上には、窒化シリコン膜６を形成し、この窒化シ
リコン膜６上には、膜厚２．５　ｎ　ｍ以上〜３．　Ｏ
ｎ　ｍ以下の範囲の第２の酸化膜となる酸化シリコン膜
７を形成し、この酸化シリコン膜７上には上部電極とな
る多結晶シリコン膜８（第２の導電膜）を形成した。

以下に実施例の詳細を説明する。

第１図に示すように、Ｐ型のシリコン基板１に、選択拡
散技術によりＮ型の拡散層２を形成し、シリコン基板１
上に、減圧ＣＶＤ法により膜厚約１５０ｎｍの酸化シリ
コン膜（図示せず）を堆積した。そしてこの酸化シリコ
ン膜の所定の箇所に、フォトリソグラフィ技術およびド
ライエツチング技術によりコンタクトホールとなる開口
部Ｘを形成した。この開ロ部Ｘ、拡散層２および酸化シ
リコン膜３上に、減圧ＣＶＤ法により例えばドープ濃度
３　Ｘ　］　Ｏ”ｃｍ−３の燐（Ｐ）を含有する第１の
導電膜となる多結晶シリコン膜４を４００ｎｍ程度堆積
した。その後、この多結晶シリコン膜４をフォトリソグ
ラフィ技術およびドライエンチング技術により、配線形
状にパターニングして、下部電極とする。

次に例えば温度７５０°Ｃでトリクロロエタン（流入量
ｓｏｏｍｇ／分）を流入した酸化性雰囲気中において、
下部電極である多結晶シリコン膜４の表面を酸化し、第
１の酸化膜となる膜厚的２、５　ｎ　ｍの酸化シリコン
膜５を形成した。

次に酸化シリコン膜５上には、減圧ＣＶＤ法により膜厚
ｌｌｎｍの窒化シリコン膜６を形成した。

この際、酸化シリコン膜５の表面を窒化することにより
窒化シリコン膜（図示せず）を形成して１ も良い。

次に温度９００°Ｃでトリクロロエタン（流入量５００
、ｍｇ／分）および酸素（流入量８ｆｆｉ／分）を９０
分間流流入ることによって、窒化シリコン膜６の表面を
酸化し、酸化シリコン膜と同一の膜厚２．５　ｎ　ｍの
酸化シリコン膜７を形成した。

なお酸化シリコン膜７の膜中には、窒素が２％〜２０％
程度含まれている。

そして酸化シリコン膜７上には、減圧ＣＶＤ法によりド
ープ濃度３Ｘ１０”ｃｍ−３の燐（Ｐ）を含有する第２
の導電膜となる多結晶シリコン膜８を約２００ｎｍ堆積
し、この多結晶シリコン膜８をホトリソグラフィ技術お
よびドライエツチング技術により、パターニングするこ
とによって、容量部Ｙを構成する上部電極とする。

なおこの実施例においては、上部電極および下部電極と
して多結晶シリコン膜４，７を用いたが、上部電極およ
び下部電極のうちの少なくとも一方の電極がタングステ
ンおよびモリブデン等の金属電極または窒化チタン等の
導電性物質を用いても２ 良い。

この実施例の半導体容量装置の大きな特徴は、第１の酸
化膜となる酸化シリコン膜５と、第２の酸化膜となる酸
化シリコン膜７との膜厚を２．５ｎｍ以上〜３．　Ｏｎ
　ｍ以下の範囲とすることである。

酸化シリコン膜５．窒化シリコン膜６および酸化シリコ
ン膜７の３層積層構造（以下「複合絶縁膜」という。）
において、漏れ電流（リーク電流）は、窒化シリコン膜
６により決定され、その伝導機構は、Ｐｏｏｌ−Ｆｒｅ
ｎｋｅｌ型の伝導であり、この伝導には正孔が大きく寄
与している。

したがって漏れ電流を低減させるためには、伝導に大き
く関与している正孔に対して、障壁となる膜厚を有する
酸化シリコン膜が必要となる。我々の検討によれば、正
孔に対して障壁となる酸化シリコン膜の膜厚は２．０　
ｎ　ｍ以上となった。

一方複合絶縁膜の絶縁破壊信頼性もしくは寿命は、窒化
シリコン膜６および酸化シリコン膜５７により決定され
る。

例えば酸化シリコン膜の膜厚が２．０　ｎ　ｍ以下では
、正孔は酸化シリコン膜をトンネルするため、寿命は、
窒化シリコン膜により決定される。この際、複合絶縁膜
の絶縁破壊信頼性は印加電圧にあまり依存性がなく、し
たがって高電圧を印加しても、寿命は大幅に劣化するこ
とはないが、低電圧領域である動作電圧に対しても、あ
まり寿命が長くならない。

以上のことから酸化シリコン膜５．７の膜厚を２、０ｎ
ｍ以上と決定した。

また酸化シリコン膜を４．　Ｏｎ　ｍ以上の厚い膜厚と
すると、この膜厚の酸化シリコン膜によって、正孔を阻
止することができるが、それとともに酸化シリコン膜の
膜厚が３．０　ｎ　ｍ以下では、トンネルしていた電子
も阻止されてしまう。

したがってこの場合、複合絶縁膜の絶縁破壊信頼性は、
上下の酸化シリコン膜により決定され、寿命も、上下の
酸化シリコン膜により決定される。

ところが一般に酸化シリコン膜は、窒化シリコン膜より
絶縁破壊信頼性が劣るため、複合絶縁膜の絶縁破壊信頼
性は劣化する。

さらにこのような膜厚の厚い酸化シリコン膜を形成した
場合、複合絶縁膜の誘電率が酸化シリコン膜により支配
されるようになり、酸化シリコン膜の誘電率（ε−３，
９）は、窒化シリコン膜の誘電率（ε−７）の５５％し
かないので、複合絶縁膜の容量が低下する。

したがって、上述のことから窒化シリコン膜６を挟む上
下の酸化シリコン膜５，７の膜厚を２．０層ｍ以上〜３
゜０ｎｍ以下の範囲に選ぶ必要がある。

このように第１の酸化膜となる酸化シリコン膜５と第２
の酸化膜となる酸化シリコン膜７との膜厚２．　Ｏｎ　
ｍ以上〜３．　Ｏｎ　ｍ以下の範囲とすることで、漏れ
電流を低減することができ、かつ絶縁破壊信幀性の向上
させ、さらには上下の酸化シリコン膜５，７の膜厚を同
一とすることで印加する電圧の極性に拘らず良好な電気
特性を有する半導体容量装置を得ることができる。

この実施例の半導体容量装置（酸化シリコン膜５／窒化
シリコン膜６／酸化シリコン膜７の膜厚構成比が２．５
　ｎｍ／　１１　ｎｍ／２．５　ｎｍ）および５ 従来例の半導体容量装置（酸化シリコン膜７″／窒化シ
リコン膜６／酸化シリコン膜５”の膜厚構成比が１　ｎ
ｍ／１１　ｎｍ／２．５層ｍ）の上部電極（多結晶シリ
コン膜８）に正電圧を印加した場合の電圧電流特性の測
定結果を第２図に示す。

第２図において、横軸は印加電圧〔■〕、縦軸は漏れ電
流（Ａ）を示し、またａは実施例の半導体容量装置およ
びｂは従来例の半導体容量装置を示す。

第２図から明らかなように、膜厚（２，５層ｍ）の酸化
シリコン膜５．７を有する実施例の半導体容量装置ａは
、薄い膜厚（ｌｎｍ）の酸化シリコン膜７”を有する従
来例の半導体容量装置すに比較して、漏れ電流が低減さ
れていることがわかる。

すなわち従来例の半導体容量袋ｚｂは、酸化シリコン膜
７”の膜厚が薄いため、伝導に大きく寄与している正孔
が注入されるのに対して、実施例の半導体容量装置ａの
酸化シリコン膜５．７は正孔を阻止する膜厚を有するた
めである。

なお第２図は上部電極となる多結晶シリコン膜６ ８に正電圧を印加した場合を示したが、上部電極に負電
圧を印加した場合でも、実施例の半導体容量装置ａは、
窒化シリコン膜６を挟む酸化シリコン膜５および酸化シ
リコン膜７の膜厚が等しく、対称であるため、第２図と
ほぼ同一の特性を示す。

また測定条件の温度は９００°Ｃである。

次に実施例の・半導体容量装置ａおよび従来例の半導体
容量装置すの上部電極（多結晶シリコン膜８）に正電圧
を印加し、破壊に至る時間を測定した結果を第３図は示
す。

第３図において、縦軸は累積故障が５０％に達するまで
の時間（Ｓ）を示し、横軸は印加電圧〔■〕を示し、ａ
は実施例の半導体容量装置およびｂは従来例の半導体容
量装置を示す。

第３図から明らかなように、実施例の半導体容量装置ａ
は、従来例の半導体容量装置すと比較すると、累積故障
時間に対する印加電圧の依存性が高く、特に実質的な動
作電圧である低電圧領域では、従来例と比較するとはる
かに絶縁破壊信顧性に優れ、寿命が長いことがわかる。

すなわち薄い酸化シリコン膜７゛を有する従来の半導体
容量装置すの寿命は、窒化シリコン膜６により決定され
、高電圧領域であまり寿命が劣化することがないが、印
加電圧にあまり依存されないため、実質的な動作電圧で
ある低電圧領域においても寿命が長くならないのに対し
て、実施例の半導体容量装置ａの寿命は印加電圧に大き
く依存し、実質的な動作電圧である低電圧領域において
、寿命を長くすることができる。

なお測定の対象とした実施例および従来例の半導体容量
装置は、上述電圧電流特性（第２図）を測定するために
用いたものと同様のものである。

また測定条件の温度は９００　’Ｃである。

なおこの実施例は、単にパターンのないシリコン基板１
上に多結晶シリコン膜４，８を電極とする複合絶縁膜か
らなる容量部を形成したものであるが、容量部を形成す
るシリコン基板上にトランジスタ等の他の素子があって
も良い。また容量部を構成する多結晶シリコン膜が２層
でなく、多層構造からなり、例えば櫛型構造をとること
により、容量を増大させても良い。

〔発明の効果〕

この発明の半導体容量装置によれば、窒化膜を挟む第１
の酸化膜と第２の酸化膜との膜厚を２５ｎｍ以上〜３．
　Ｏｎ　ｍ以下の範囲とすることにより、印加電圧に対
して、電子の注入は阻止することなく、正孔の注入を阻
止することによって、漏れ電流を低減でき、かつ低電圧
領域における絶縁破壊（３頬性に対する印加電圧の依存
性を大きくすることにより、動作電圧での寿命を向上さ
せることができる。またさらに第１の酸化膜および第２
の酸化膜の膜厚を上述範囲内で、かつ同しムこすること
により、印加電圧の極性に拘らず良好な電気的特性を有
する半導体容量装置を得ることができ、より一層の高集
積化および高性能化を実現できる。

【図面の簡単な説明】

第１回はこの発明の一実施例の半導体容量装置を示す断
面図、第２図は実施例および従来例の半導体容量装置の
印加電圧と漏れ電流との関係を示すＨ１第３図は実施例
および従来例の半導体容量］　９ 装置の印加電圧と累積故障時間との関係を示す図、第４
図は従来の半導体容量装置を示す断面図である。 １・・・シリコン基板（半導体基板）、２・・・拡散層
、３・・・絶縁膜、４・・・多結晶シリコン膜（第１の
導電膜）、５・・・酸化シリコン膜（第１の酸化膜）、
６・・・窒化シリコン膜（窒化１１り、７・・・酸化シ
リコン膜（第２の酸化膜）、８・・多結晶シリコン膜（
第２の導電膜）、Ｘ・・・開口部（コンタクトホール）
０ −−−シリつＺ基ｍ（キ専４＋基数） ・−ｊｉ、散漫 −絶Ｒ便 −−−り精品シリフン膜（第１の導電膜）・−皺イヒシ
リつン膜（第１のロＵヒ膜）−一一￥４ヒシリフン幌（
窒イｌ：胴）−−一鍼イヒシリつン頑（第２の覇メに膜
）−−−り椰晶シ１ノつン朦（第２の勇貸欣）・−閘ｎ
（コンタ２トホール） 第 図 第 図 ３３９

Claims (4)

【特許請求の範囲】
1. （１）半導体基板と、 この半導体基板の表面に形成した拡散層と、前記半導体
   基板上に形成した絶縁膜と、 この絶縁膜に形成したコンタクトホールと、このコンタ
   クトホールを少なくとも含む領域に形成した第１の導電
   膜と、 この第１の導電膜上および前記絶縁膜上に形成した第１
   の酸化膜と、 この第１の酸化膜上に形成した窒化膜と、 この窒化膜上に形成した第２の酸化膜と、 この第２の酸化膜上に形成した第２の導電膜とを備え、 前記第１の酸化膜および前記第２の酸化膜の膜厚を２．
   ０ｎｍ以上〜３．０ｎｍ以下の範囲とすることを特徴と
   する半導体容量装置。
2. （２）前記第１の酸化膜および前記第２の酸化膜の膜厚
   を等しくした請求項（１）記載の半導体容量装置。
3. （３）前記第１の酸化膜の表面を窒化して前記窒化膜を
   形成した請求項（１）記載または請求項（２）記載の半
   導体容量装置。
4. （４）前記窒化膜の表面を酸化して前記第２の酸化膜を
   形成した請求項（１）記載、請求項（２）記載または請
   求項（３）記載の半導体容量装置。