JP2003017682A - 半導体素子構造及び半導体素子の製造方法 - Google Patents

半導体素子構造及び半導体素子の製造方法

Info

Publication number
JP2003017682A
JP2003017682A JP2002124564A JP2002124564A JP2003017682A JP 2003017682 A JP2003017682 A JP 2003017682A JP 2002124564 A JP2002124564 A JP 2002124564A JP 2002124564 A JP2002124564 A JP 2002124564A JP 2003017682 A JP2003017682 A JP 2003017682A
Authority
JP
Japan
Prior art keywords
dielectric layer
semiconductor device
manufacturing
substrate
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002124564A
Other languages
English (en)
Inventor
Mareike C Klee
マライケ、カタリーネ、クレー
Hans-Peter Loebl
ハンス、ペーター、レーブル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2003017682A publication Critical patent/JP2003017682A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子構造並びにこの半導体素子を製造
する方法を提供する。 【解決手段】 誘電体層（１１）により半導体素子の制
御端子（９）が基板（１）より電気的に絶縁される。誘
電体層（１１）はアルミニウム窒化物により形成され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、誘電体層によっ
て制御端子が半導体基板より絶縁された構造を有する半
導体素子に関する。
【０００２】
【従来の技術】このような半導体素子は通常ゲート（制
御端子）、ソースそしてドレインの３端子を備える。一
つの半導体素子例えばトランジスタのみの又は複数の半
導体素子構造が知られている。これらは通常電界効果型
トランジスタであり、制御端子・ソース間の制御電圧に
よりドレイン・ソース経路が導通する。これは制御電流
には依存せず、従って印可電力無しに制御が行われる。
今日のこの種の半導体素子の制御端子は通常二酸化シリ
コン（ＳｉＯ２）により形成される。
【０００３】半導体素子構造においては、トランジスタ
の小型化によりトランジスタ密度を上げる試みがなされ
ている。この試みにより、制御端子を半導体基板より絶
縁させるための誘電体層が高静電容量を有する結果とな
っている。小型化という観点では、十分な電荷を得るた
めに高静電容量は必要なことである。このために、従来
の半導体素子ではＳｉＯ２の誘電体層を薄く形成してお
り、例えば約４ｎｍ程度である。将来的には２乃至３ｎ
ｍ程度の誘電体層が用いられるであろう。しかし、この
ような誘電体層はトンネル電流を増加させるという欠点
がある。
【０００４】
【発明が解決しようとする課題】このトンネル電流増加
を防止するためにＺｒＯ２、ＴｉＯ２、ケイ酸ランタン
等の酸化物の混合物が推奨されている。ところが、これ
らの混合物を用いると、シリコン上の堆積工程におい
て、制御端子・誘電体層間の中間ＳｉＯ２層の誘電率が
高くなり、従って、電荷がほとんど蓄積されなりという
欠点がある。
【０００５】従って、この発明の目的は、誘電体層によ
り制御端子を半導体基板より絶縁させる構造の半導体素
子において、誘電体層が制御端子に対して十分な誘電率
を有する半導体素子構造を提供するものである。
【０００６】
【課題を解決するための手段】この発明では、請求項１
に規定されているようにアルミニウム窒化物により誘電
体層を形成することによりこの発明の目的が達成され
る。
【０００７】この発明による誘電体層は従来のＳｉＯ２
の誘電体層に比べて誘電率が十分高くなるという効果が
ある。アルミニウム窒化物の誘電率は約１０であるのに
対し、ＳｉＯ２の誘電率は約４である。
【０００８】さらなる効果としては、ＳｉＯ２の中間層
は熱力学的に不安定なのに対し、アルミニウム窒化物に
よる誘電体層は熱力学的に安定である。
【０００９】さらなる実施形態では、シリコン、水素又
は酸素を誘電体層にドープして誘電率を高くしている。
【００１０】この発明の半導体素子製造工程では、アル
ミニウム窒化物を基板上に形成することによりこれらの
効果を得ている。この形成には最近の公知の薄膜形成方
法、例えば、スパッタリング、電子ビーム蒸着、ガス雰
囲気からの化学気相成長、極薄層用分子線エピタキシャ
ル成長、原子又は分子層の堆積方法等が用いられる。こ
れらの工程において、アルミニウム窒化物が基板上に堆
積される。
【００１１】
【発明の実施の形態】以下、図面を参照して、この発明
の実施形態を説明する。
【００１２】図1は電界効果型トランジスタ構造を示し
ている。アルミニウム窒化物の絶縁体又は誘電体層２が
Ｓｉ基板１上に形成される。絶縁体２の開口３，４領域
外部にソース接続端子５、ドレイン接続端子６が設けら
れる。これら接続端子５，６は各々ソース７、ドレイン
８に接続される。
【００１３】ゲート９がさらなる端子１０に接続され
る。絶縁体２の領域１１によりゲート９が基板１より絶
縁される。領域１１の下部に反転チャネル１２が形成さ
れる。絶縁体２の領域１１によりゲートが反転チャネル
１２の表面１３より絶縁される。
【００１４】このアルミニウム窒化物誘電体層による基
板からのゲート領域絶縁構造はＭＯＳＦＥＴや電界効果
型トランジスタに用いることができる。
【００１５】以上、本発明の望ましい各種実施形態を具
体的に説明したが、これらは本発明を理解するための例
であり、本発明の精神と範囲に反することなく種々の変
更態様のものを行うことができる。
【図面の簡単な説明】
【図１】電界効果型トランジスタ構造を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マライケ、カタリーネ、クレー ドイツ連邦共和国ヒュッケルホーベン、ラ ンデルアーター、ウェーク、27 (72)発明者 ハンス、ペーター、レーブル ドイツ連邦共和国 モンシャウ − イン ゲンブロイヒ、マティアス、オーフェルマ ンシュトラーセ、22 Ｆターム(参考） 5F140 AA24 BD04 BD17 BE05 BE09 BE10

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】誘電体層（１１）により制御端子（９）が
    基板（１）から電気的に絶縁される半導体素子構造であ
    って、前記誘電体層（１１）はアルミニウム窒化物によ
    り形成されていることを特徴とする半導体素子構造。
  2. 【請求項２】前記誘電体層（１１）にはシリコンがド−
    プされていることを特徴とする請求項１に記載の半導体
    素子構造。
  3. 【請求項３】前記誘電体層（１１）には水素がド−プさ
    れていることを特徴とする請求項１に記載の半導体素子
    構造。
  4. 【請求項４】前記誘電体層（１１）には酸素がド−プさ
    れるていることを特徴とする請求項１に記載の半導体素
    子構造。
  5. 【請求項５】基板（１）上に設けられた誘電体層（１
    １）により制御端子（９）を前記基板（１）から電気的
    に絶縁する半導体素子の製造方法であって、アルミニウ
    ム窒化物を基板（１）上に設けて前記電体層（１１）を
    形成することを特徴とする半導体素子の製造方法。
  6. 【請求項６】前記誘電体層（１１）にシリコンをド−プ
    することを特徴とする請求項５記載の半導体素子の製造
    方法。
  7. 【請求項７】前記誘電体層（１１）に水素をド゛−プす
    ることを特徴とする請求項５に記載の半導体素子の製造
    方法。
  8. 【請求項８】前記誘電体層（１１）に酸素をド−プする
    ことを特徴とする請求項５に記載の半導体素子の製造方
    法。
  9. 【請求項９】前記誘電体層（１１）をスパッタリング、
    電子ビーム蒸着、ガス雰囲気からの化学気相成長、極薄
    層用分子線エピタキシャル成長、原子又は分子層の堆積
    方法のいずれかにより前記基板上に形成することを特徴
    とする請求項５乃至８に記載の半導体素子構造。
JP2002124564A 2001-04-27 2002-04-25 半導体素子構造及び半導体素子の製造方法 Withdrawn JP2003017682A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10120877.4 2001-04-27
DE10120877A DE10120877A1 (de) 2001-04-27 2001-04-27 Anordnung mit einem Halbleiterbauelement

Publications (1)

Publication Number Publication Date
JP2003017682A true JP2003017682A (ja) 2003-01-17

Family

ID=7683063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124564A Withdrawn JP2003017682A (ja) 2001-04-27 2002-04-25 半導体素子構造及び半導体素子の製造方法

Country Status (4)

Country Link
US (1) US20020175327A1 (ja)
EP (1) EP1253647A3 (ja)
JP (1) JP2003017682A (ja)
DE (1) DE10120877A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040224459A1 (en) * 1999-07-07 2004-11-11 Matsushita Electric Industrial Co., Ltd. Layered structure, method for manufacturing the same, and semiconductor element
KR20050065716A (ko) * 2003-12-23 2005-06-30 삼성전자주식회사 강유전성 액정 소자의 배향 방법 및 배향 장치
KR100609542B1 (ko) * 2004-06-08 2006-08-08 주식회사 하이닉스반도체 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140175A (ja) * 1984-12-13 1986-06-27 Semiconductor Energy Lab Co Ltd 被膜作製方法
JPS6266674A (ja) * 1985-09-19 1987-03-26 Toshiba Corp 絶縁ゲ−ト型電界効果トランジスタの製造方法
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
SE9404452D0 (sv) * 1994-12-22 1994-12-22 Abb Research Ltd Semiconductor device having an insulated gate
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
EP0817283A1 (en) * 1996-01-19 1998-01-07 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6297538B1 (en) * 1998-03-23 2001-10-02 The University Of Delaware Metal-insulator-semiconductor field effect transistor having an oxidized aluminum nitride gate insulator formed on a gallium nitride or silicon substrate
US6104595A (en) * 1998-04-06 2000-08-15 Applied Materials, Inc. Method and apparatus for discharging an electrostatic chuck
KR100540246B1 (ko) * 1999-12-22 2006-01-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
EP1253647A3 (de) 2004-03-17
EP1253647A2 (de) 2002-10-30
DE10120877A1 (de) 2002-10-31
US20020175327A1 (en) 2002-11-28

Similar Documents

Publication Publication Date Title
KR100636856B1 (ko) 고 유전상수 게이트 절연막을 갖는 ｕｌｓｉ ｍｏｓ
US6943078B1 (en) Method and structure for reducing leakage current in capacitors
US6734068B2 (en) Method to form silicates as high dielectric constant materials
TW510013B (en) Method for forming variable-k gate dielectric
US20040127003A1 (en) Methods for transistor gate fabrication and for reducing high-k gate dielectric roughness
JPS6349907B2 (ja)
US6475856B1 (en) Capacitors and capacitor forming methods
JP4574951B2 (ja) 半導体装置及びその製造方法
US6642591B2 (en) Field-effect transistor
JP2002537650A (ja) トランジスタ・ゲート絶縁部を有する半導体装置
US5821560A (en) Thin film transistor for controlling a device such as a liquid crystal cell or electroluminescent element
US6204130B1 (en) Semiconductor device having reduced polysilicon gate electrode width and method of manufacture thereof
JP2003017682A (ja) 半導体素子構造及び半導体素子の製造方法
JPH08228008A (ja) 薄膜トランジスタ及びその製造方法
US20020001903A1 (en) Electrically programmable memory cell
KR940005290B1 (ko) 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치
US6391724B1 (en) Method for manufacturing a gate structure incorporating aluminum oxide as a gate dielectric
KR100300046B1 (ko) 반도체소자의제조방법
JPS6049662A (ja) 半導体装置の製造方法
KR100373166B1 (ko) 반도체 소자의 제조 방법
JP2003218352A (ja) 絶縁ゲート型半導体装置の製造方法
JP2903735B2 (ja) 半導体装置
JPS5914672A (ja) 薄膜トランジスタの製造方法
JP2002289844A (ja) 電界効果トランジスタ
JP2990540B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050425

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060404