JPS6266674A - 絶縁ゲ−ト型電界効果トランジスタの製造方法 - Google Patents
絶縁ゲ−ト型電界効果トランジスタの製造方法Info
- Publication number
- JPS6266674A JPS6266674A JP20530885A JP20530885A JPS6266674A JP S6266674 A JPS6266674 A JP S6266674A JP 20530885 A JP20530885 A JP 20530885A JP 20530885 A JP20530885 A JP 20530885A JP S6266674 A JPS6266674 A JP S6266674A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field effect
- effect transistor
- insulated gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005669 field effect Effects 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 150000004767 nitrides Chemical class 0.000 claims abstract 2
- 229910021332 silicide Inorganic materials 0.000 claims abstract 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 239000010937 tungsten Substances 0.000 claims 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に係り、特にＧａＡｓを
用いた絶縁ゲート型電界効果トランジスタ（ＭＩＩ９Ｆ
ｇＴ）の製造方法（；関する。
用いた絶縁ゲート型電界効果トランジスタ（ＭＩＩ９Ｆ
ｇＴ）の製造方法（；関する。
従来ＧａＡａ１１ｋ積回路（ＧａＡｍＩＣ）の基本素子
としてショットキーゲート型電界効果トランジスタ（Ｍ
ｇ２−ＦｇＴ）が使用されてきた。しかしながら、ＭＢ
８ＦＥＴではＧ■１仮と金属のショットキ特性を利用す
るために、そのノーマリ・オフ型ＦＥＴのゲートバイア
スはゲート金属のショットキ障壁の高さφ農で制約され
てＳす、最も大きなりヨットキ障壁の高さでも、 Ｐｔ
、 Ａｕが示す０．９ｖ程度である。、ＧａＡｓ高速
論理回路のなかでＤＣＦＣ（Ｄｌｒｅｃｔ Ｃｏｎｐｌ
ｅｄ１’ＢＴ Ｃｏｇｉｃ ）回路は重要な回路形式で
あるが、その論理振幅は上１：述べたりヨツト障壁の高
さで制限され、論理振幅の動作マージン小さく、その結
果高集積化を実現することが楊めて困難になってく
る 。
としてショットキーゲート型電界効果トランジスタ（Ｍ
ｇ２−ＦｇＴ）が使用されてきた。しかしながら、ＭＢ
８ＦＥＴではＧ■１仮と金属のショットキ特性を利用す
るために、そのノーマリ・オフ型ＦＥＴのゲートバイア
スはゲート金属のショットキ障壁の高さφ農で制約され
てＳす、最も大きなりヨットキ障壁の高さでも、 Ｐｔ
、 Ａｕが示す０．９ｖ程度である。、ＧａＡｓ高速
論理回路のなかでＤＣＦＣ（Ｄｌｒｅｃｔ Ｃｏｎｐｌ
ｅｄ１’ＢＴ Ｃｏｇｉｃ ）回路は重要な回路形式で
あるが、その論理振幅は上１：述べたりヨツト障壁の高
さで制限され、論理振幅の動作マージン小さく、その結
果高集積化を実現することが楊めて困難になってく
る 。
このようなノーマリ・オフ型ＭＢ８Ｐ ＢＴの欠点を補
うものとして、ゲートバイアス”（ＩＩＩが大きくとれ
て、論理振幅が大きくとれる絶−ゲート型ＰＥＴ（ＭＩ
８・ＦＢ’Ｉ’ ）が提案されている。
うものとして、ゲートバイアス”（ＩＩＩが大きくとれ
て、論理振幅が大きくとれる絶−ゲート型ＰＥＴ（ＭＩ
８・ＦＢ’Ｉ’ ）が提案されている。
従来、８１０． 、８１Ｎ 、 Ａ７，０． 等を絶縁
膜に用いπ（ＳａＡｓ ＭＩ８ＦＥＴ が報告されてい
る。いずれの場合も良好なＧ１Ａｓ絶縁膜界面が形成さ
れないことから。
膜に用いπ（ＳａＡｓ ＭＩ８ＦＥＴ が報告されてい
る。いずれの場合も良好なＧ１Ａｓ絶縁膜界面が形成さ
れないことから。
実用的なＭＩ８ＰＥＴは形成されていない。また試作さ
れたＭＩ ３Ｆ ＢＴでは、ソース・ドレイソ間の直列
抵抗が大きく、相互コンダクタンスを小さくしている。
れたＭＩ ３Ｆ ＢＴでは、ソース・ドレイソ間の直列
抵抗が大きく、相互コンダクタンスを小さくしている。
本発明は上記の如き蛯点を解決し、安定なＧａＡｓ−絶
縁膜界面ｌ形成するとともＣ：直列抵抗を低減化して、
高性能なＧａＡａ １に用いたＭＩＩ９ＦＢＴの製造方
法ｌ提供することｔ目的とする。
縁膜界面ｌ形成するとともＣ：直列抵抗を低減化して、
高性能なＧａＡａ １に用いたＭＩＩ９ＦＢＴの製造方
法ｌ提供することｔ目的とする。
本発明は動作層表面Ｃ二絶練膜として窒化アルミニウム
（ＡｊＮ）’ｇ用い、この上のゲート金属として耐熱性
金属を用いたＭＩ８構造からなるゲートパターンを形成
し、このゲートをイオン注入のマスクとしてソース・ゲ
ート領域の高＃度イオン注入を行いその後熱処理を施す
ことを特徴とする。
（ＡｊＮ）’ｇ用い、この上のゲート金属として耐熱性
金属を用いたＭＩ８構造からなるゲートパターンを形成
し、このゲートをイオン注入のマスクとしてソース・ゲ
ート領域の高＃度イオン注入を行いその後熱処理を施す
ことを特徴とする。
本発明によれば、大きな相互コンダクタンスを有し、大
きな論理類ＩＦｌｉ！ ’Ｆ有するＧａＡｓ論理回路′
５ｒ：実現するためのセルファラインｊｉ ＧａＡｓＭ
Ｉ ８ Ｆ ＥＴ ′％：得ることができる。
きな論理類ＩＦｌｉ！ ’Ｆ有するＧａＡｓ論理回路′
５ｒ：実現するためのセルファラインｊｉ ＧａＡｓＭ
Ｉ ８ Ｆ ＥＴ ′％：得ることができる。
以下第１図〜！５１１’ｅ参照して本発明の詳細な説明
する。
する。
まず第１図に示す様に半絶縁性（ｊａＡｓ４仮１にマス
ク２を用いて８１” イｔ Ｖ ３ ’ａ’５０Ｋｅ％
’ ”ｔ’ ２ＸｌＯ”／ｄ注入し、８５０℃で１５分
アニールすることにより選択的にｎ型動作層４を形成す
る。次にマスクを除去し、第２図に示すようＩ：絶＃＆
膜５として窒化アルミニウム（ＡｊＮ）膜を反応性スパ
ツクによって１５００ Ｎ 形成し、続いて耐熱性メタ
ル６である窒化タングステン（ＷＮ） ！スパッタによ
って３００ＯＡ堆積し１人ＩＮ／ＷＮ ２層構造音形成
する。そしてフォトレジスト （図示せず）をマスクと
して、 ０７番と０．の混合ガスによる異方性ドライエ
ツチングによりＷＮ膜ｔバターニングし、続いて塩酸Ｃ
：よってムＩＮ膜５ｔパターニングし、＠３図に示すよ
うにゲート電極ｌＯを形成する。
ク２を用いて８１” イｔ Ｖ ３ ’ａ’５０Ｋｅ％
’ ”ｔ’ ２ＸｌＯ”／ｄ注入し、８５０℃で１５分
アニールすることにより選択的にｎ型動作層４を形成す
る。次にマスクを除去し、第２図に示すようＩ：絶＃＆
膜５として窒化アルミニウム（ＡｊＮ）膜を反応性スパ
ツクによって１５００ Ｎ 形成し、続いて耐熱性メタ
ル６である窒化タングステン（ＷＮ） ！スパッタによ
って３００ＯＡ堆積し１人ＩＮ／ＷＮ ２層構造音形成
する。そしてフォトレジスト （図示せず）をマスクと
して、 ０７番と０．の混合ガスによる異方性ドライエ
ツチングによりＷＮ膜ｔバターニングし、続いて塩酸Ｃ
：よってムＩＮ膜５ｔパターニングし、＠３図に示すよ
うにゲート電極ｌＯを形成する。
次に第５図の如くこの人ｊＮ／ＷＮＭＩ８ゲート１０ｔ
イオン注入マスクとして自己整合的にソース・ドレイン
領域９に高＊ｉイオン注入１行い、 ）’８Ｇ膜を五仮
全面に高濃曳イオン注入層のキャンプ膜として堆積し、
８００℃で１０分間熱処理し活性化されｍｌけ型ソース
・ドレイン領域９を形成する。次に第５図に示す如（Ａ
ｕＧｅ／Ａｕからなるソース事ドレイン罐極１１を形成
する。
イオン注入マスクとして自己整合的にソース・ドレイン
領域９に高＊ｉイオン注入１行い、 ）’８Ｇ膜を五仮
全面に高濃曳イオン注入層のキャンプ膜として堆積し、
８００℃で１０分間熱処理し活性化されｍｌけ型ソース
・ドレイン領域９を形成する。次に第５図に示す如（Ａ
ｕＧｅ／Ａｕからなるソース事ドレイン罐極１１を形成
する。
以上のように本実施例Ｉ：よれば、ゲート・ソース間の
直列抵抗Ｒ８の小さい、ノーマリ・オフ型のビルドイン
・チャネルタイプセ、ルファライン型ＧａＡａＭＩ８Ｆ
ＥＴが得られ、ゲート−バイアス”Ｇ８としては２．Ｏ
ｖまでかけることができる。
直列抵抗Ｒ８の小さい、ノーマリ・オフ型のビルドイン
・チャネルタイプセ、ルファライン型ＧａＡａＭＩ８Ｆ
ＥＴが得られ、ゲート−バイアス”Ｇ８としては２．Ｏ
ｖまでかけることができる。
第１図〜！Ｊ５図は本発明の実施例′４ｒ：説明する為
の工程断面図である。 １〜半吻縁性ＧａＡｓ＋％仮、２〜フォトレジストマス
ク。 ３〜ＳＮ＋イオン、 ４〜ｎ型動作層。 ５〜絶縁膜、 ６〜耐熱性メタル。 ７〜フオトレジストマスク、 ８〜高濃ｇ ｓｔ＋イ
オン。 ９〜ソース・ドレイン領域、 １０〜ゲー ド磁極、
１１〜ソース・ドレイン電極う 代理人 弁理士 則 近 患 佑 同 竹 花 喜久男
の工程断面図である。 １〜半吻縁性ＧａＡｓ＋％仮、２〜フォトレジストマス
ク。 ３〜ＳＮ＋イオン、 ４〜ｎ型動作層。 ５〜絶縁膜、 ６〜耐熱性メタル。 ７〜フオトレジストマスク、 ８〜高濃ｇ ｓｔ＋イ
オン。 ９〜ソース・ドレイン領域、 １０〜ゲー ド磁極、
１１〜ソース・ドレイン電極う 代理人 弁理士 則 近 患 佑 同 竹 花 喜久男
Claims (3)
- （１）半絶縁性ＧａＡｓ基板に動作層を形成した後、絶
縁膜として窒化アルミニウム（ＡｌＮ）を用い、上部金
属ゲート電極として耐熱性金属およびその窒化物、硅化
物を用いたことを特徴とする絶縁ゲート型電界効果トラ
ンジスタの製造方法。 - （２）上部金属ゲート電極と窒化アルミニウム膜をイオ
ン注入マスクとして自己整合的に高濃度イオン注入領域
を形成し、ＳｉＯ＿２、ＰＳＧ、ＳｉＮ膜による前記高
濃度イオン注入領域のアニーリングを行うことを特徴と
する特許請求の範囲第１項記載の絶縁ゲート型電界効果
トランジスタの製造方法。 - （３）上部金属ゲート電極としてタングステン、窒化タ
ングステン、硅化タングステンを用いることを特徴とす
る特許請求の範囲第１項記載の絶縁ゲート型電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20530885A JPS6266674A (ja) | 1985-09-19 | 1985-09-19 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20530885A JPS6266674A (ja) | 1985-09-19 | 1985-09-19 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266674A true JPS6266674A (ja) | 1987-03-26 |
Family
ID=16504800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20530885A Pending JPS6266674A (ja) | 1985-09-19 | 1985-09-19 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1253647A2 (de) * | 2001-04-27 | 2002-10-30 | Philips Corporate Intellectual Property GmbH | Dielektrikum für ein Halbleiterbauelement |
-
1985
- 1985-09-19 JP JP20530885A patent/JPS6266674A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1253647A2 (de) * | 2001-04-27 | 2002-10-30 | Philips Corporate Intellectual Property GmbH | Dielektrikum für ein Halbleiterbauelement |
| EP1253647A3 (de) * | 2001-04-27 | 2004-03-17 | Philips Intellectual Property & Standards GmbH | Dielektrikum für ein Halbleiterbauelement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6266674A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS60115268A (ja) | 半導体装置の製造方法 | |
| JPS6038883A (ja) | ショットキゲ−ト型ｆｅｔの製造方法 | |
| JPH028457B2 (ja) | ||
| JP2682032B2 (ja) | 半導体装置の製造方法 | |
| JPS6331156A (ja) | 半導体装置 | |
| JPS62114275A (ja) | 自己整合型電界効果トランジスタ及びその製造方法 | |
| JPS63248178A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0620080B2 (ja) | 半導体素子の製造方法 | |
| JPS6261370A (ja) | ＧａＡｓ電界効果型半導体装置 | |
| JP2516994B2 (ja) | 半導体装置の製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JPS62166571A (ja) | 半導体装置の製造方法 | |
| JPS62185377A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0193173A (ja) | ＧａＡｓ電界効果型トランジスタの製造方法 | |
| JPH0810703B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPS61163662A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62108574A (ja) | Ｍｏｓトランジスタ装置 | |
| JPS61108174A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63299167A (ja) | 半導体装置の製造方法 | |
| JPS6054480A (ja) | ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH04346442A (ja) | 電界効果型トランジスタの製造方法 |