JPS6261370A - ＧａＡｓ電界効果型半導体装置 - Google Patents
ＧａＡｓ電界効果型半導体装置Info
- Publication number
- JPS6261370A JPS6261370A JP20043285A JP20043285A JPS6261370A JP S6261370 A JPS6261370 A JP S6261370A JP 20043285 A JP20043285 A JP 20043285A JP 20043285 A JP20043285 A JP 20043285A JP S6261370 A JPS6261370 A JP S6261370A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- implanted
- ions
- gaas
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、イオン注入により能動層を形成するＧａＡ
ｓ電界効果型半導体装置に関する。
ｓ電界効果型半導体装置に関する。
半絶縁性Ｇ ａ Ａ ｓ基板に不純物を直接イオン注入
することにより能動層を形成する電界効果型トランジス
タ （ＩＴ）が知られている。
することにより能動層を形成する電界効果型トランジス
タ （ＩＴ）が知られている。
その−例を第２図を用いて説明する。
先ツ、半絶縁性ＧａＡｓ基板３１にＳｌｙ、３２、を蒸
着し、レジストパターン３３を用いてＳｉｎ、をエツチ
ングする（第２図（ａ））。
着し、レジストパターン３３を用いてＳｉｎ、をエツチ
ングする（第２図（ａ））。
形成されたＳｉｎ、３２’をマスクとしてＳｒイオンを
注入して能動層３４を形成する（第２図（ｂ））。
注入して能動層３４を形成する（第２図（ｂ））。
イオン注入条件は、例えば加速エネルギー５０ＫｅＶ。
ドーズ量２ＸＩＯ”ぶとする。８ ｉ ０． ３２’を
除去し、人ｓ Ｈ，雰囲気でアニールを行い、活性化さ
れた能動層３４′を形成した後、ショットキー障壁を形
成する金属例えばＷをＮ、雰囲気中で几Ｆスパッタで蒸
着することにより、ＷＪ１３５か−ＧａＡｓ上に蒸着さ
れる。８ｉ０，３６を蒸着した後レジストパターン３Ｆ
を形成する（第１図（Ｃ））。
除去し、人ｓ Ｈ，雰囲気でアニールを行い、活性化さ
れた能動層３４′を形成した後、ショットキー障壁を形
成する金属例えばＷをＮ、雰囲気中で几Ｆスパッタで蒸
着することにより、ＷＪ１３５か−ＧａＡｓ上に蒸着さ
れる。８ｉ０，３６を蒸着した後レジストパターン３Ｆ
を形成する（第１図（Ｃ））。
レジストパターン３Ｆをマスクとして、５ｉ０２３６の
エツチングを行い、これをマスクとしてｌ（、ＩＥ法に
よりＷＮゲート３５′を形成し、ＷＮゲート３５′上、
及び能動層３４′の上部を除いたＧａＡｓ基板３１上を
レジストで潰い８１イオン注入を行い、ソースドレイン
領域３８を形成する。表面を全面ＰＳＧで握いアニール
を行い活性化されたソース、ドレイン領域３７′を形成
することにより、ショットキー障壁型ＦＥＴが得られる
（第１図（ｄ））。
エツチングを行い、これをマスクとしてｌ（、ＩＥ法に
よりＷＮゲート３５′を形成し、ＷＮゲート３５′上、
及び能動層３４′の上部を除いたＧａＡｓ基板３１上を
レジストで潰い８１イオン注入を行い、ソースドレイン
領域３８を形成する。表面を全面ＰＳＧで握いアニール
を行い活性化されたソース、ドレイン領域３７′を形成
することにより、ショットキー障壁型ＦＥＴが得られる
（第１図（ｄ））。
この様なＦＥＴを基本素子として集積回路を構成するこ
とも行われる。
とも行われる。
一方より動作速度、高移動度の素子としてＲ石が知られ
ている。通常エピタキシャル結晶層の積み重ねで素子が
形成されるので集積回路の構成は困難である。
ている。通常エピタキシャル結晶層の積み重ねで素子が
形成されるので集積回路の構成は困難である。
本発明は上記の点に鑑みてなされたもので、通常の半絶
縁性ＧａＡｓにイオン注入を用いて高移動度ＦＥＴを提
供することにある。
縁性ＧａＡｓにイオン注入を用いて高移動度ＦＥＴを提
供することにある。
〔発明の概要〕
本発明においては、半絶縁性Ｇ ａ Ａ ｓを用いた通
常のＰＥＴにおいて活性層をイオン注入で形成すると共
にＡｌを同領域もしくは隣接したより深い領域或いはよ
り浅い領域にイオン注入して能動層を形成することにあ
る。
常のＰＥＴにおいて活性層をイオン注入で形成すると共
にＡｌを同領域もしくは隣接したより深い領域或いはよ
り浅い領域にイオン注入して能動層を形成することにあ
る。
本発明によれば、通常のイオン注入と同様なイオン注入
を繰り返すことにより、通常のＧａＡｓ ＦＥＴより高
速なＦＥＴを得ることができる。
を繰り返すことにより、通常のＧａＡｓ ＦＥＴより高
速なＦＥＴを得ることができる。
例えば本発明の実施例により２インチＧ ａ Ａ ｓウ
ェハを用いてゲート１μｍのノーマリオン型ショットキ
ーゲー）ＦＥＴを集積したリングオシレータの動作速度
を測定した結果、従来の５Ｑｐｆ；ｅＣ／ｇａｔｅに対
して３Ｑ ｐｓｅｃ／ｇａｔｅと４０％の改善が見られ
た。
ェハを用いてゲート１μｍのノーマリオン型ショットキ
ーゲー）ＦＥＴを集積したリングオシレータの動作速度
を測定した結果、従来の５Ｑｐｆ；ｅＣ／ｇａｔｅに対
して３Ｑ ｐｓｅｃ／ｇａｔｅと４０％の改善が見られ
た。
以下、本発明を実施例について第１図を用いて説明する
。
。
先づ半絶縁性ＧａＡｓ基板１１にｓｉｏ、１２を蒸着し
またのち、活性層領域に開孔を持つレジストパターン１
３を形成する（第１図（ａ））。
またのち、活性層領域に開孔を持つレジストパターン１
３を形成する（第１図（ａ））。
エツチングにより開孔したＳｉｎ、膜１２′をマスクと
して、Ａ ｌ イ、ｔ ン２７０ ＫｅＶで１ＸｌＯ１
ａ〜１×１０”０ｆｆｌ注入する。
して、Ａ ｌ イ、ｔ ン２７０ ＫｅＶで１ＸｌＯ１
ａ〜１×１０”０ｆｆｌ注入する。
更にドナーとしてＳｉイオンを３００ＫｅＶで２Ｘ１０
”ｄ注入する。
”ｄ注入する。
こうして高濃度人１５＠と８ｉ注大層が深さ２６００人
程度０所に形成される（第１図（ｂ））。
程度０所に形成される（第１図（ｂ））。
５ｉＯ１膜を除去したのち人ｓＨ，雰囲気中でアニール
し結晶欠陥を除去すると同時に注入層のＳｔの活性化を
行う。
し結晶欠陥を除去すると同時に注入層のＳｔの活性化を
行う。
ショツドアー金属としてＷな用いる。Ｎ、雰囲気中で１
（、Ｆスパッタにより蒸着することによりＷＮ１５が基
板１１上に形成される。Ｓｉｎ、膜を蒸着、レジストを
マスクとして開孔を設け（第１図（Ｃ１）、ＲＩＥによ
りゲート１７の形成を行う。
（、Ｆスパッタにより蒸着することによりＷＮ１５が基
板１１上に形成される。Ｓｉｎ、膜を蒸着、レジストを
マスクとして開孔を設け（第１図（Ｃ１）、ＲＩＥによ
りゲート１７の形成を行う。
ゲート及び活性層１４を除（ＧａＡｓ表面にレジスト膜
１８の形成を行い、Ｓｉイオンを１５０ＫｅＶ で３
Ｘ １０’ ｃｆ／を注入ｔル（第１ 図（ｄ））。
１８の形成を行い、Ｓｉイオンを１５０ＫｅＶ で３
Ｘ １０’ ｃｆ／を注入ｔル（第１ 図（ｄ））。
しかる後にレジストをとり全面をＰＳＧでコートしアニ
ールを行うことにより注入層の活性化を行う。こうして
計のソース１９ ドレイン２０が形成される（第１図（ｅ））。この後従
来と同様の工程で例えばレジストを用いたり７トオフ加
工によりソース、ドレイン１９．２０にオーミック接触
する電極２１．２２を形成する（第１図（ｆ））。
ールを行うことにより注入層の活性化を行う。こうして
計のソース１９ ドレイン２０が形成される（第１図（ｅ））。この後従
来と同様の工程で例えばレジストを用いたり７トオフ加
工によりソース、ドレイン１９．２０にオーミック接触
する電極２１．２２を形成する（第１図（ｆ））。
ソース、ドレイン電極２１．２２には、ＡｕＧｅ／Ａｕ
を用いる。
を用いる。
上述の説明では、ＤＦＥＴを用いて説明をしたが、ＢＦ
ＥＴもＳｉ、ＡＪの注入領域を浅くして作成できる。こ
の様なＦＥＴを基本構成としたリングオシレータにおい
て動作スピードは３Ｑｐｓｅｃ／ｇａｔｅ となり、
従来のＦＥＴを用いたリングオシレータより４０％のス
ピード改善が見られた。
ＥＴもＳｉ、ＡＪの注入領域を浅くして作成できる。こ
の様なＦＥＴを基本構成としたリングオシレータにおい
て動作スピードは３Ｑｐｓｅｃ／ｇａｔｅ となり、
従来のＦＥＴを用いたリングオシレータより４０％のス
ピード改善が見られた。
上記実施例では８１イオンの注入深さがＡｌイオンの注
入深さとはソ同一になる様に行ったが、Ｓｉイオンの注
入量、或いは、キャリア嬢度とキャリア移動度の関連か
らいくつかの実施例がある。
入深さとはソ同一になる様に行ったが、Ｓｉイオンの注
入量、或いは、キャリア嬢度とキャリア移動度の関連か
らいくつかの実施例がある。
第３図（ａ）は、Ｓｉイオン注入層４１がＡｌイオン注
入層４２より深い領域に設けられる場合である。
入層４２より深い領域に設けられる場合である。
この場合に、移動度よりキャリア濃度が重要となる。同
様に第３図（１））はＳｉイオン注入層４３がＡｌイオ
ン注入層４４より浅く設けられる場合であり、この場合
は移動度な上げることができる。
様に第３図（１））はＳｉイオン注入層４３がＡｌイオ
ン注入層４４より浅く設けられる場合であり、この場合
は移動度な上げることができる。
第３図（Ｑは、Ｓｉイオン注入層４６及び、Ａ１！イオ
ン注入層４５を共に近いエネルギで行い、キャリアは注
入層の下部チャネルを移動することになる。
ン注入層４５を共に近いエネルギで行い、キャリアは注
入層の下部チャネルを移動することになる。
基板として用いるＧａＡｓ結晶は一般のストイキオメ）
ＩＪ近傍の組成を持った結晶でも充分な効果を上げる
が、Ａｌ高濃度層の結晶性を上げ更に良好な特性を得る
ためにはＡｓ過剰組成の基板が良１／％本実施例ではＧ
ａ／Ａｓチル比が仕込み組成で０９２の場合に上述の４
０％のスピードの改善が得呵？−
ＩＪ近傍の組成を持った結晶でも充分な効果を上げる
が、Ａｌ高濃度層の結晶性を上げ更に良好な特性を得る
ためにはＡｓ過剰組成の基板が良１／％本実施例ではＧ
ａ／Ａｓチル比が仕込み組成で０９２の場合に上述の４
０％のスピードの改善が得呵？−
第１図はこの発明の一実施例を示すＧａＡｓＦＥＴ断面
図、 第２図は従来のＧａＡｓ ＦＥＴの断面図、第３図は本
発明の他の実施例を示すＧａＡｓ ＦＥＴの断面図であ
る。 １ｌ−（） ａ Ａ ｓ 基板 】２・・・Ｓｉｎ、膜 １３・・・レジスト １４・・・イオン注入層 １５・・・ＷＮ膜 １６・・・レジスト １７・・・ＷＮゲート １８・・・レジスト １９・・・ソース ２０・・・ドレイン ２１・・・ソース電極 ２２・・・ドレイン電極 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 一ノ −ノ
−／第 ２ 図 第 ３ 図
図、 第２図は従来のＧａＡｓ ＦＥＴの断面図、第３図は本
発明の他の実施例を示すＧａＡｓ ＦＥＴの断面図であ
る。 １ｌ−（） ａ Ａ ｓ 基板 】２・・・Ｓｉｎ、膜 １３・・・レジスト １４・・・イオン注入層 １５・・・ＷＮ膜 １６・・・レジスト １７・・・ＷＮゲート １８・・・レジスト １９・・・ソース ２０・・・ドレイン ２１・・・ソース電極 ２２・・・ドレイン電極 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 一ノ −ノ
−／第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １）半絶縁性ＧａＡｓ基板にイオン注入により能動層を
形成してなるＧａＡｓ電界効果型半導体装置において、
ｎ型能動層をＡｌ高濃度イオン注入層に含まれるかもし
くは、隣接するように注入することを特徴とするＧａＡ
ｓ電界効果型半導体装置。 ２）半絶縁性ＧａＡｓ基板のＧａＡｓの組成がストイキ
オメトリからＡｓ過剰側にあることを特徴とする特許請
求の範囲第１項記載のＧａＡｓ電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20043285A JPS6261370A (ja) | 1985-09-12 | 1985-09-12 | ＧａＡｓ電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20043285A JPS6261370A (ja) | 1985-09-12 | 1985-09-12 | ＧａＡｓ電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261370A true JPS6261370A (ja) | 1987-03-18 |
Family
ID=16424197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20043285A Pending JPS6261370A (ja) | 1985-09-12 | 1985-09-12 | ＧａＡｓ電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271404A (ja) * | 1987-04-30 | 1988-11-09 | Sumitomo Electric Ind Ltd | 光コネクタの切替え方法及び切替え装置 |
| JPH01222445A (ja) * | 1988-03-01 | 1989-09-05 | Toshiba Corp | エッチング方法 |
-
1985
- 1985-09-12 JP JP20043285A patent/JPS6261370A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63271404A (ja) * | 1987-04-30 | 1988-11-09 | Sumitomo Electric Ind Ltd | 光コネクタの切替え方法及び切替え装置 |
| JPH01222445A (ja) * | 1988-03-01 | 1989-09-05 | Toshiba Corp | エッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173063A (en) | Fabrication of a semiconductor component element having a Schottky contact and little series resistance utilizing special masking in combination with ion implantation | |
| JPH02253632A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6261370A (ja) | ＧａＡｓ電界効果型半導体装置 | |
| EP0063139A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPS60144980A (ja) | 半導体装置 | |
| JPH03240244A (ja) | 半導体装置とその製造方法 | |
| JPS59111372A (ja) | 半導体装置の製造方法 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3035969B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6086871A (ja) | 電界効果トランジスタの製造方法 | |
| JPH028454B2 (ja) | ||
| JPS63157474A (ja) | 半導体装置の製造方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5893290A (ja) | シヨツトキバリア電界効果トランジスタの製造方法 | |
| JPS58123778A (ja) | シヨツトキゲ−ト電界効果トランジスタとその製造方法 | |
| JPS6347982A (ja) | 半導体装置 | |
| JPS60234374A (ja) | 半導体装置の製造方法 | |
| JPH03233966A (ja) | 半導体装置 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS59113671A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0736441B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH0724259B2 (ja) | 化合物半導体装置の製造方法 |