JPH03240244A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はサイドゲート効果を防止する素子分離領域を有
するＧａＡｓ等のシａトキー接合型電界効果トランジス
タ（以下、ＭＥＳＦＥＴと記す）及び、その素子分離領
域の製造方法に関するものである。

従来の技術 一般にＧａＡｓＭＥＳＦＥＴの素子分離は、　（Ａ）基
板が半絶縁性であるという特徴を生かして何もしない（
第４図（ａ）Ｌ　　あるいは（Ｂ）ボロン注入等によっ
て素子間にダメージを与えて絶縁性の分離領域を形成す
る（第４図（ｂ））、あるいは（Ｃ）エツチング等で素
子間の半導体層を除去する（第４図（Ｃ））などしてい
る。ここに、第４図は上記従来例を示すＭＥＳＦＥＴの
断面図であり、５１は半絶縁性ＧａＡｓ基板、５２はｎ
層、５３はシミツトキーゲート電極、５４はｎ′層、５
５はｎ′層、５６はソース電極、５７はドレイン電極、
５８はボロン注入による絶縁層、５９はエツチング部で
ある。

発明が解決しようとする課題 しかしながらこれらの素子分離にもかかわらず、隣接す
るＦＥＴの影響を受けてソース、ドレイン間電流が大き
く変調したり、基板をったってＦＥＴ間に微量の電流が
流れたりする現象がみられる。

簡単な例で示すと、例えば半絶縁性基板上にＭＥＳＦＥ
Ｔとｎ″″層６１を有するオーミック電極（サイドゲー
ト電極６０）が存在して（第５図）、ＭＥＳＦＥＴに一
定のバイアス条件（一定のソース−ドレイン電圧ＶＤＳ
と一定のゲート−ソース電圧Ｖ　ａ　ｓ　）が印加され
ているとする。半絶縁性基板が素子分離の役割を完全に
果たしているとすれば、このときのソース−ドレイン電
流Ｌｓは先のソース−ドレイン電圧Ｖ　Ｄ　Ｓとゲート
−ソース電圧Ｖｏｓで一定に決まるはずで、サイドゲー
ト電極８０に印加される電圧Ｖｓａには依存しないはず
である。

しかしながら実際の測定によると、サイドゲート電極６
０に負の電圧を印加するにつれて、ソース−ドレイン電
流ＩＤＳが大きく減少し、一方では微量の電流がＦＥＴ
とサイドゲート間に流れている（サイドゲート電流）。

これはサイドゲート効果と呼ばれ、ＦＥＴの集積に際し
て個々のＦＥＴの特性を一定に保持できないというきわ
めて困難な問題となって現れてくる。この問題に対して
、何等の処置の行なわれないときはもちろんのこと、ボ
ロン注入やエツチングなどの従来の素子分離の方法が防
止効果を発揮しないのは、この方法ではＦＥＴの側面の
みしか絶縁化されておらず、ＦＥＴの下部では各々の素
子がつながって相互に作用することが可能だからである
。サイドゲート効果は、サイドゲートに印加されるバイ
アスが基板内部を伝って直接電子導電層、半絶縁性基板
間にかかって電子導電層の厚さを変調し、電流を変調さ
せることが原因となって起こっている。そのため、ＦＥ
Ｔ下部も絶縁化して個々の素子を完全に分離しなければ
サイドゲート効果を防止するために不十分と言える。

本発明はかかる点に鑑み、サイドゲート効果を有効に抑
制できるＦＥＴ下部の素子分離領域を有する半導体装置
ならびにその容易な製造方法を提供することを目的とす
る。

課題を解決するための手段 第一の発明は上述の問題点を解決するため、ショットキ
ー接合型電界効果トランジスタ下部に酸化アルミニウム
を含有する絶縁層を有することを特徴とする半導体装置
である。

第二の発明はＡｌＧａＡｓ層上にＧａＡｓ層を形成する
工程と、イオン注入法でＡｌＧａＡｓ層にピークをもた
せて酸素を分布させる工程と、熱処理を施して前記Ｇａ
Ａｓ層下部に酸化アルミニウムを含有する絶縁層を形成
する工程と、前記ＧａＡｓ層に半導体素子を形成する工
程を備えた半導体装置の製造方法である。

第三ノ発明はＧａＡｓ層にアルミニウムと酸素のイオン
注入を行なう工程と、熱処理を施して酸化アルミニウム
を含有する絶縁層を形成する工程と、前記ＧａＡｓ層に
半導体素子を形成する工程を備えた半導体装置の製造方
法である。

作用 第一の発明、第二の発明、第三の発明は、前記した構成
により、ＦＥＴ下部に酸化アルミニウムを含有する絶縁
層を形成して下方を分離することができるので、側面に
対しても前記発明と同様の方法、あるいはボロン注入、
エツチング等の通常の方法を用いて分離を行なうことで
、個々のＦＥＴを完全に分離することができる。

実施例 第１図は第二の発明の第一の実施例における半導体装置
の製造方法を示す工程断面図である。

まず、アンドープＡｌＧａＡｓ層１上にｎ導電型のＧａ
Ａｓ層２を例えば１０００オングストロームの厚さで形
成した後、例えば第６図に示す分布に従ってＡｌＧａＡ
ｓ層１にピークをもつ条件で酸素をイオン注入して酸素
を含有するＡｌＧａＡｓ層３を形成する。モしてＦＥＴ
を形成しない不要な部分のｎ導電型のＧａＡｓ層を除去
してＦＥＴ側面の分離を行なう（第１図（ａ））。そし
て、例えばタングステン等の高融点金属からなるゲート
電極４を形成して、このゲート電極４とレジスト５をマ
スクに例えばシリコンをイオン注入して、ｎ−ＧａＡｓ
層２よりも若干濃度の高い０１層６を形成する（第１図
（ｂ））。次に、例えば酸化ンリコン膜７を全面に塗布
した後にレジスト８をマスクに例えばシリコンをスルー
注入シてソース、ドレイン領域となるｎ４層９を形成す
る（第１図（Ｃ））。そして、酸化シリコン膜７とレジ
スト８を除去して、全面にアニールキャップ１０をかぶ
せてアニールを施す。このとき、導電部分が活性化され
ると同時に酸素を含有するＡ１ＧａＡｓ層３が熱処理に
よって酸化アルミニウムを含有する絶縁層１１となり、
ＦＥＴ下部を分離する領域ができる（第１図（ｄ））。

そして、ソース電極１２とドレイン電極１３を形成する
（第１図（ｅ））。

なお、第二の発明の第一の実施例でアンドープＡｌＧａ
Ａｓ層１上にｎ導電型のＧａＡｓ層２を薄く形成して活
性層としたが、アンドープＧａＡｓ層を厚く積んでイオ
ン注入法で活性層を形成した後同様の工程でＦＥＴを作
製しても良い。また、側面の分離に関してもエツチング
除去に限らず、従来のボロン注入の分離法を用いるなど
任意の方法が可能である。第２図は第二の発明の第二の
実施例であり、前述したようにアンドープＧａＡｓ層１
４を厚く積んでイオン注入法で活性層を形成してＦ　、
Ｅ　Ｔを形成し、側面分離にボロン注入を用いた製造刃
ｌ去による半導体装置の完成図である。

第３図は第三の発明の実施例における半導体装置の製造
刃ｌ去を示す工程断面図である。

まず、半絶縁性ＧａＡｓ基板１７にアルミニウムと酸素
をそれぞれイオン注入する。このとき、分布は所望の活
性層の深さよりも深く位置するようにする（第３図（ａ
））。そして、レジスト２４をマスクにＦＥＴを所望す
る領域外の領域にアルミニウムと酸素を前述の深さまで
まんべんなく分布するように注入する（第３図（ｂ））
。さらに、レジスト２５をマスクに例えばシリコンを注
入して、ｎ層２６を形成する（第３図（Ｃ））。

次に、例えばタングステン等の高融点金属からなるゲー
ト電極４を形成して、このゲート電極４とレジスト２７
をマスクに例えばシリコンをイオン注入して、１１層２
６よりも若干濃度の高いｎ　’層２８を形成する（第３
図（ｄ））。次に、例えば酸化シリコン膜２９を全面に
塗布した後にレジス１−３０をマスクに例えばシリコン
をスルー注入シてソース、ドレイン領域となるｎ１層３
１を形成する（第３図（ｅ））。そして、酸化シリコン
膜２９とレジスト３０を除去して、全面にアニールキャ
ップ３２をかぶせてアニールを施す。このとき、導電部
分が活性化されると同時に酸素とアルミニウムが無処理
によって酸化アルミニウムを含有する絶縁層３３となり
、ＦＥＴ下部及び側面を分離する領域ができる（第３図
（ｆ））。そして、ソース電極２２とドレイン電極２３
を形成する（第３図（ｇ））。

なお、第三の発明の実施例で、側面の分離をＦＥＴ下部
の分離と同様に第三の発明を用いて行なっているが、従
来のボロン注入の分離法を用いるなど任意の方法が可能
である。

第１図（ｅ）、第２図、第３図（ｇ）は各々第一の発明
の実施例であり、ＦＥＴ下部に酸化アルミニウムを含有
する絶縁層を有してＦＥＴの下方分離が為されている。

以上のように構成された上記実施例のＦＥＴによれば、
ＦＥＴ下部に酸化アルミニウムを含む絶縁層が形成され
ており、ＦＥＴ側面にも通常の素子分離ｌ去が施されて
いるので、ＦＥＴ側面、下部両方を分離することができ
、サイドゲート効果を防止することができる。

発明の詳細 な説明したように本発明によれば、サイドゲート効果を
容易かつ確実に防止することができるので信頼性の高い
、高性能な微細ＦＥＴを得ることができ、その効果は大
なるものである。

【図面の簡単な説明】

第１図は本発明における半導体装置の製造方法の第一の
実施例を示す工程断面図、第２図は同第二の実施例を示
す断面図、第３図は同第三の実施例を示す工程断面図、
第４図は従来の製造工程断面図、第５図はサイドゲート
効果を説明する図、第６図は第一の実施例における酸素
イオンの分布図の例である。 １・・・・アンドープＡｌＧａＡｓ層、　２・・・・ｎ
導電型のＧａＡｓ層、３・・・・酸素を含有するＡｌＧ
ａＡｓ層、　４・・・・ゲート電極、５・・・・レジス
ト、６・・・・ｎ層層、７・・・・酸化シリコン膜、８
・・・・レジスト、９・・・・ｎ１層、１０・・・・ア
ニールキャップ、１１・・・・酸化アルミニウムを含有
する絶縁層、１２・・・・ソース電極、　１３・・・・
ドレイン電極　１４・・・・アンドープＧａＡｓ層、　
１５・・・・ｎ層、１６・・・・ボロン圧入による絶縁
層、１７・・・・半絶縁性ＧａＡｓ基板、１８・・・・
アルミニウム、酸素を含有する層、　２０・・・・ｎ層
層、　２１・・・・ｎ層層、２２・・・・ソース電極、
２３・・・・ドレイン電極、２４・・・・レジスト、　
２５・・・・レジスト、２６・・・・ｎ層、２７・・・
・レジスト、　２８・・・・ｎ層　ｍ、　２９−・・、
酸化シリコン膜、３０・・・・レジスト、３１・・・・
ｎ４層、３２・・・・アニールキャップ、３３・・・・
酸化アルミニウムを含有する絶縁層。

Claims (3)

【特許請求の範囲】
1. （１）ショットキー接合型電界効果トランジスタ下部に
   酸化アルミニウムを含有する絶縁層を有することを特徴
   とする半導体装置。
2. （２）ＡｌＧａＡｓ層上にＧａＡｓ層を形成する工程と
   、イオン注入法でＡｌＧａＡｓ層にピークをもたせて酸
   素を分布させる工程と、熱処理を施して前記ＧａＡｓ層
   下部に酸化アルミニウムを含有する絶縁層を形成する工
   程と、前記ＧａＡｓ層に半導体素子を形成する工程とを
   備えたことを特徴とする半導体装置の製造方法。
3. （３）ＧａＡｓ層にアルミニウムと酸素のイオン注入を
   行なう工程と、熱処理を施して酸化アルミニウムを含有
   する絶縁層を形成する工程と前記ＧａＡｓ層に半導体素
   子を形成する工程とを備えたことを特徴とする半導体装
   置の製造方法。