JP2004273588A - 半導体集積素子及びその製造方法 - Google Patents
半導体集積素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004273588A JP2004273588A JP2003059429A JP2003059429A JP2004273588A JP 2004273588 A JP2004273588 A JP 2004273588A JP 2003059429 A JP2003059429 A JP 2003059429A JP 2003059429 A JP2003059429 A JP 2003059429A JP 2004273588 A JP2004273588 A JP 2004273588A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- semiconductor element
- containing layer
- integrated device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】本半導体集積素子80は、GaAs基板82上に、複数個の第1の半導体素子84と、84A上に積層して形成された第2の半導体素子86とを集積させる。GaAs基板と第1の半導体素子84A、Bとの間には、膜厚40nmのAl酸化層(AlOx )88が個別に介在している。第1の半導体素子84Aと第2の半導体素子86との間には、膜厚40nmのAl酸化層90が介在している。Al酸化層88及びAl酸化層90はAlAs層を水蒸気酸化させた層である。Al酸化層88を介在させることにより、第1の半導体素子84A、Bは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に分離される。また、Al酸化層90を介在させることにより、第1の半導体素子84Aと第2の半導体素子86とは、同じく、相互に電気的に分離される。
【選択図】 図5
Description
【発明の属する技術分野】
本発明は、半導体集積素子及びその製造方法に関し、更に詳細には、電気的に確実に分離された複数個の半導体素子を2次元的又は3次元的に配置してなる半導体集積素子及びその製造方法に関するものである。
【0002】
【従来の技術】
半導体装置の高集積化及び微細化に伴い、同種類の複数個の半導体素子、或いは相互に種類の異なる複数個の半導体素子を共通基板上に集積した半導体集積素子が実用化されている。
半導体集積素子では、共通基板上に集積した半導体素子を相互に独立して機能させるために、半導体素子を相互に電気的に分離することが必要である。
【0003】
そこで、共通基板上に複数個の半導体素子を集積した半導体集積素子の各半導体素子を相互に電気的に分離するために、従来、以下のような素子分離構造が採用されている。
図7に示すように、共通のGaAs基板12上に第1の半導体素子14と第2の半導体素子16とを2次元的に配置した従来の半導体集積素子に適用する、従来の第1の素子分離構造10は、第1の半導体素子14と第2の半導体素子16との間のGaAs基板12に特定のイオンをイオン注入して高抵抗化した素子分離領域18を設け、第1の半導体素子14と第2の半導体素子16とを電気的に分離する構造である(US6392256B1、図13a参照)。図7は従来の第1の素子分離構造10の構成を示す模式的断面図である。
【0004】
また、従来の第2の素子分離構造20は、図8に示すように、第1の半導体素子14と第2の半導体素子16との間に素子分離溝22を設け、素子分離溝22を絶縁膜24で埋め込んだ素子分離領域26を設けて第1の半導体素子14と第2の半導体素子16とを電気的に分離する構造である。図8は従来の第2の素子分離構造の構成を示す模式的断面図である。
【0005】
更に、従来の第3の素子分離構造30は、図9に示すように、共通のGaAs基板12と第1の半導体素子14及び第2の半導体素子16の間にそれぞれ逆pn接合による逆耐圧特性を利用した逆pn接合分離層32を設けて第1の半導体素子14と第2の半導体素子16とを電気的に分離する構造である。図9は従来の第3の素子分離構造の構成を示す模式的断面図である。
【0006】
また、逆pn接合分離層を設けて半導体素子を電気的に分離する素子分離構造は、図10に示すように、第1の半導体素子14A上に更に第2の半導体素子42を設けた半導体集積素子にも適用できる。図10は従来の第3の素子分離構造の別の構成を示す模式的断面図である。
つまり、第1の半導体素子14Aと第2の半導体素子42との間に別の逆pn接合分離層44を設けた素子分離構造40とする。その際、別の第1の半導体素子14Bを形成するためには、先ず、第1の半導体素子14A上に第2の半導体素子42を設けた積層構造と同様に、別の逆pn接合分離層44を介して第1の半導体素子14B上に第2の半導体素子42を設けた積層構造を形成し、次いで第2の半導体素子42の積層構造及び別の逆pn接合分離層44をエッチングして除去することにより第1の半導体素子14Bを形成する。
尚、第1から第3の素子分離構造10、20、30、40は、異種の半導体素子の分離のみならず、同種の半導体素子の分離にも適用できる。
【0007】
【特許文献1】
US6392256B1公報(図13a)
【0008】
【発明が解決しようとする課題】
しかし、上述した従来の素子分離構造は、比較的作製容易な構造ではあるものの、以下の問題点を有している。
第1の素子分離構造10は、イオン注入に際し、数100kV以上の高い注入電圧を必要とするので、イオン注入装置の設備費や、維持管理費が嵩むという問題がある。その上に、通常のリソグラフィに用いられるフォトレジスト膜などより厚い膜厚、例えば4μm以上の膜厚の注入マスクが必要になるために、特別のリソグラフィ処理が必要になること、更には注入された半導体基板の領域の結晶性が劣化することなどの問題がある。また、半導体素子間の電流の短絡経路を部分的な高抵抗化によって遮蔽し、電気的にアイソレートする構造であるために、半導体素子間の完全な電気的絶縁が不可能であり、絶縁部分の耐電圧も10V以下と低いことも問題である。従って、半導体素子間の完全な電気的絶縁を行うためには、他に何らかの方法を併用する必要がある。
第2の素子分離構造20は、耐電圧が高い反面、素子分離溝の絶縁膜埋め込み工程が複雑である。
【0009】
第3の素子分離構造30は、逆pn接合による逆耐圧特性を利用しているので、逆バイアス状態でも僅かに電流(飽和電流)が流れるために、微小電流や微弱信号を扱う増幅デバイスでは、雑音やクロストーク、或いは接地不良などが大きな問題となる。また、逆pn接合分離層による素子分離では、耐圧が低く、しかも電圧の印加方向に制約されて配線設計に制限が生じる。
また、第3の素子分離構造の別例40も、第3の素子分離構造30と同じ問題を有する上に、第1の半導体素子の積層構造を形成した後、第2の半導体素子の積層構造を形成する手順で半導体集積素子を作製するので、積層構造の形成に際し、半導体素子の種類の数だけ異なる成長温度にウエハを曝すことになり、温度履歴による特性劣化が懸念され、従ってデバイスの設計に制限が生じる。更に、縦方向にデバイス構造を積み重ねて行く必要があるので、各半導体素子の配線構造の設計が難しく、また各半導体素子を形成する際のリソグラフィ処理が難しい。
【0010】
そこで、本発明の目的は、絶縁特性の良好な素子分離構造により素子分離した状態で半導体素子を集積した半導体集積素子及びその製造方法を提供することである。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体集積素子(以下、第1の発明と言う)は、複数個の半導体素子を相互に電気的に分離して共通基板上に2次元的に配置してなる半導体集積素子であって、
各半導体素子と共通基板との間には、それぞれ、Al酸化層が電気絶縁層として介在していることを特徴としている。
【0012】
別の本発明に係る半導体集積素子(以下、第2の発明と言う)は、複数個の半導体素子を相互に電気的に分離して基板上に3次元的に積層配置してなる半導体集積素子であって、
半導体素子相互間及び基板と最下段の半導体素子との間には、それぞれ、Al酸化層が介在していることを特徴としている。
【0013】
Al酸化層は、AlAs層、AlGaAs層、及びInAlAs層等のAl含有層を選択的に水蒸気酸化してなる層であって、電気絶縁膜として機能し、耐圧も高く、例えば膜厚40nm厚のAlAs膜を酸化したAl酸化層の耐圧は30V以上である。
Al酸化層を基板と半導体素子との間に介在させることにより、半導体素子を相互に電気的に分離することができる。
基板はAl含有層を成膜できる限り、基板組成には制約はない。また、Al含有層は、80%以上のAl組成であって、400℃程度の水蒸気酸化によりAl酸化層に転化でき、しかも、Al含有層上に半導体素子を構成する積層構造を形成できる限り、制約はない。例えば、AlAs層や、Al組成が0.9以上のAlGaAs層を用いることができる。また、InPに格子整合するAl組成が80%以上のInAlAs層をAl含有層として用いることにより、基板としてInP基板を用いることができる。また、半導体素子を構成する積層構造を構成する層の組成及び膜厚は、Al含有層上に形成できる限り制約はない。
【0014】
半導体素子は同種である必要はなく、相互に構成及び機能が異なる異種の半導体素子でも良い。つまり、複数個の半導体素子が相互に構成及び機能の異なる複数種の半導体素子により構成されていても良い。
【0015】
上記目的を達成するために、本発明に係る半導体集積素子の製造方法(以下、第1の発明方法と言う)は、複数個の同種の半導体素子を相互に電気的に分離して共通基板上に2次元的に配置してなる半導体集積素子の製造方法であって、
共通基板上にAl含有層を成膜する工程と、
半導体素子を構成する積層構造をAl含有層上に形成する工程と、
積層構造及びAl含有層を共通基板までエッチングして、各半導体素子の形成領域に各半導体素子を相互に物理的に分離して形成し、かつ各半導体素子下のAl含有層の側面を露出させる工程と、
Al含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴としている。
【0016】
また、本発明に係る別の半導体集積素子の製造方法(以下、第2の発明方法と言う)は、相互に構成及び機能の異なる複数種の半導体素子を共通基板上に2次元的に配置してなる半導体集積素子の製造方法であって、
第1のAl含有層を共通基板上に成膜する工程と、
第1の半導体素子を構成する第1の積層構造を第1のAl含有層上に形成する工程と、
第1の積層構造及び第1のAl含有層をエッチングして、第1の半導体素子の形成領域のみに第1の半導体素子を形成し、かつ第1の半導体素子下の第1のAl含有層の側面を露出させる工程と、
共通基板上に第2のAl含有層を成膜し、次いで第2のAl含有層上に第2の半導体素子を構成する第2の積層構造を形成する工程と、
第2の積層構造及び第2のAl含有層をエッチングして、第2の半導体素子の形成領域のみに第2の半導体素子を形成し、かつ第2の半導体素子下の第2のAl含有層の側面を露出させる工程と、
以下、同様にして、第3、第4、・・・の半導体素子を共通基板上に形成し、かつ第3、第4、・・・のAl含有層の側面を露出させる工程と、
第1、第2、第3、第4、・・・のAl含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴としている。
【0017】
また、本発明に係る更に別の半導体集積素子の製造方法(以下、第3の発明方法と言う)は、相互に構成及び機能の異なる複数種の半導体素子を相互に電気的に分離して基板上に3次元的に積層配置してなる半導体集積素子の製造方法であって、
基板上にAl含有層を成膜する工程と、
第1の半導体素子を構成する第1の積層構造をAl含有層上に形成する工程と、
第1の積層構造上に、第2の半導体素子を構成する第2の積層構造、第3の半導体素子を構成する第3の積層構造、・・・・を、順次、Al含有層を介在させて多段の積層構造を形成する工程と、
多段の積層構造をエッチングして素子形成領域にのみ柱状の多段積層構造を形成し、かつAl含有層の側面を露出させる工程と、
多段積層構造のAl含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴としている。
【0018】
第3の発明方法の実施態様では、Al酸化層に転化する工程の前に、多段積層構造から少なくとも一つの半導体素子を構成する積層構造をエッチングして除去する工程を有することにより、複数種の半導体素子を自在に積層した半導体集積素子を製造することができる。
【0019】
第1から第3の発明に係る半導体集積素子の製造方法では、処理の容易な水蒸気酸化により、しかも1回の処理で電気的分離層を形成できるので、複数個の半導体素子を集積させた半導体集積素子の製造が容易である。
【0020】
【発明の実施の形態】
以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した導電型、膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
半導体集積素子の実施形態例1
本実施形態例は第1の発明に係る半導体集積素子の実施形態の一例であって、図1は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子50は、図1に示すように、共通の基板、例えばGaAs基板52上に、複数個の同種の半導体素子54(図1では2個の半導体素子54A、Bと表示)を集積させた半導体集積素子であって、例えばHEMTやFETなどの電子デバイス、或いは面発光半導体レーザ素子やフォトダイオードなどの光デバイスである。
【0021】
GaAs基板52と半導体素子54A、Bとの間には、それぞれ、絶縁膜として機能する膜厚40nmのAl酸化層(AlOx )56が個別に介在している。Al酸化層56は選択的にAlAs層のAlを水蒸気酸化させた層である。Al酸化層56は、完全な絶縁膜であって、耐圧も高く、例えば膜厚40nm厚のAlAs膜を酸化して得たAl酸化層の耐圧は30V以上である。
Al酸化層56を介在させることにより、半導体素子54A、Bは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。Al酸化層56は、電気絶縁性に関し印加電圧に対する方向性がなく、どちらの方向から電圧を印加しても絶縁性が確保され、漏れ電流も少ない。また、Al酸化層56の機械的強度も高い。
【0022】
半導体集積素子の製造方法の実施形態例1
本実施形態例は第1の発明方法に係る半導体集積素子の製造方法を実施形態例1の半導体集積素子の製造に適用した実施形態の一例であって、図2(a)から(c)は、それぞれ、本実施形態例の方法により実施形態例1の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図2(a)に示すように、GaAs基板52上に、MOCVD法等により膜厚40nmのAlAs層58をエピタキシャル成長させ、次いでAlAs層58上に半導体素子54を構成する積層構造59を形成する。
次いで、図2(b)に示すように、積層構造59及びAlAs層58をGaAs基板52までエッチングして半導体素子形成領域上に各半導体素子54A、Bに物理的に分離、形成すると共にAlAs層58の側面を露出させる。
【0023】
次に、温度400℃の水蒸気雰囲気中で加熱処理を施してAlAs層58の水蒸気酸化を行うことにより、図2(c)に示すように、AlAs層58を選択酸化して全体的にAl酸化層56に転化する。酸化時間は膜厚及び平面積等のAlAs層58の寸法によるが、数分間から数十分間である。
これにより、半導体素子54A、BをGaAs基板52上に電気的に分離して集積させた半導体素子50を製造することができる。
【0024】
水蒸気酸化処理は、処理温度が400℃という比較的低い温度処理であり、時間も数分間から数十分間という比較的短時間で、しかも一回の水蒸気酸化処理で済むので、半導体素子54を構成する積層構造に対する熱履歴の影響が殆ど生じない。
【0025】
半導体集積素子の実施形態例2
本実施形態例は第2の発明に係る半導体集積素子の実施形態の一例であって、図3は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子60は、図3に示すように、共通の基板、例えばGaAs基板62上に、複数種の半導体素子、例えば第1の半導体素子64と第2の半導体素子66(図3では2種類の半導体素子を表示)とを集積させた半導体集積素子である。
第1の半導体素子64及び第2の半導体素子66は、それぞれ、例えばHEMTやFETなどの電子デバイス、或いは面発光半導体レーザ素子やフォトダイオードなどの光デバイスである。
【0026】
GaAs基板62と第1の半導体素子64及び第2の半導体素子66との間には、それぞれ、絶縁膜として機能する膜厚40nmのAl酸化層(AlOx )68が個別に介在している。Al酸化層68はAlAs層を水蒸気酸化させた層である。
Al酸化層68を介在させることにより、実施形態例1と同様に、第1の半導体素子64及び第2の半導体素子66は、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。
【0027】
半導体集積素子の製造方法の実施形態例2
本実施形態例は第2の発明に係る半導体集積素子の製造方法を実施形態例2の半導体集積素子の製造に適用した実施形態の一例であって、図4(a)から(d)は、それぞれ、本実施形態例の方法により実施形態例2の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図4(a)に示すように、GaAs基板62上に、MOCVD法等により膜厚40nmのAlAs層70をエピタキシャル成長させ、次いでAlAs層70上に第1の半導体素子64を構成する第1の積層構造72を形成する。
次いで、図4(b)に示すように、第1の積層構造72及びAlAs層70をGaAs基板62までエッチングして、第1の半導体素子64の形成領域に第1の半導体素子64を物理的に分離、形成すると共にAlAs層70の側面を露出させる。
【0028】
次いで、第1の半導体素子64の形成領域以外の領域のGaAs基板62上に、MOCVD法等により膜厚40nmのAlAs層70をエピタキシャル成長させ、次いでAlAs層70上に第2の半導体素子66を構成する第2の積層構造74を形成する。続いて、図4(c)に示すように、第2の積層構造74及びAlAs層70をGaAs基板62までエッチングして、第2の半導体素子66の形成領域上に第2の半導体素子66を物理的に分離、形成すると共にAlAs層70の側面を露出させる。
次に、温度400℃の水蒸気雰囲気中で加熱処理を施してAlAs層70の水蒸気酸化を行うことにより、図4(d)に示すように、AlAs層70を選択酸化して全体的にAl酸化層68に転化する。酸化時間は膜厚、平面積等のAlAs層70の寸法によるが、数分間から数十分間である。
以上の工程を経て、実施形態例2の半導体集積素子60を製造することができる。
【0029】
水蒸気酸化処理は、400℃という比較的低い処理温度で、しかも時間も数分間から数十分間という比較的短時間である上に、1回の酸化処理でAl酸化層68を形成することができるので、第1の半導体素子64及び第2の半導体素子66の積層構造に対する熱履歴の影響も殆ど生じない。
【0030】
半導体集積素子の実施形態例3
本実施形態例は第3の発明に係る半導体集積素子の実施形態の一例であって、図5は本実施形態例の半導体集積素子の構成を示す模式的断面図である。
本実施形態例の半導体集積素子80は、図5に示すように、共通の基板、例えばGaAs基板82上に、複数個の第1の半導体素子84(図1では2個の第1の半導体素子84A、Bと表示)と、第1の半導体素子84の少なくとも一つの上に、例えば第1の半導体素子84A上に積層して形成された第2の半導体素子86とを集積させている。
GaAs基板82と第1の半導体素子84A、Bとの間には、それぞれ、絶縁膜として機能する膜厚40nmのAl酸化層(AlOx )88が個別に介在している。また、第1の半導体素子84Aと第2の半導体素子86との間には、絶縁膜として機能する膜厚40nmのAl酸化層(AlOx )90が介在している。Al酸化層88及びAl酸化層90は、選択的にAlAs層を水蒸気酸化させて得たAl酸化層である。
【0031】
Al酸化層88を介在させることにより、実施形態例1と同様に、第1の半導体素子84A、Bは、あたかも酸化絶縁膜上に設けられた半導体素子のように、相互に電気的に確実に分離されている。また、Al酸化層90を介在させることにより、第1の半導体素子84Aと第2の半導体素子86とは、同じく、相互に電気的に確実に分離されている。
【0032】
半導体集積素子の製造方法の実施形態例3
本実施形態例は第3の発明に係る半導体集積素子の製造方法を実施形態例3の半導体集積素子の製造に適用した実施形態の一例であって、図6(a)から(d)は、それぞれ、本実施形態例の方法により実施形態例3の半導体集積素子を製造する際の工程毎の模式的断面図である。
先ず、図6(a)に示すように、GaAs基板82上に、MOCVD法等により膜厚40nmのAlAs層92をエピタキシャル成長させ、次いでAlAs層92上に第1の半導体素子84を構成する第1の積層構造94を形成する。続いて、第1の積層構造94上にMOCVD法等により膜厚40nmのAlAs層96をエピタキシャル成長させ、次いでAlAs層96上に第2の半導体素子86を構成する第2の積層構造98を形成する。
【0033】
次いで、図6(b)に示すように、第2の積層構造98、AlAs層96、第1の積層構造94、及びAlAs層92をGaAs基板82までエッチングして、AlAs層92、第1の積層構造94、AlAs層96、及び第2の積層構造98からなる積層構造100をGaAs基板82の半導体素子形成領域上に物理的に分離すると共にAlAs層92、96の側面を露出させる。
次いで、図6(c)に示すように、第1の半導体素子84Bの形成領域上の積層構造100から第2の積層構造98及びAlAs層96をエッチングして除去し、第1の半導体素子84B及びAlAs層92のみを残す。
続いて、温度400℃の水蒸気雰囲気中で加熱処理を施してAlAs層92及び96の水蒸気酸化を行うことにより、図6(d)に示すように、それぞれ、Al酸化層88及び90に転化する。酸化時間はAlAs層92、96の寸法(膜厚、平面積)によるが、数分間から数十分間である。
以上の工程を経ることにより、実施形態例3の半導体集積素子80を製造することができる。
【0034】
上述の実施形態例では、Al含有層としてAlAs層を用いているが、AlAs層に限らず、Al含有層としてAl組成が0.9以上のAlGaAs層を用いることができる。
また、InPに格子整合するAl組成が0.8以上のInAlAs層をAl含有層として用いることにより、基板としてInP基板を用いることができる。
【0035】
【発明の効果】
第1から第3の発明によれば、基板と半導体素子、半導体素子と半導体素子との間にAl含有層を水蒸気酸化させてなるAl酸化層を介在させることにより、半導体素子相互を電気的に確実に分離させた半導体集積素子を実現することができる。
また、第1から第3の発明方法によれば、基板と半導体素子、半導体素子と半導体素子との間に介在させたAl含有層を1回の水蒸気酸化処理によりAl酸化層に転化して電気的分離層を形成することができる。これにより、複数個の同種又は異種の半導体素子を確実に電気的に分離した状態で2次元的に又は3次元的に集積させた半導体集積素子を容易に製造することができる。
【図面の簡単な説明】
【図1】実施形態例1の半導体集積素子の構成を示す模式的断面図である。
【図2】図2(a)から(c)は、それぞれ、実施形態例1の方法により実施形態例1の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図3】実施形態例2の半導体集積素子の構成を示す模式的断面図である。
【図4】図4(a)から(d)は、それぞれ、実施形態例2の方法により実施形態例2の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図5】実施形態例3の半導体集積素子の構成を示す模式的断面図である。
【図6】図6(a)から(d)は、それぞれ、実施形態例3の方法により実施形態例3の半導体集積素子を製造する際の工程毎の模式的断面図である。
【図7】従来の第1の素子分離構造10の構成を示す模式的断面図である。
【図8】従来の第2の素子分離構造の構成を示す模式的断面図である。
【図9】従来の第3の素子分離構造の構成を示す模式的断面図である。
【図10】従来の第3の素子分離構造の別の構成を示す模式的断面図である。
【符号の説明】
12……GaAs基板、14……第1の半導体素子、16……第2の半導体素子、18……素子分離領域、20……従来の第2の素子分離構造、22……素子分離溝、24……絶縁膜、26……素子分離領域、30……従来の第3の素子分離構造、32……逆pn接合分離層、40……従来の第3の素子分離構造の別の例、42……第2の半導体素子、44……別の逆pn接合分離層、50……実施形態例1の半導体集積素子、52……GaAs基板、54……半導体素子、56……Al酸化層、58……AlAs層、59……積層構造、60……実施形態例2の半導体集積素子、64……第1の半導体素子、66……第2の半導体素子、68……Al酸化層、70……AlAs層、72……第1の積層構造、74……第2の積層構造、80……実施形態例3の半導体集積素子、82……GaAs基板、84……第1の半導体素子、86……第2の半導体素子、88、90……Al酸化層、92……AlAs層、94……第1の積層構造、96……AlAs層、98……第2の積層構造、100……積層構造。
Claims (10)
- 複数個の半導体素子を相互に電気的に分離して共通基板上に2次元的に配置してなる半導体集積素子であって、
各半導体素子と共通基板との間には、それぞれ、Al酸化層が電気絶縁層として介在していることを特徴とする半導体集積素子。 - 複数個の半導体素子を相互に電気的に分離して基板上に3次元的に積層配置してなる半導体集積素子であって、
半導体素子相互間及び基板と最下段の半導体素子との間には、それぞれ、Al酸化層が介在していることを特徴とする半導体集積素子。 - 複数個の半導体素子が相互に構成及び機能の異なる複数種の半導体素子により構成されていることを特徴とする請求項1又は2に記載の半導体素子。
- Al酸化層が、Al含有層を選択的に水蒸気酸化してなる層であることを特徴とする請求項1から3のいずれか1項に記載の半導体集積素子。
- Al含有層が、AlAs層、AlGaAs層、及びInAlAs層のいずれかであることを特徴とする請求項4に記載の半導体集積素子。
- 複数個の同種の半導体素子を相互に電気的に分離して共通基板上に2次元的に配置してなる半導体集積素子の製造方法であって、
共通基板上にAl含有層を成膜する工程と、
半導体素子を構成する積層構造をAl含有層上に形成する工程と、
積層構造及びAl含有層を共通基板までエッチングして、各半導体素子の形成領域に各半導体素子を相互に物理的に分離して形成し、かつ各半導体素子下のAl含有層の側面を露出させる工程と、
Al含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。 - 相互に構成及び機能の異なる複数種の半導体素子を共通基板上に2次元的に配置してなる半導体集積素子の製造方法であって、
第1のAl含有層を共通基板上に成膜する工程と、
第1の半導体素子を構成する第1の積層構造を第1のAl含有層上に形成する工程と、
第1の積層構造及び第1のAl含有層をエッチングして、第1の半導体素子の形成領域のみに第1の半導体素子を形成し、かつ第1の半導体素子下の第1のAl含有層の側面を露出させる工程と、
共通基板上に第2のAl含有層を成膜し、次いで第2のAl含有層上に第2の半導体素子を構成する第2の積層構造を形成する工程と、
第2の積層構造及び第2のAl含有層をエッチングして、第2の半導体素子の形成領域のみに第2の半導体素子を形成し、かつ第2の半導体素子下の第2のAl含有層の側面を露出させる工程と、
以下、同様にして、第3、第4、・・・の半導体素子を共通基板上に形成し、かつ第3、第4、・・・のAl含有層の側面を露出させる工程と、
第1、第2、第3、第4、・・・のAl含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。 - 相互に構成及び機能の異なる複数種の半導体素子を相互に電気的に分離して基板上に3次元的に積層配置してなる半導体集積素子の製造方法であって、
基板上にAl含有層を成膜する工程と、
第1の半導体素子を構成する第1の積層構造をAl含有層上に形成する工程と、
第1の積層構造上に、第2の半導体素子を構成する第2の積層構造、第3の半導体素子を構成する第3の積層構造、・・・・を、順次、Al含有層を介在させて多段の積層構造を形成する工程と、
多段の積層構造をエッチングして素子形成領域にのみ柱状の多段積層構造を形成し、かつAl含有層の側面を露出させる工程と、
多段積層構造のAl含有層を選択的に水蒸気酸化してAl酸化層に転化する工程と
を有することを特徴とする半導体集積素子の製造方法。 - Al酸化層に転化する工程の前に、多段積層構造から少なくとも一つの半導体素子を構成する積層構造をエッチングして除去する工程を有することを特徴とする請求項8に記載の半導体集積素子の製造方法。
- Al含有層として、AlAs層、AlGaAs層、及びInAlAs層のいずれかを成膜することを特徴とする請求項6から9のうちのいずれか1項に記載の半導体集積素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059429A JP4649819B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003059429A JP4649819B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273588A true JP2004273588A (ja) | 2004-09-30 |
JP4649819B2 JP4649819B2 (ja) | 2011-03-16 |
Family
ID=33122242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003059429A Expired - Fee Related JP4649819B2 (ja) | 2003-03-06 | 2003-03-06 | 半導体集積素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649819B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017508266A (ja) * | 2013-12-24 | 2017-03-23 | インテル・コーポレーション | 異種半導体材料集積化技術 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03240244A (ja) * | 1990-02-19 | 1991-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JPH08143398A (ja) * | 1994-11-15 | 1996-06-04 | Korea Electron Telecommun | 誘電体薄膜上の無欠陥化合物の半導体薄膜の製造方法 |
-
2003
- 2003-03-06 JP JP2003059429A patent/JP4649819B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03240244A (ja) * | 1990-02-19 | 1991-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JPH08143398A (ja) * | 1994-11-15 | 1996-06-04 | Korea Electron Telecommun | 誘電体薄膜上の無欠陥化合物の半導体薄膜の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017508266A (ja) * | 2013-12-24 | 2017-03-23 | インテル・コーポレーション | 異種半導体材料集積化技術 |
Also Published As
Publication number | Publication date |
---|---|
JP4649819B2 (ja) | 2011-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7800097B2 (en) | Semiconductor device including independent active layers and method for fabricating the same | |
JP5242068B2 (ja) | GaN系半導体デバイスおよびその製造方法 | |
JP5979836B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5237535B2 (ja) | 半導体装置 | |
CN104377201A (zh) | 互补氮化镓集成电路及其制作方法 | |
CN107464784B (zh) | 半导体器件的制造方法 | |
JP5405847B2 (ja) | Iii族窒化物モノリシックパワーicの構造及びその製造方法 | |
JP2010109322A (ja) | 窒化ガリウム半導体装置およびその製造方法 | |
TWI332711B (en) | Semicondutor device | |
JP2006196869A (ja) | 半導体装置及びその製造方法 | |
CN109801965A (zh) | 具有双层间隙壁的晶体管及其形成方法 | |
TWI276226B (en) | Semiconductor device with high structural reliability and low parasitic capacitance | |
JP2005353992A (ja) | 化合物半導体装置およびその製造方法 | |
JP2006339606A (ja) | 半導体装置及びその製造方法 | |
WO2024125419A1 (zh) | 基于异质集成的氧化镓cascade结构及制备方法 | |
JP2016164942A (ja) | 半導体装置の製造方法および半導体積層構造物 | |
JP4649819B2 (ja) | 半導体集積素子の製造方法 | |
KR102198344B1 (ko) | 3 차원 적층 소자 제조 방법 | |
JP2023537095A (ja) | ハイブリッドゲート電界効果トランジスタ、ハイブリッドゲート電界効果トランジスタを製造する方法、及びスイッチ回路 | |
US8022525B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR20020084177A (ko) | 반도체 장치 및 그 제조 방법 | |
CN113506774A (zh) | 一种半导体器件的制造方法 | |
JP2758509B2 (ja) | 半導体装置およびその製造方法 | |
JP4118196B2 (ja) | 半導体素子、その製造方法および半導体装置 | |
JP7001162B2 (ja) | 半導体装置、パワーモジュール及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051110 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091124 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20100112 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20101116 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20101129 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |