JPH01222445A - エッチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は改良したエツチング方法に関する。

（従来の技術） 近年コンピューターや通信機器の重要部分には大規模集
積回路（ＬＳＩ）が多用されている。これらのＬＳＩは
、数ミリ角の半導体基板上に多数の電界効果トランジス
タ（ＦＥＴ）を集積化して作られている。そのＦＥＴの
１つにＳｉに比べて常温で数倍の電子移動度を持つＧａ
Ａｓを形成母材に採用して高速化を図ったＧａＡｓ　Ｆ
ＥＴがあり、高周波増幅器等に広く実用されている。そ
の高速性を決める主要因子は相互コンダクタンスｇヨと
ゲート・ソース間容量Ｃｇｇである。そしてこれらから
高速性に対する性能指数は、ｇｌＩ／（１：ｇｇで表わ
される。従ってＧａＡｓＦＥＴの高速性を向上させるに
は、Ｃｇｇを減らす事及びｇ、を大きくすることが必要
である。これらの因子のうち相互コンダクタンスｇ、４
１、ｇｍ　＝　ｇｓａ、、　／　（１＋　ｇｑ・Ｒｓ）
と表わされる。１０は真性相互コンダクタンスであって
、これが引き出しうる最大性能である。またＲ１１はゲ
ート・ソース間抵抗である。この式から抵抗Ｒ８を小さ
くすることがＦＥＴの性能向上の鍵となる。その一つの
方法として、基板上に設けられたゲート電極をマスクと
してイオン注入を行い、セルファライン的にソース・ド
レイン領域を形成する事が知られている。　この際、Ｌ
ＳＩの高集積化に伴って、１−以下の微細なＦＥＴを形
成するにはゲート電極の加工精度が重要である。この様
なゲート電極形成に当っては、等方性のエツチングでは
もはやむりであり、ゲート電極の材料と下地の材料間の
選択比及び、異方性塵が良好にとれる条件で異方性エツ
チングする必要がある。

例えば、高周波イオンエツチング装置を用いて所望の陰
極降下電圧（自己バイアスｖｄｃ）に保って行えば良い
のである。しかしこの場合には処理するウェハの総面積
が変われば、　このＶｄｃが変動する結果が得られた。

即ち、−枚のウェハ上に設けられるゲート電極を反応性
イオンエツチングして形成する場合に設定した反応ガス
の圧力、流量高周波電力と同様の値で、複数枚のウェハ
を処理すると、−枚の場合より低い自己バイアスになっ
てしまい、ゲート電極は良好に異方性エツチングされな
い。また、ウニへ−枚の場合でも加工されるゲート電極
の形状が最初のウェハと異なり、エツチングされる面積
が変わった場合にも同様の事が言える６ ゲート電極の加工性が悪いとゲート、ソース間の抵抗が
大きくなり高速性が阻害される等の問題を生じる。

（発明が解決しようとする課題） 従来のエツチング方法では、ウェハ上の被加工膜のエツ
チング面積が変わった場合所望の加工形状に被加工膜を
異方性エツチングする事ができず、ＧａＡｓデバイス等
の半導体装置を再現性良く高い歩留りで形成する事がで
きなかった。

本発明は、上記問題点に鑑みなされたもので。

被加工膜のエツチング面積が変わっても所望の形状の電
極あるいは配線に加工し、再現性良く高歩留りで形成す
る事の可能なエツチング方法を提供する事を目的とする
。

〔発明の構成〕

（課題を解決するための手段） 本発明は、ウェハに、例えば高融点金属の窒化物、硅化
物、硅窒化物等の被加工膜を形成する工程と、該被加工
膜上にマスクを形成する工程と、所望の反応性ガスをイ
オンにし、前記被加工膜の露出面積に応じて定めた加速
電圧で前記イオンを加速して、前記ウェハ面に形成され
た前記被加工膜に当てて、前記被加工膜を異方性エツチ
ングする工程とを具備する事を特徴とするエツチング方
法を提供する。

さらに、ウェハ上での全被加工膜の露出面積は、ダミー
パターン用のマスクを別に設けて、所望の加速電圧を出
せる一定の値に制御される。

（作　用） 複数枚のウェハ上に設けられた被加工膜を異方性エツチ
ングする場合の自己バイアスは、異方性エツチングする
総面積が変わっても、常に一定に保たれる様になってい
る。従って、ウニへの枚数あるいはウェハ上での被加工
膜の露出面積が変わっても、ウェハ上に設けられた被加
工膜は同時に良好に異方性エツチングされる事が可能で
ある。

これによりショットキ電極等の精度良い加工が可能とな
る。

（実施例） 本発明の詳細を実施例によって説明する。

第１図は、本発明の第１の実施例に係るＧａＡｓＭＥＳ
ＦＥＴを製造工程順に示した断面図である。

先ず、インゴットから切り出して３インチウェーハにし
た半絶縁性のＧａＡｓ基板■上にレジストを塗布した後
バターニングを行いマスク（２１）を形成する。ついて
Ｓｉイオンをマスク（２１）上からドーズ量２．ｌＸ１
０”（！ＩＩ−”、加速電圧５０ＫｅＶの条件にて注入
した後、活性化の為の熱処理をＡｇｅ３ガスを用いたキ
ャップレスアニール法により８５０℃で２０分間行って
ｎ型の動作層■を形成する（第１図（ａ））。

次に、レジスト（２□）を除去した後に基板■の全面に
被加工膜として例えば、窒化タングステン膜（４□）を
反応性スパッタによって２０００人厚に被着する。この
窒化タングステン膜（４□）は動作層■と良好なショッ
トキー接合をなす（第１図（ｂ））。

ついで、この窒化タングステン膜（４１）上にレジスト
を再び塗布した後バターニングを行ってマスク（２□）
を形成する。しかる後、この窒化タングステン膜（４□
）を被着した基板■を一枚のウェハのまま反応性イオン
エツチング装置内に設置し、反応ガスとして、例えばＣ
Ｆ、ガス２０ｃｃ／ｗｉｎ、０２ガス１０ｃｃ／ｌ１ｉ
ｎを夫々装置内に導入する。そして、例えば高周波電力
２００Ｗ、　　圧力１０Ｐａによる自己バイアス−４２
０Ｖの条件にて７分間の反応性イオンエツチングを、基
板■が露出するまで行う。この時、　ＣＦ４ガスはイオ
ン化され、基板のエツチングに寄与している。この状態
でショットキーゲート電極（４□）は垂直にエツチング
されている（第１図（Ｃ））。

これとは別に、同時に２枚のウェハを処理するにはガス
圧を一定にして高周波電力を２１５Ｗに設定する事で一
枚の場合と同様に自己バイアス−４２０Ｖにでき、再現
性良く窒化タングステン膜（４１）を削る事ができる。

また、同一ウェーハ３枚の場合には高周波電力２３０Ｗ
、４枚の場合には同じ＜２４５Ｗ、５枚の場合には同じ
＜　２６０Ｗに夫々変える事でウェハ１，２枚処理と同
様に自己バイアスを一４２０ｖの一定値に保った状態で
、窒化タングステン膜（４□）を良好に削る事ができる
。

このエッチング工程終了後、レジスト（２，）を除去し
て、再び全面に絶縁膜例えばレジストを塗布しパターニ
ングを施してマスク（２，）を形成する。

このレジストのマスク（２３）とショットキーゲート電
極（４，）とをマスクにしてＳＬイオンをドーズ量３、
ＯＸ　１０１０１３ａ”、加速電圧１２０ＫｓＶの条件
にて注入して高濃度不純物層（５１）、　（６，）を形
成する（第１図（ｄ））。

さらに、レジスト（２３）を除去した後全面にＭＯＣＶ
Ｄ法により保護膜として例えば、窒化アルミニウム膜■
を堆積する。そしてこの状態で１例えば８２０℃、２０
分間の熱処理を行い、高濃度不純物層（Ｓｔ）。

（６１）を活性化してソース・ドレイン領域（５□）。

（６□）を形成する（第１図（ｅ））。

最後に、窒化アルミニウム膜■をそのまま残し、この膜
のソース・ドレイン領域（５□）、　（ＳＺ）上に開口
を設け、リフトオフ法を用いてＡｕＧｅのソース・ドレ
イン電極（へ）、■を形成する（第１図（ｆ））。

このようにしてゲート長０．８ｐのＧａＡｓ　ＭＩＥＳ
ＦＥＴを形成するが、これを電子顕微鏡で測定した結果
、ゲート電極には裾ひき部やアンダーカットは全くなく
、設計値通りに０．８ｐのゲート長であり、表面での結
晶性も良好であった。また、５枚のウェハを同時に処理
した際の同一基板上に複数形成されたゲート電極の幅は
均一化されており、これに伴って閾値電圧（Ｖｂｈ）の
バラツキもエツチング条件をウェハの処理枚数につれて
変えない従来方法で形成した場合に比べ約２０％低減さ
れた。さらに、動作層■に接するゲート電極（４□）の
エツジがシャープに寸法通りに加工できるため、ゲート
の逆方向耐圧は８ｖであり、バラツキもなく実現できた
。゛ さらに、くり返して同様のＭＥＳＦＥＴを５枚のウェハ
上に同時形成したが、再現性も良好であった。

次に１本発明の各実施例に用いた平行平板型の反応性イ
オンエツチング装置を第２図（ａ）に示す。

第２図（ｂ）は陰極の電位を示す。

真空容器（２３）内には、陽極（２４）、陰極（２５）
が平行に設けられている。陰極（２５）上には試料（２
６）が置かれている。ここでは−枚の場合を示したが、
同時に複数枚セットできる。また（２７）はマツチング
回路、　（２８）は１３．５６Ｍ）Ｉｚの高周波電源で
ある。この平行平板間に高周波が印加されると反応性ガ
スは陽イオンと電子に分離されプラズマ（２９）が形成
される。　１３．５５ＭＨｚの高周波が印加される為に
、イオンは電界の変化に追随できないが、電子は動かさ
れ、陰極に到達する正負の電荷量を相殺する様に陰極（
２５）は負に偏倚する（第２図（ｂ）参照）、この自己
バイアスＶｄｃ　（或いは陰極降下電圧と呼ばれる）に
よりイオンは加速されウェー八に到達しエツチングに寄
与する。

さて、所望の自己バイアスの範囲については以下の事に
より決定した。第３図は、この自己バイガスに対する、
ＧａＡｓ基板上に設けられた窒化タングステンの異方性
度（Ａ）を示すものである。　ここで異方性度はエツチ
ング深さ／パターン変換差の値である。　この図から、
自己バイアスを一４００ｖ以上にする事で、ψの異方性
度を達成できることが判る。

また第４図はＧａＡｓ基板上にゲート長３．５μｓ幅２
０．０．の窒化タングステンのショットキーゲート電極
を形成した際の自己バイアスに対するこのゲート電極の
バリアハイド（φ０．）を示すものである。

本実施例で説明した様なＭＥＳＦＥＴのショットキーゲ
ート電極を形成するには少くとも０．７Ｖ以上のφ１．
が必要であるので、この第４図から自己バイアスの絶対
値ｌ　Ｖｄｃ　ｌは４５０ｖ以下が好ましい事が判る。

従って、第３図及び第４図の説明から、自己バイアスの
絶対値は４００Ｖ以上、　４５０Ｖ以下が好ましく、実
施例では例えば４２０ｖ一定にしてＭＥＳＦＥＴを製造
した。

また自己バイアスは以下の方法で制御される。

即ち、第５図は、自己バイアス−４２０ｖ−重下の条件
で窒化タングステン膜の露出面積及び、この露出面積を
３インチＧａＡｓウェハの枚数に換算した値を横軸にし
、これに対する高周波電力（０で示し、圧力はＬＯＰａ
一定とした）とガスの圧力（Δで示し、電力は２００Ｗ
一定とした）を夫々示したものである。この際、ガス及
びその流量は第１の実施例同様ＣＦ４ガス、　２０ｃｃ
／ｍｉｎ、０２ガス、　１０ｃｃ／ｍｉｎとしている。

この図から判る様に、高周波電力を増加させる事でウェ
ハが増加してもその上に設けられた窒化タングステン膜
を、最適な自己バイアス−４２０Ｖにできる。　この場
合には印加する電力を電気的に制御するだけで良く簡単
に自己バイアスを所望の一定値にする事ができる。また
、あるいはガスの圧力を下げる事により、自己バイアス
を一４２０ｖにでき、　同様に複数枚のウェーハを一度
に処理できる事が判る。被加工膜の露出面積が変化した
場合に自己バイアスを所望の値で一定に保つ方法として
この他に、反応性ガスの流量を変化させるか、エツチン
グ装置内の陽極と陰極との間隔を変えても良い。

本発明の第２の実施例を第６図を参照して説明する。こ
の実施例は、被加工膜の露出面積を変えて自己バイアス
を制御した場合のＧａＡｓＭＥＳＦＥＴの製造方法であ
る。

まず、−枚のウェハとしてインゴットから切り出された
半絶縁性ＧａＡｓ基板■に、パターニングされたレジス
トのマスク（２１）を用いて、Ｓｉ＋イオンを３０Ｋｅ
Ｖ　テ３．ＯＸ　１０１２ａｓ−”注入シた後８２０’
Ｃ２０分間のキャップレスアニールを施して動作層■を
形成する（第６図（ａ）。

次に被加工膜として例えば窒化タングステン膜（４１）
を反応性スパッタによって堆積する（第６図（ｂ））。

次に第２図に示したエツチング装置にこのウェハをセッ
トする。ここでフォトレジストのゲート電極用マスク（
２□）及びダミーパターン用のマスク（２，）上から反
応性イオンエツチングによって窒化タングステン（４１
）を加工してゲート電極（４□）及びダミーパターン（
４，）を形成する（第６図（ｃ））。

ここで、ＧａＡｓ基板上に設けられた窒化タングステン
の露出面積に対する自己バイアスの関係を第７図に示す
、これは、第２図に示した装置を用いて高周波電力２５
０Ｗ、ガス圧５Ｐａ、　　ＣＦ４ガス２０ｃｃ／ｗｉｎ
、０□ガス１０ｃｃ／ｗｉｎの条件で測定した値である
。

この第７図をもとに、ダメージなく、異方性の加工形状
となる４２０Ｖの自己バイアスが得られるようにダミー
パターン（４３）の露出面積を選ぶ、窒化タングステン
の露出面積は１５ａ＃（７１）であるので。

これに対するダミーパターンの露出面積を１７．５ａＪ
（７２）に設定している。この様にダミーパターン（４
３）の面積を可変にすることによって、いがなるデバイ
スを作る際にも窒化タングステン膜の露出面積は常に一
定とする事が可能である６例えば。

このウェハ２枚を同時にエツチングする場合には、１枚
目及び２枚目の露出面積１５ｃｄ（７３）、　１５ａＪ
（７４）に対して、　これらのウェハ上に全体で２．５
ａｉ（７５）のダミーパターンを形成しておく。その結
果、自己バイアスも一４２０ｖの値が安定して得られ、
加工形状、電気的特性も第１の実施例同様に安定して得
られる。

このエツチング工程終了後、ひき続いてこのゲート電極
にセルファラインしてＳｉ＋イオンを１００Ｖｅ　ｖで
３．０Ｘ１０”ｃｍ−”注入し窒化アルミニウム■を保
護膜にして８２０℃２０分のキャップアニールを行い、
ソース（５□）、ドレイン（６□）領域を形成する（第
６図（ｄ））。

このソース、ドレイン領域（５２）、　（６２）上にＡ
ｕＧｅ／Ａｕによるオーミック性のソース・ドレイン電
極（へ）、０をリフトオフ法及び４００℃８分の熱処理
によって形成する（第６図（ｅ））。

以上の第１及び第２の実施例では、　　Ｖｄｅを一定に
保って加速電圧を一定化し異方性エツチングを行ったが
、Ｖｄｃに数１０Ｖのプラズマポテンシャルを加えた電
位を一定にして行っても良い。

また各実施例ではＧａＡｓのＭＥＳＦＥＴを形成する場
合について説明したが、他のＳＬ、Ｇａ等の半導体やＩ
ｎＰ、　　ＡＱＧａＡｓ等の化合物半導体を下地とする
半導体装置例えばＭＯＳＦＥＴやＭＩＳＦＥＴの加工に
も用いることができる。また被加工膜は窒化タングステ
ンの他に硅化タングステン、窒化珪化タングステンなど
のタングステンやモリブデン等高融点金属の窒化物、硅
化物、硅窒化物でもよい。

エツチングガスとなるフッ化ガスとしては、ＣＦ４ガス
の他にＣＦ、　、　ＣＨＦ、　、　ＮＦ、等を用いても
良いし、場合によってはフッ化ガス以外のガスを使って
も構わない。

〔発明の効果〕

上記構成により、常に所望の一定加速電圧にしてエツチ
ングさせ高い再現性と高歩留りを両立させた特に化合物
半導体装置の製造に適したエツチング方法を提供できる
。

【図面の簡単な説明】

第１図は本発明の一実施例を工程順に示した断面図、第
２ｒＩ！Ｉは本発明の一実施例に用いた装置を示す図、
第３図、第４図、第５図は本発明の第１の実施例を説明
する図、第６図、第７図は本発明の第２の実施例を説明
する図である。 １・・・半絶縁性ＧａＡｓ基板、　　３・・・ｎ型Ｇａ
Ａｓの動作層、４□・・・窒化タングステンのショット
キーゲート電極、４３・・・窒化タングステンのダミー
パターン、５□、６．・・・ｎ”ＧａＡｓのソース・ド
レイン領域、７・・・窒化アルミニウム膜、 ８．９・・・ＡｕＧａのソース・ドレイン電極。 代理人　弁理士　　則　近　憲　佑 同　　松山光之 第　　１　　図 第　　１！Ｑ 第２図 ０　　２００　４Ｌｏｏ　　　６００’　　８００　　
ｔｏ００白乙バイアス　Ｖｏｃ　　（−Ｖ） ＠　　３　　図 ０　　２００　　４ＬＯｏ　　　ＢＯＯＢＯＯ１０ＤＤ
自こバイアス　ＶＤｃ　　（Ｖン 第４図

Claims (2)

【特許請求の範囲】
1. （１）化合物半導体の基板上に、高融点金属の窒化物、
   高融点金属の硅化物及び高融点金属の硅窒化物から選ば
   れる被加工膜を形成し、該被加工膜上にマスクを形成し
   た被加工膜の露出面積が異なる試料を反応性イオンエッ
   チング装置に順次装填してエッチングするに際し、前記
   被加工膜の露出面積の変化に対し一定の加速電圧でイオ
   ンが加速され、前記被加工膜を異方性エッチングするよ
   うに各エッチング工程でエッチング条件を設定すること
   を特徴とするエッチング方法。
2. （２）基板上に被加工膜を形成する工程と、該被加工膜
   上に、設定した加速電圧でエッチングされるように被加
   工膜の露出面積を調整するダミーパターンを含むマスク
   を形成し、前記被加工膜を反応性イオンエッチングする
   工程とを具備する事を特徴とするエッチング方法。