JPS6218071A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS6218071A JPS6218071A JP15597185A JP15597185A JPS6218071A JP S6218071 A JPS6218071 A JP S6218071A JP 15597185 A JP15597185 A JP 15597185A JP 15597185 A JP15597185 A JP 15597185A JP S6218071 A JPS6218071 A JP S6218071A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- layer
- active layer
- heat treatment
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の製造方法、特に化合物半導体を用
いた電界効果トランジスタにおけるゲート電極形成方法
に関する。
いた電界効果トランジスタにおけるゲート電極形成方法
に関する。
化合物半導体、とりわけ砒化ガリウム（ＧａＡＳ）は超
高速及び超高周波集積回路の製造が可能となる材料上の
特性を有し、特にＭＥＳ型電界効果トランジスタ（以下
ＭＥＳＦＥＴ）の開発及び、それを用いた集積回路の開
発が精力的になされている。
高速及び超高周波集積回路の製造が可能となる材料上の
特性を有し、特にＭＥＳ型電界効果トランジスタ（以下
ＭＥＳＦＥＴ）の開発及び、それを用いた集積回路の開
発が精力的になされている。
高性能集積回路実現のためには、ＭＥＳＦＥＴ単体の性
能の向上、即ち相互コンダクタンスの増大が不可欠であ
る。相互コンダクタンス値の増大のためには、ゲート長
の短縮及び動作層キャリア濃度の増大が必要である。前
者に関しては微細加工技術を駆使した検討がなされてお
り、後者に関しては現状使用されているキャリア濃度、
即ち〜２ Ｘ１０”ａｍ−３に比べ５〜１０倍高いキャ
リア濃度を有する動作層に関する検討が必要である。
能の向上、即ち相互コンダクタンスの増大が不可欠であ
る。相互コンダクタンス値の増大のためには、ゲート長
の短縮及び動作層キャリア濃度の増大が必要である。前
者に関しては微細加工技術を駆使した検討がなされてお
り、後者に関しては現状使用されているキャリア濃度、
即ち〜２ Ｘ１０”ａｍ−３に比べ５〜１０倍高いキャ
リア濃度を有する動作層に関する検討が必要である。
従来より用いられているＧａＡｓＭＥＳＦＥＴの典型的
な構造は第３図に示す様なものである［：ｉ１４回固体
素子コンファレンス・プロシーディンダメ３３５頁（Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｅｓ Ｐ、３３５） ］ ｏ図において、３１は
半絶縁性Ｇ ａ Ａ Ｓ Ｗ板、３２は動作層、３３は
ゲート電極、３４はソース・ドレインオーミック電極で
ある。この従来構造を用いてＭＥＳＦＥＴの性能向上、
即ち相互コンダクタンス値の増大を図る場合、以下に述
べる様な、いくつかの問題が派生する。
な構造は第３図に示す様なものである［：ｉ１４回固体
素子コンファレンス・プロシーディンダメ３３５頁（Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ Ｃｏ
ｎｆｅｒｅｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｅｓ Ｐ、３３５） ］ ｏ図において、３１は
半絶縁性Ｇ ａ Ａ Ｓ Ｗ板、３２は動作層、３３は
ゲート電極、３４はソース・ドレインオーミック電極で
ある。この従来構造を用いてＭＥＳＦＥＴの性能向上、
即ち相互コンダクタンス値の増大を図る場合、以下に述
べる様な、いくつかの問題が派生する。
第１の問題点はゲート耐圧の問題である。即ち、動作層
キャリア濃度を現状レベルの５〜１０倍に、即ち１〜２
Ｘｌ０１８ｃｍ−３に増大せしめた場合、ゲート電極
材料被着前の動作層表面の前処理時の汚染、ゲート電極
材料被着時の損傷、ゲート電極加工及びその後の洗浄で
導入される損傷、汚染に起因し、ゲート耐圧の劣化が生
ずる。
キャリア濃度を現状レベルの５〜１０倍に、即ち１〜２
Ｘｌ０１８ｃｍ−３に増大せしめた場合、ゲート電極
材料被着前の動作層表面の前処理時の汚染、ゲート電極
材料被着時の損傷、ゲート電極加工及びその後の洗浄で
導入される損傷、汚染に起因し、ゲート耐圧の劣化が生
ずる。
第２の問題点はＭＥＳＦＥＴ寄生抵抗値の増大である。
即ち、動作層キャリア濃度を１〜２ Ｘｌ０１８ｃｍ−
３に増大せしめた場合、しきい値電圧との関係上動作層
の膜厚は４００人程度と薄くなるが、上述と同様の原因
により、動作層表面のキャリア濃度の減少が生じ、その
程度は動作層膜厚が薄い事から無視しく辱ず、従って寄
生抵抗値の増大を生せしめる。
３に増大せしめた場合、しきい値電圧との関係上動作層
の膜厚は４００人程度と薄くなるが、上述と同様の原因
により、動作層表面のキャリア濃度の減少が生じ、その
程度は動作層膜厚が薄い事から無視しく辱ず、従って寄
生抵抗値の増大を生せしめる。
以上述べた様に、ＦＥＴ性能向上のため動作層キャリア
濃度の増大の必要性が認識されているにもかかわらず、
上述した問題点の派生により、動作層キャリア濃度の増
大に伴うＦＥＴ性能向上の効果は充分引き出されてはい
ない。
濃度の増大の必要性が認識されているにもかかわらず、
上述した問題点の派生により、動作層キャリア濃度の増
大に伴うＦＥＴ性能向上の効果は充分引き出されてはい
ない。
以上の点を考慮し、本発明は、動作層キャリア濃度増大
のＦＥＴ性能向上の効果を充分引き出し得る、新規なゲ
ート電極形成方法よりなる半導体素子製造方法を提供す
る事を目的としている。
のＦＥＴ性能向上の効果を充分引き出し得る、新規なゲ
ート電極形成方法よりなる半導体素子製造方法を提供す
る事を目的としている。
本発明の半導体素子製造方法は化合物半導体動作層上に
、この動作層の導電型と反対の導電型を有する導電層を
形成し得る不純物がドープされたゲート電極材料を被着
し、パターニングした後、高温熱処理を実施し、前記ゲ
ート電極材料にドープされた不純物を前記動作層中へ拡
散せしめ、この拡散により生じた拡散層と前記動作層と
により異種導電型接合を形成する事を特徴としている。
、この動作層の導電型と反対の導電型を有する導電層を
形成し得る不純物がドープされたゲート電極材料を被着
し、パターニングした後、高温熱処理を実施し、前記ゲ
ート電極材料にドープされた不純物を前記動作層中へ拡
散せしめ、この拡散により生じた拡散層と前記動作層と
により異種導電型接合を形成する事を特徴としている。
本発明の方法により製造されたＭＥＳＦＥＴの模式的断
面構造を第２図に示す。第２図を参照して、前に述べた
従来方法にみられたいくつかの問題点が本発明の方法を
用いる事によりいかに回避し得るかについて述べる。こ
こで２１は半絶縁性ＧａＡｓ基板、２２は動作層、２３
はゲート電極、２４はゲート電極材料にドープされた不
純物の拡散により形成された拡散層、２５はソース・ド
レインオーミック電極、Ｉ！、はＭＥＳＦＥＴのしきい
値電圧を決定する動作層２２の膜厚、１２は寄生抵抗値
を決定する導電層膜厚である。本発明による製造方法に
おいては、ゲート電極２３にドープされた動作層２２の
導電型と反対の導電型を有する導電層を形成し得る不純
物の高温熱処理による拡散により生じた拡散層２４と動
作層２２との界面が、実質のゲート界面となる事が特徴
であり、ゲート電極材料が被着された初期界面から拡散
層２４の膜厚分だけ動作層内部に移行しており、これに
より、ゲート電極形式、加工に絡んだ損傷、汚染による
影響の回避が可能となる。また寄生抵抗値を決定する導
電層膜厚β２が動作層膜厚ＩｌＩと比べ大となる事から
、従来の方法により製造された半導体素子にみられた寄
生抵抗値増大の回避が可能となる。
面構造を第２図に示す。第２図を参照して、前に述べた
従来方法にみられたいくつかの問題点が本発明の方法を
用いる事によりいかに回避し得るかについて述べる。こ
こで２１は半絶縁性ＧａＡｓ基板、２２は動作層、２３
はゲート電極、２４はゲート電極材料にドープされた不
純物の拡散により形成された拡散層、２５はソース・ド
レインオーミック電極、Ｉ！、はＭＥＳＦＥＴのしきい
値電圧を決定する動作層２２の膜厚、１２は寄生抵抗値
を決定する導電層膜厚である。本発明による製造方法に
おいては、ゲート電極２３にドープされた動作層２２の
導電型と反対の導電型を有する導電層を形成し得る不純
物の高温熱処理による拡散により生じた拡散層２４と動
作層２２との界面が、実質のゲート界面となる事が特徴
であり、ゲート電極材料が被着された初期界面から拡散
層２４の膜厚分だけ動作層内部に移行しており、これに
より、ゲート電極形式、加工に絡んだ損傷、汚染による
影響の回避が可能となる。また寄生抵抗値を決定する導
電層膜厚β２が動作層膜厚ＩｌＩと比べ大となる事から
、従来の方法により製造された半導体素子にみられた寄
生抵抗値増大の回避が可能となる。
以下、本発明の実施例について第１図を参照して説明す
る。
る。
半絶縁性ＧａＡｓ基板１を用意し、分子線エピタキシャ
ル成長装置を用い、Ｓｉドープ。
ル成長装置を用い、Ｓｉドープ。
２ ）＜ｌＱ１８ｃｍ−３の電子濃度及び５００人の膜
厚を有するエピタキシャル層動作層２を成長した。次に
高融点金属シリサイド例えばタングステンシリサイド（
ＷＳＳ１３）とＭｇとの共スパッタによりＭｇのドープ
されたタングステンシリサイド膜５０００人の膜厚で形
成し、パターン化されたレジストをマスクとしてタング
ステンシリサイド膜をＣＦ、＋０２ガスを用いたドライ
エツチングにより加工し、レジストを除去する事により
ゲート電極３を形成した（第１図（ａ））。次に、高温
熱処理用アニール保護膜としてシリコン窒化膜４を全面
に形成し、水素ガス中り５０℃、２０分の熱処理により
ゲート電極３中のＭｇを動作層２中に拡散せしめｐ型拡
散層５を形成し、この拡教層５により動作層２２との異
種導電型接合を形成する（第１図（ｂ））。次に、シリ
コン窒素膜４を除去し、リフトオフ法によりＡｕ・Ｇｅ
及びＮ１膜をソース・ドレイン電極となる領域に形成し
、リフトオフ用レジスト除去後、水素ガス中り００℃、
１分のアロイ処理を行い、ソース・ドレインオニミック
電極６を形成し、本発明の方法によるＧａＡｓＭＥＳＦ
ＥＴの製造を完了した（第１図（Ｃ））。
厚を有するエピタキシャル層動作層２を成長した。次に
高融点金属シリサイド例えばタングステンシリサイド（
ＷＳＳ１３）とＭｇとの共スパッタによりＭｇのドープ
されたタングステンシリサイド膜５０００人の膜厚で形
成し、パターン化されたレジストをマスクとしてタング
ステンシリサイド膜をＣＦ、＋０２ガスを用いたドライ
エツチングにより加工し、レジストを除去する事により
ゲート電極３を形成した（第１図（ａ））。次に、高温
熱処理用アニール保護膜としてシリコン窒化膜４を全面
に形成し、水素ガス中り５０℃、２０分の熱処理により
ゲート電極３中のＭｇを動作層２中に拡散せしめｐ型拡
散層５を形成し、この拡教層５により動作層２２との異
種導電型接合を形成する（第１図（ｂ））。次に、シリ
コン窒素膜４を除去し、リフトオフ法によりＡｕ・Ｇｅ
及びＮ１膜をソース・ドレイン電極となる領域に形成し
、リフトオフ用レジスト除去後、水素ガス中り００℃、
１分のアロイ処理を行い、ソース・ドレインオニミック
電極６を形成し、本発明の方法によるＧａＡｓＭＥＳＦ
ＥＴの製造を完了した（第１図（Ｃ））。
以上述べた方法により製造されたＭＥＳＦＥＴの特性を
比較評価するために、以下に述べる従来方法を用いたＭ
ＥＳＦＥＴも試作した。即ち、半絶縁性ＧａＡｓ基板上
に分子線エピタキシャル成長装置を用い、２×１０１６
ＣＩ［ｌ−３の電子濃度及び２５０人の膜厚を有するエ
ピタキシャル層を形成した。次に、タングステンシリサ
イド膜を５００ＯＡの膜厚で堆積し、ドライエツチング
法によりゲート電極を形成した。以下、シリコン窒化膜
を形成し、水素ガス中２０分間の高温熱処理を行い、シ
リコン窒化膜除去後オーミック電極を形成し、従来方法
によるＭＥＳＦＥＴの製造を完了、した。この従半方法
による製造では、高温熱処理温度として４００，６００
゜８５０℃の３条件を選んだ。
比較評価するために、以下に述べる従来方法を用いたＭ
ＥＳＦＥＴも試作した。即ち、半絶縁性ＧａＡｓ基板上
に分子線エピタキシャル成長装置を用い、２×１０１６
ＣＩ［ｌ−３の電子濃度及び２５０人の膜厚を有するエ
ピタキシャル層を形成した。次に、タングステンシリサ
イド膜を５００ＯＡの膜厚で堆積し、ドライエツチング
法によりゲート電極を形成した。以下、シリコン窒化膜
を形成し、水素ガス中２０分間の高温熱処理を行い、シ
リコン窒化膜除去後オーミック電極を形成し、従来方法
によるＭＥＳＦＥＴの製造を完了、した。この従半方法
による製造では、高温熱処理温度として４００，６００
゜８５０℃の３条件を選んだ。
以上述べた本発明方法と従来方法により製造されたゲー
ト長１μｍ、ゲート幅ｌＱｕｍを有するＭＥＳＦＥＴに
対ししきい値電圧（ドレイン電流２μＡを与えるゲート
電圧で定義）、相互コンダクタンス（ドレイン電圧ＩＶ
、ゲート電圧ＯＶで測定）及びゲート耐圧（ゲート逆方
向電流１μＡを与えるゲート電圧で定義）を測定した。
ト長１μｍ、ゲート幅ｌＱｕｍを有するＭＥＳＦＥＴに
対ししきい値電圧（ドレイン電流２μＡを与えるゲート
電圧で定義）、相互コンダクタンス（ドレイン電圧ＩＶ
、ゲート電圧ＯＶで測定）及びゲート耐圧（ゲート逆方
向電流１μＡを与えるゲート電圧で定義）を測定した。
測定したＭＥＳＦＥＴの個数は５０個であり、得られた
結果を下表に示す。
結果を下表に示す。
この表の結果から明らかな様に、しきい値電圧の平均値
は本発明方法のものと従来の方法によるものとでほぼ同
一の値が得られているが、標準偏差は本発明の方法によ
り製造されたＭＥＳＦＥＴでは小さな値が得られている
。また、相互コンダクタンス値をみた場合、本発明の方
法で製造されたＭＥＳＦＥＴでは４６０ｍ５／＋ｎ＋ｍ
と大きな値が得られており、高電子濃度動作層を用いた
効果がみられている。一方、従来の方法で製造されたＭ
ＥＳＦＥＴではほぼ３００ｍ５／ｍｍ程度と、本発明の
方法で得られた値に比べ小さく、高温熱処理温度が大と
なるに従かい小さな値となっている。また、ゲート耐圧
は、従来の方法で製造されたＭＥＳＦＥＴでは小さな値
であり、劣化しているが、本発明の方法により製造され
たＭＥｓＦＥＴでは良好な特性を示している。以上によ
り本発明による半導体素子製造方法の効果７Ｉ、！実証
された。なお、本発明は上記実施例に限定されるもので
はなく、本発明の′範囲内で種々の変形、変更が可能な
ことはもちろんである。例えばゲート電極材料として上
記実施例では高融点金属シリサンドを用いたが、高融点
金属であってもよい。また、化合物半導体は、ＧａＡｓ
に限らず、その他の化合物半導体をも用いることができ
る。
は本発明方法のものと従来の方法によるものとでほぼ同
一の値が得られているが、標準偏差は本発明の方法によ
り製造されたＭＥＳＦＥＴでは小さな値が得られている
。また、相互コンダクタンス値をみた場合、本発明の方
法で製造されたＭＥＳＦＥＴでは４６０ｍ５／＋ｎ＋ｍ
と大きな値が得られており、高電子濃度動作層を用いた
効果がみられている。一方、従来の方法で製造されたＭ
ＥＳＦＥＴではほぼ３００ｍ５／ｍｍ程度と、本発明の
方法で得られた値に比べ小さく、高温熱処理温度が大と
なるに従かい小さな値となっている。また、ゲート耐圧
は、従来の方法で製造されたＭＥＳＦＥＴでは小さな値
であり、劣化しているが、本発明の方法により製造され
たＭＥｓＦＥＴでは良好な特性を示している。以上によ
り本発明による半導体素子製造方法の効果７Ｉ、！実証
された。なお、本発明は上記実施例に限定されるもので
はなく、本発明の′範囲内で種々の変形、変更が可能な
ことはもちろんである。例えばゲート電極材料として上
記実施例では高融点金属シリサンドを用いたが、高融点
金属であってもよい。また、化合物半導体は、ＧａＡｓ
に限らず、その他の化合物半導体をも用いることができ
る。
本発明は、ゲート電極材料にドープされた、動作層と反
対の導電型の導電層を形成し得る不純物を高温熱処理に
より動作層中へ拡散せしめ、実質のゲート電極界面が拡
散層と動作層との界面となり、この界面から動作層内部
に移行するようにしているので、ゲート電極の形成及び
加工時の損傷。
対の導電型の導電層を形成し得る不純物を高温熱処理に
より動作層中へ拡散せしめ、実質のゲート電極界面が拡
散層と動作層との界面となり、この界面から動作層内部
に移行するようにしているので、ゲート電極の形成及び
加工時の損傷。
汚染の影響を回避でき、このためゲート耐圧の劣化及び
寄生抵抗値の増大を防止することができる。
寄生抵抗値の増大を防止することができる。
第１図は本発明の一実施例を説明するための工程順に示
した半導体素子断面図。 第２図は本発明の方法により製造された半導体素子の断
面図。 第３図は従来の方法により製造された半導体素子の断面
図である。 １．２１．３１・・・・・・・・・ＧａＡｓ基板２．２
２．３２・・・・・・・・・動作層３．２３．３３・・
・・川・・ゲート電極４・・・・・・・・・・・・・山
川・・シリコン窒化膜５．２４・・・・・・・・・・・
川・拡散層６．２５．３４・・・・・川・ ソース・ド
レインオーミック電極 １１ ・・・・・・・・・・・１川・動作層厚み１２
・・・・・・・・・叩・・・・・寄生抵抗層厚み代理人
弁理士 岩 佐 義 幸 （ａ） （ｂ） （Ｃ） 第１図 ２３ ケ゛−トを杉く 第２図 第３図
した半導体素子断面図。 第２図は本発明の方法により製造された半導体素子の断
面図。 第３図は従来の方法により製造された半導体素子の断面
図である。 １．２１．３１・・・・・・・・・ＧａＡｓ基板２．２
２．３２・・・・・・・・・動作層３．２３．３３・・
・・川・・ゲート電極４・・・・・・・・・・・・・山
川・・シリコン窒化膜５．２４・・・・・・・・・・・
川・拡散層６．２５．３４・・・・・川・ ソース・ド
レインオーミック電極 １１ ・・・・・・・・・・・１川・動作層厚み１２
・・・・・・・・・叩・・・・・寄生抵抗層厚み代理人
弁理士 岩 佐 義 幸 （ａ） （ｂ） （Ｃ） 第１図 ２３ ケ゛−トを杉く 第２図 第３図
Claims (1)
- （１）化合物半導体動作層上に、この動作層の導電型と
反対の導電型を有する導電層を形成し得る不純物がドー
プされたゲート電極材料を被着し、パターニングした後
、高温熱処理を実施し、前記ゲート電極材料にドープさ
れた不純物を前記動作層中へ拡散せしめ、この拡散によ
り生じた拡散層と前記動作層とにより異種導電型接合を
形成する事を特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15597185A JPS6218071A (ja) | 1985-07-17 | 1985-07-17 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15597185A JPS6218071A (ja) | 1985-07-17 | 1985-07-17 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218071A true JPS6218071A (ja) | 1987-01-27 |
Family
ID=15617536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15597185A Pending JPS6218071A (ja) | 1985-07-17 | 1985-07-17 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218071A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6469068A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Gas laser equipment |
| JPS6469070A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Optical waveguide type gas laser equipment |
| JPS6469069A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Gas laser equipment |
-
1985
- 1985-07-17 JP JP15597185A patent/JPS6218071A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6469068A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Gas laser equipment |
| JPS6469070A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Optical waveguide type gas laser equipment |
| JPS6469069A (en) * | 1987-09-10 | 1989-03-15 | Mitsubishi Electric Corp | Gas laser equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62136883A (ja) | 自己整合電界効果トランジスタの製造方法 | |
| US4997779A (en) | Method of making asymmetrical gate field effect transistor | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS61256675A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 | |
| JPS6218071A (ja) | 半導体素子の製造方法 | |
| JPS6142963A (ja) | 半導体装置の製造方法 | |
| JPS60225478A (ja) | 化合物半導体装置の製造方法 | |
| JPS6318348B2 (ja) | ||
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JPH08124939A (ja) | 半導体装置の製造方法 | |
| JPS59213172A (ja) | 半導体装置およびその製造方法 | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| KR930007197B1 (ko) | 내열성 자기정렬 게이트 GaAs MESFET의 제조방법 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH01130572A (ja) | 化合物半導体装置の製造方法 | |
| JPH01107577A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03273648A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH05304172A (ja) | 化合物半導体装置の製造方法 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6158274A (ja) | 半導体装置の製造方法 | |
| JPS60198868A (ja) | 半導体装置の製造方法 | |
| JPS6142966A (ja) | 半導体装置の製造方法 | |
| JPS6024065A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6251270A (ja) | 電界効果トランジスタの製造方法 |