JPH03201529A

JPH03201529A - 半導体装置の製造方法

Info

Publication number: JPH03201529A
Application number: JP34195089A
Authority: JP
Inventors: Toshiya Tsukao; 塚尾　俊哉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1991-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は高融点金属膜をエツチングする工程を含む半導
体装置の製造方法に関し、特に、高融点金属膜の微細加
工を制御性良く行うことができる半導体装置の製造方法
に関する。

（従来の技術）半導体装置の高集積化に伴い、配線の幅は縮小し、総配
線長は延長されつつある。このため、配線抵抗の増加に
よる信号の遅延が問題となっている。この問題を解決す
るには、比抵抗の低い材料で、しかも半導体製造プロセ
スに適合する材料からなる膜を、配線パターンに微細加
工する技術が必要となる。

Ｗ（タングステン）、ＷＳｌｘ（タングステンシリサイ
ド）、ＷＮ（タングステンナイトライド）等のＷ基金属
材料は、高融点金属であるため、製造プロセスに不可欠
の各種熱処理によって劣化しにくい優れた耐熱性を有し
ている。また、これらのＷ基金属材料は、Ｆを含むエツ
チングガス、例えば、ＣＦ４、ＣＨＦ３、ＳＦｅ等を用
いることにより、容易にドライエツチングすることがで
きるという特性を有している。このため、Ｗ系高融点金
属材料は、ゲート電極、オーミック電極、配線等の材料
として、Ｓｉ系半導体装置のみならず、化合物半導体装
置にも広く利用されつつある。

高融点金属膜から、配線幅の狭い高アスペクト比の配線
を形成するには、ＲＩＥ　（リアクティブイオンエツチ
ング）等の異方性エツチングにより、高融点金属膜を微
細加工しなければならない。なぜなら、等方的なエツチ
ングでは、配線の側壁部もエツチング（サイドエッチ）
されることにより、アンダーカット等が生じ、アスペク
ト比の高い配線パターンを形成することが困難となるか
らである。

ＲＩ　Ｅ等の異方性エツチングは、プラズマ中に発生し
た正イオンが、負に帯電した基板にほぼ垂直に照射する
現象を利用するものである。イオンの照射は、イオン衝
撃により、エッチャントと被エツチング膜との化学的な
エツチング反応を促進する。しかし、基板に対して垂直
な面にはイオンがほとんど照射されないため、基板の主
たる面に対して平行な方向には、イオン衝撃によるエツ
チング反応の促進が生じない。こうして、エツチングは
、基板の主たる面に垂直な方向にのみ進行することにな
る。

（発明が解決しようとする課題）しかしながら、上述の従来技術においては、以下に述べ
る問題点があった。

Ｗ系高融点金属材料の微細加工を、従来のＲＩＥ等の異
方性エツチングにより行うと、配線の側壁部分にアンダ
ーカット等の形状異常が発生してしまうという問題があ
る。

第５図に、配線形状異常の例を示す。

半導体基板５１上に、パターニングされた高融点金属配
線５５が形成されている。高融点金属配線５５上には、
配線パターンを有するフォトレジスト５４がエツチング
マスクとして設けられている。ＲＩＨによる加工の際に
、高融点金属配線５５の側壁部もエツチングされてしま
ったため、高融点金属配線５５の側面は湾曲し、高融点
金属配線５５の幅はフォトレジスト５４の幅よりも縮小
してしまっている。このアンダーカット等のサイドエッ
チは、Ｗ系高融点金属とそのエッチャントとの化学的な
反応性が高いため、イオンの照射が起こりにくい配線５
５の側壁部でも、エツチングが進行してしまうために生
じる。

このようにして、配線５５の側面がエツチングされると
、所定幅の配線５５を形成することができない。特に、
幅の狭い高アスペクト比の配線を形成することができな
くなる。

また、高融点金属配線５５をゲート電極とじて用い、ゲ
ート電極形成後に、イオン注入法により、ゲート電極に
対して自己整合的にソース・ドレイン形成を行うタイプ
（セルファライン型）のＦＥＴでは、ゲート電極の形状
に上記のような異常が生じると、チャネル長、ゲート・
ソース間距離、及びゲート・ドレイン間距離を、再現性
よく所定の値に設定することができなくなる。

また、配線として、２種以上の高融点金属層が積層され
たものを形成する場合、一般に、各々の層は異なるエツ
チングレートを有しているため、層によってサイドエッ
チの程度に違いが生じる。

このため、高融点金属層の積層構造配線を従来のエツチ
ング技術により形成することは、極めて困難なものとな
る。

本発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、高融点金属膜をアンダー
カット等のサイドエッチが生じないようにして制御性良
く異方性エツチングを行うことができる半導体装置の製
造方法を提供することにある。

（課題を解決するための手段）本発明の半導体装置の製造方法は、高融点金属材料を主
たる成分とする膜をエツチングする工程に於て、エツチ
ングガスとして、ＣＨＦａとＳＦ６との混合ガスを用い
ており、そのことにより上記目的が達成される。

（実施例）以下に本発明を実施例について説明する。

まず、第１図を参照しながら、基板上に高融点金属であ
るＷＮからなる配線のみを形成する第１の実施例を説明
する。

半絶縁性ＧａＡｓ基板１１上に形成されたＷＮ膜（膜厚
３０００大）１３上に、配線パターン（電極幅０．　５
μｍ）を有するフォトレジスト（東京応化型０ＦＰＲ８
００）、１４を形成した（第１図（ａ））。

この後、基板１１を平行平板型電極を有するＲＩＥ装置
のチャンバ内に搬送し、上記フォトレジスト１４をエツ
チングに対するマスクとして、ＷＮＮｉ２ＯＲＩＥを行
った。このＲＩＥは、ＣＨＦ３とＳＦ８との混合ガスを
エツチングガスとして用い、エツチングガスの圧力を１
０Ｐａにして行った。なお、ＳＦ、がエツチングガス全
体に占める割合を１０ｍｏ１％とした。また、電極に印
加する電圧の周波数は、１３．５６ＭＨｚであり、投入
した電力は１００Ｗであった。

ＣＨＦ３とＳＦ６との混合ガスを用いた本実施例のＲＩ
Ｈによれば、エツチングの進行に伴ってＷＮＮｉ２Ｏ表
面に凹部が形成されつつあるとき、該凹部の側壁に、Ｃ
ＨＦ３から生ずるポリマ堆積物が形成された。この堆積
物のために、ＷＮＮｉ２Ｏ側壁部のエツチングが抑制さ
れた。従って、形成されたＷＮ配線１５の側壁は基板１
の表面に対して垂直となり、しかも、配線１５の幅はフ
ォトレジスト１４のパターンの幅からずれなかった（第
１図（ｂ））。

次に、上記実施例に於て、エツチングガス中に占めるＳ
Ｆ６の割合及びエツチングガスの圧力を変化させた場合
の、ＷＮ配線のエツチング形状の変化を説明する。

第２図（ａ）、（ｂ）、及び（ｃ）の各々は、エツチン
グガス中に占めるＳＦａの割合を、各々５ｍｏ１％、１
０ｍｏ１％、及び２０ｍｏ１％として、ＷＮ膜のエツチ
ングを行った後の、ＷＮ配線２５のエツチング形状を示
している。なお、エツチングガスの圧力は、一定値（１
０Ｐａ）である。

第２図かられかるように、ＳＦ６の割合が５ｍｏ１％の
とき、ＷＮＥ線２５の形状は順テーバとなっている。Ｓ
Ｆ６の割合が２０ｍｏ１％のとき、ＷＮ配線２５の側壁
はアンダーカットされている。ＳＦ６の割合が１０＋ｎ
ｏ１％のとき、ＷＮ配線２５の側壁は基板１の表面に対
して垂直になっている。このように、ＳＦ、の割合が増
加する程、ＷＮ配線２５がサイドエッチされるようにな
るのは、ＳＦ８の割合が増加すると、ＷＮ配線２５の側
壁へのポリマ堆積量が減少するためである。

次に、上記のエツチング工程と同様のエツチング工程を
、エツチングガス圧力を５Ｐａに変更して行った。その
結果、第２図に示す結果と同様の結果が得られた。

第３図に、上述の各条件でＷＮ膜のエツチングを行った
ときの、ＷＮ膜のエツチングレートを示す。

ここで、グラフの縦軸はＷＮ膜のエツチングレート（入
／ｗｉｎ）、横軸はＳＦ６の割合（ｍｏ１％）である。

エツチングレートは、Ｓ　Ｆ　６の割合が低下する径減
少する。ＳＦ、の割合がＯｍｏ１％のとき、エツチング
レートは実質的にＯ（Ａ／ｒａｉｎ）となる。

これは、ＳＦｅの割合が低下する程、ＣＨＦ３の割合が
大きくなるために、基板に平行な面上でのポリマ堆積レ
ートが増加し、ＷＮ膜のエツチングを抑制するためであ
る。ＳＦｓの混合割合がＯｎ＋ｏ１％のとき、ＷＮ膜の
表面はポリマ堆積物に覆われ、基板に平行な面に於いて
もエツチングは進行しなくなる。

このように本実施例では、サイドエッチを防ぐために、
ＳＦｓの割合を比較的小さくするのが好ましい。特に好
ましいＳＦｅの割合は、５〜１０ｍｏ１％である。なお
、ＳＦ８の割合が５ｍｏ１％以下では、エツチングレー
トが小さく、順テーパ形状となるという問題が生じ、又
、ＳＦａの割合が１０ｍｏ１％以上では、サイドエッチ
が大きくなるという問題が生じる。

次に、第４図を参照しながら、ＷＮゲート電極を有する
セルファライン型ＭＥＳＦＥＴを作製した第２の実施例
を説明する。

まず、半絶縁性ＧａＡｓ基板１上の所定領域に対して、
イオン注入法により、ｎ型不純物のＳＪを注入した。注
入条件として、加速エネルギを４０ｋｅＶ、注入ドーズ
量を４　ｘ　１０　”ｃ１２とした。イオン注入後、不
純物の活性化のために、８５０　’Ｃで２０分間の熱処
理を行った。こうして、半絶縁性ＧａＡｓ基板１１１７
）Ｓｌが注入された領域に、ｎ型ＧａＡｓ能動層２を形
成した（第４図（ａ））。

次に、ＲＦ（高周波）反応性スパッタリング法により、
高融点金属であるＷＮ膜（膜厚３０００Ａ）３を基板１
上の全面に形成した（第４図（ｂ））。反応性スパッタ
リングは、Ｗターゲットを用い、ＡｒとＮ２の混合ガス
雰囲気（圧力２Ｐａ）中に於て、電力１００Ｗで行った
。雰囲気ガスの混合比は、Ａｒ：　Ｎ２＝９：　　１と
した。

ＷＮ膜３上に、ゲート電極パターン（′２４極幅０゜５
μｍ）を有するフォトレジスト４を形成した後、基板１
を平行平板型電極を有するＲＩＥ装置のチャンバ内に搬
送し、フォトレジスト４をエツチングに対するマスクと
して、ＷＮＮａ３ＲＩＥを行うことにより、ＷＮゲート
電極５を形成した（第４図（Ｃ））。このＲＩＥは、Ｃ
）（Ｆ３とＳＦａとの混合ガス（ＳＦａの割合１０ｍｏ
１％）をエツチングガスとして用い、圧力１０Ｐａ、電
力１００Ｗの条件で行った。なお、電極に印加する電圧
の周波数は、１３．’５６ＭＨｚであった。

本実施例のＲＩＥによれば、ＷＮゲート電極５の側壁部
へ堆積されたポリマのために、ＷＮゲート電極５のサイ
ドエッチが抑制された。こうして、ＷＮゲート電極５の
側面は基板１の表面に垂直なものとなった。従って、Ｗ
Ｎゲート電極５の幅は、フォトレジスト４のＷＮゲート
電極パターンの幅を忠実に再現したものとなった。

上記のＲＩＨの後、ＷＮゲート電極５の側壁部に形成さ
れているポリマ堆積物を除去するために、ＲＩＥを行っ
たチャンバ内で、０２プラズマによるアッシング処理を
行った。この処理の際の０２ガスの放電条件は、圧力５
Ｐａ、ｉｌ力５０Ｗであった。

この処理により、ＷＮゲート電極５の側壁部のポリマ堆
積物は酸化され、ＷＮゲート電極５の側壁部から除去さ
れた。

次に、フォトレジスト４を除去した後　ｎ＋型核拡散領
域６基板１内に形成するためのマスクパターンを有する
フォトレジスト（不図示）を基板上に形成した。

上記のフォトレジスト及びＷＮゲート電極５をマスクと
して、イオン注入法により、Ｓｉを基板１に注入した。

注入条件として、加速エネルギを５０　ｋｅＶ、　注入
ドーズ量を２　ｘ　１０　”ｃｍ−２とした。

フォトレジストを除去した後、Ｎ２雰囲気中にてランプ
アニール（８５０℃、１０秒間〉を行うことにより、Ｗ
Ｎゲート電極５に対して自己整合したソース６ａ及びド
レイン６ｂ等のｎ＋＋ＧａＡｓ層６を形成した（第４図
（ｄ））。

次に、リフトオフ法により、オーミ・ツク電極７をｎ＋
＋ＧａＡｓ層６上の所定位置に形成した後、４００℃で
の熱処理によりオーミ・ツク電極７のアロイ化を行った
。

こうして、サイドエッチの無い微細なＷＮゲート電極５
を有するセルファライン型ＭＥＳＦＥＴが作製された（
第４図（ｅ））。

このように、本実施例では、ＣＨＦ３とＳＦａとの混合
ガスを用いて、ＷＮＮａ３ＷＮゲート電極５の形状にエ
ツチングすることにより、ＷＮゲート電極５の側壁部に
ＣＨＦ３から生ずるポリマを堆積し、側壁をエツチング
から保護することができた。このため、ＷＮゲート電極
５の側壁部には、サイドエッチによる形状異常が発生せ
ず、制御性の高い微細加工を実施することができた。

また、ＷＮゲート電極５の幅にバラツキが少なく、しか
も、側壁が基板１の表面に対して垂直であるため、チャ
ネル長、ゲート・ソース間距離、及びゲート・ドレイン
間距離の制御を精度良く行うことができた。

なお、上記の何れの実施例に於いても、被エツチング物
である高融点金属膜としてＷＮ膜を用いたが、他の高融
点金属膜を用いても同様の効果を得ることができる。

被エツチング物が、２以上の異なる高融点金属層からな
る多層膜であっても、上記の実施例と同様の効果を得る
ことができる。

エツチングマスクとして、フォトレジスト以外のもの、
例えば、５ｉ０２膜を用いても、実施例と同様の効果を
得ることができる。

被エツチング物である高融点金属膜を堆積する下地とし
て、上記何れの実施例に於いても、ＧａＡｓ基板を用い
たが、他の材料からなる基板、例えばシリコン基板を用
いてもよい。また、これらの基板上に形成した絶縁層、
例えば８１０２層上に被エツチング物である高融点金属
膜を形成してもよい。

（発明の効果）このように本発明によれば、Ｃ）（Ｆ３とＳＦ、との混
合ガスを用いて、高融点金属を主たる成分とする膜を配
線パターンにエツチングすることにより、配線の側壁部
にＣＨＦ５から生ずるポリマを堆積し、側壁をエツチン
グから保護することができる。このため、高融点金属配
線の側壁部には、サイドエッチによる形状異常が発生せ
ず、制御性の高い微細加工を実施することができる。

また、本発明の方法によって高融点金属ゲート電極を形
成したセルファライン型ＭＥＳＦＥＴは、ゲート電極の
側壁が基板表面に対して垂直にエツチングされているた
め、高精度で制御されたチャネル長、ゲート・ソース間
距離、及びゲート・ドレイン間距離を有している。従っ
て、本発明によれば、トランジスタ特性のバラツキ及び
異常の少ないセルファライン型微細ＭＥＳＦＥＴを歩留
り良く形成することができる。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明の実施例を示す断面図
、第２図（ａ）〜（ｃ）は第１の実施例に於てエツチン
グガス中に占めるＳＦ６の割合を変化させたときのＷＮ
配線のエツチング形状の変化を示す断面図、第３図は第
１の実施例に於てＷＮ膜のエツチングレートとエツチン
グ条件との関係を示すグラフ、第４図（ａ）〜（ｅ）は
第２の実施例を示す断面図、第５図は従来技術により作
製された配線を示す断面図である。１．１１・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型Ｇ
ａＡｓ能動層、３．１３−ＷＮ膜、４．１４−・・フォ
トレジスト、５・・・ＷＮゲート電極、６・・・ｎ＋型
型数散層７・・・オーミック電極、１５．２５・・・Ｗ
Ｎ配線。以上

Claims

【特許請求の範囲】１、高融点金属を主たる成分とする膜をエッチングする
工程に於て、エッチングガスとして、ＣＨＦ＿３とＳＦ＿６との混合
ガスを用いる半導体装置の製造方法。