KR100436053B1 - 반도체장치제조방법 - Google Patents
반도체장치제조방법 Download PDFInfo
- Publication number
- KR100436053B1 KR100436053B1 KR1019960071421A KR19960071421A KR100436053B1 KR 100436053 B1 KR100436053 B1 KR 100436053B1 KR 1019960071421 A KR1019960071421 A KR 1019960071421A KR 19960071421 A KR19960071421 A KR 19960071421A KR 100436053 B1 KR100436053 B1 KR 100436053B1
- Authority
- KR
- South Korea
- Prior art keywords
- transition metal
- mask
- film
- etching
- polysilicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 15
- 150000003624 transition metals Chemical class 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010936 titanium Substances 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
폴리실리콘막 식각시 마스크인 포토레지스트 내에 전자가 챠지-업되는 것을 방지하여 전자의 패스를 형성하여줌으로써, 누설전류 및 게이트 산화막 손상 문제를 해결하고자 함.
3. 발명의 해결 방법의 요지
게이트 전극용 폴리실리콘막 식각시 TiN 또는 Ti를 식각마스크로 사용한다.
4. 발명의 중요한 용도
반도체 장치 제조 공정중 게이트 전극 식각 공정에 적용됨.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 게이트 전극을 패터닝하기 위한 마스크 및 식각 공정에 관한 것이다.
통상적인 다이나믹 램(Dynamic RAM) 제조 공정에서 첫번째 폴리실리콘막은게이트 전극 및 워드라인으로 사용되고 있으며, 기판에 채널을 구성하여 소자를 구동시키는 중요한 역할을 하고 있다. 이러한 특성으로 인하여 활성영역에서의 폴리실리콘층은 얇은 게이트 산화막 위로 형성된다.
도 1은 종래기술에 따른 게이트 전극용 폴리실리콘막의 패터닝 공정을 나타내는 것으로, 소자분리막(12)이 형성된 실리콘기판(11) 상에 게이트산화막(13)이 형성되어 있고, 그 상부에는 게이트 전극용 폴리실리콘막(14)이 포토레지스트 패턴(15)을 마스크로하여 식각되어 있다.
이와같이 종래에는 비전도성 유기물질인 포토레지스트를 마스크로하여 게이트전극용 폴리실리콘막을 식각하고 있는데, 이때 전자(Electron)가 포토레지스트의 측벽에 침해(Impingement), 챠지-업(Charge-up)되어 기판에 과잉 이온 전류(Ion Current)을 야기시키며, 이로 인하여 누설전류가 발생하고 게이트 산화막이 손상된다.
이는 포토레지스트의 측벽에 침해된 전자들이 유기물질인 포토레지스트 내에서 이동할 수 없기 때문에 챠지-업되어 식각원 플라즈마에서 기판으로 전자 흐름을 전기적으로 차단하며 이로 인해 기판에 과잉 이온전류를 야기하여 기판의 약한 부분인 게이트 산화막을 뚫고 전하가 들어감에 따라 누설전류 및 게이트 산화막 손상 문제가 발생되는 것이다.
본 발명은 게이트전극용 폴리실리콘막의 식각시, 포토레지스트가 아닌 도전성의 마스크를 사용하여 폴리실리실리콘을 식각하므로써, 폴리실리콘 식각 과정에서 생성된 전자가 도전성 마스크에 챠지-업되는 것을 방지하여 줌으로써, 누설전류 및 게이트 산화막 손상 문제를 해결하는 반도체 장치 제조 방법을 제공함을 그 목적으로 한다.
도 1은 종래기술에 따른 게이트 전극용 폴리실리콘막의 패터닝 공정을 나타내는 단면도,
도 2A 내지 도 2F는 본 발명의 일실시예에 따른 게이트 전극 패터닝 공정도.
* 도면의 주요부분에 대한 부호의 설명
21: 실리콘 기판
22: 소자분리막
23: 게이트 산화막
24: 게이트 전극용 폴리실리콘막
25: 티타늄(Ti) 또는 티타늄질화막(TiN)
26: 포토레지스트 패턴
본 발명은 반도체 기판 상에 게이트 산화막, 게이트전극용 폴리실리콘막, 및 도전성의 전이금속막을 차례로 형성하는 단계; 상기 전이금속막에 상에 게이트 마스크용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 마스크로하여 상기 전이금속막을 식각하고 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 식각되어 패터닝된 전이금속막을 식각 마스크로하여 상기 폴리실리콘막을 식각하는 단계를 포함하여 이루어진다.
도 2A 내지 도 2F는 본 발명의 일실시예에 따른 게이트 전극 패터닝 공정도로서, 먼저, 도 2A는 소자분리막(22)이 형성된 실리콘기판(21)상에 게이트 산화막(23) 및 게이트 전극용 폴리실리콘막(24)을 차례로 형성한 상태이다.
이어서, 도 2B와 같이 폴리실리콘막(24) 상에 실리사이드용 티타늄(Ti) 또는 티타늄질화막(TiN),(25)을 도포하는데, 그 두께는 폴리실리콘막(24)의 두께와 식각선택비를 고려하여 충분한 식각마스크 역할을 할 수 있을 정도의 두께로 설정한다.
이어서, 도 2C와 같이 티타늄 또는 티타늄질화막(25)상에 기존의 게이트 전극 마스크 공정과 동일하게 포토레지스트 패턴(26)을 형성하는데, 이 포토레지스트 패턴(26)은 실질적인 폴리실리콘막 식각 마스크가 아니고, 티타늄 또는 티타늄질화막(25) 식각 마스크이다.
게속해서, 도 2D와 같이 티타늄 또는 티타늄질화막(25)을 식각하여 패턴(25a)을 형성하고, 도 2E와 같이 포토레지스트 패턴(26)을 제거한 다음, 도 2F와 같이 티타늄 또는 티타늄질화막 패턴(25a)을 식각장벽으로하여 폴리실리콘막(24)을 식각하여 폴리실리콘막 패턴(24a)을 형성한다.
여기서, 폴리실리콘막 식각시, 마스크 물질인 티타늄 또는 티타늄질화막은 도전성 물질로서 전자가 차지-업되지 않기 때문에 플라즈마 식각원에서 기판으로의 전자 흐름을 방지하지 않아 누설전류 및 게이트 산화막 손상 문제를 해결하여 준다.
본 발명의 일실시예에서는 게이트 폴리실리콘막의 식각마스크 물질로 티타늄 또는 티타늄질화막을 사용하였으나, 이 물질 이외에 실리사이드화가 가능한 도전성 전이금속막을 사용할 수 있는 등, 본 발명의 기술적 사상을 벗어나지 않는 범위에서 치환, 변형 등이 가능하다.
본 발명은 반도체 소자 제조공정중 게이트 전극용 폴리실리콘막 식각공정에 적용하여 기판에 과잉 이온은 제거함으로써 누설전류를 방지하고 게이트 산화막의 손상을 최소화할 수 있는 바, 이로 인하여 전기적특성의 개선으로 제품 신뢰성 향상 및 수율 증대의 효과를 얻을 수 있다.
Claims (2)
- 반도체 기판 상에 게이트 산화막, 게이트전극용 폴리실리콘막, 및 도전성의 전이금속막을 차례로 형성하는 단계;상기 전이금속막에 상에 게이트 마스크용 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로하여 상기 전이금속막을 식각하고 상기 포토레지스트 패턴을 제거하는 단계;상기 식각되어 패터닝된 전이금속막을 식각 마스크로하여 상기 폴리실리콘막을 식각하는 단계를 포함하여 이루어지는 반도체 장치 제조 방법.
- 제1항에 있어서,상기 전이금속막은 티타늄 또는 티타늄질화막 임을 특징으로 하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071421A KR100436053B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071421A KR100436053B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980052433A KR19980052433A (ko) | 1998-09-25 |
| KR100436053B1 true KR100436053B1 (ko) | 2004-09-04 |
Family
ID=37348837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071421A KR100436053B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100436053B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950001904A (ko) * | 1993-06-25 | 1995-01-04 | 김주용 | 게이트전극 형성방법 |
-
1996
- 1996-12-24 KR KR1019960071421A patent/KR100436053B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950001904A (ko) * | 1993-06-25 | 1995-01-04 | 김주용 | 게이트전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052433A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980073609A (ko) | 반도체소자 제조방법 | |
| KR100255512B1 (ko) | 플래쉬 메모리 소자 제조방법 | |
| KR100340879B1 (ko) | 반도체 소자의 미세 패턴 형성방법 및 이를 이용한 게이트 전극 형성방법 | |
| KR100299386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100436053B1 (ko) | 반도체장치제조방법 | |
| KR100705231B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100280525B1 (ko) | 반도체소자의 제조방법 | |
| KR20030029993A (ko) | 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각 | |
| US5681765A (en) | Process for fabricating single polysilicon high performance BICMOS | |
| KR0155828B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR960004087B1 (ko) | 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법 | |
| KR100353530B1 (ko) | 반도체 소자의 제조방법 | |
| JPH05259182A (ja) | 自己整列した接点窓 | |
| KR20030051646A (ko) | 폴리 게이트 식각 후 무기성 반사-방지 코팅의 건식등방성 제거 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3586971B2 (ja) | 半導体装置の製造方法 | |
| KR19990006065A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR100239452B1 (ko) | 반도체 소자의 제조방법 | |
| KR100237759B1 (ko) | 플라즈마 식각시의 아크 발생을 방지하는 반도체 소자 제조 방법 | |
| KR20010038381A (ko) | 반도체소자의 컨택 형성방법 | |
| KR100209234B1 (ko) | 스태틱 램 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |