KR100209234B1 - 스태틱 램 제조 방법 - Google Patents
스태틱 램 제조 방법 Download PDFInfo
- Publication number
- KR100209234B1 KR100209234B1 KR1019950050992A KR19950050992A KR100209234B1 KR 100209234 B1 KR100209234 B1 KR 100209234B1 KR 1019950050992 A KR1019950050992 A KR 1019950050992A KR 19950050992 A KR19950050992 A KR 19950050992A KR 100209234 B1 KR100209234 B1 KR 100209234B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- thin film
- thermal oxidation
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000003068 static effect Effects 0.000 title description 2
- 239000010408 film Substances 0.000 claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 239000003963 antioxidant agent Substances 0.000 claims abstract description 3
- 230000003078 antioxidant effect Effects 0.000 claims abstract description 3
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- 230000002265 prevention Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터를 로드 소자로 사용하는 SRAM 제조 방법에 있어서. 박막트랜지스터의 게이트 전극 및 노드 콘택을 형성하는 단계; 전체구조 상부에 열산화방지막을 형성하고 다시 전면 건식식각하여 상기 노드 콘택 측벽에만 열산화방지막을 형성하는 단계; 박막트랜지스터의 게이트 산화막 형성을 위한 열산화 공정을 실시하여 상기 열산화방지막 이외의 지역에 열산화막을 선택적으로 형성하는 단계; 상기 열산화방지막을 제거하는 단계; 및 전체구조 상부에 채널용 전도막을 형성하여 상기 열산화막 제거로 인해 노출된 노드 콘택 측벽 부위와 상기 전도막을 콘택시키는 단계를 포함하는 것을 특징으로 하는 SRAM 제조 방법에 관한 것으로, 박막트랜지스터의 드레인단롸 데이타 저장 장소(node/node bar)와의 콘택 형성시, 노드 콘택된 수직 단차가 심한 부위에(측벽) 실리콘질화막을 형성함으로 이 부위에서 게이트 산화막의 형성을 억제하여 종래와 달리 마스크 작업을 실시하지 않아도 되고, 자기 정렬(self align)방식의 콘택 형성을 이를 수 있어, SRAM소자의 특성향상 및 제품 수율 증대를 가져오는 효과가 있다.
Description
제1도는 종래의 SRAM 제조 공정중의 한 단면도.
제2a도 내지 제2d도는 본 발명의 일 실시예에 따른 SRAM 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 드라이브 트랜지스터
23 : 층간절연막 24 : 박막트랜지스터의 게이트 전극
25 : 노드 콘택 26 : 실리콘질화막 스페이서
27 : 박막트랜지스터의 게이트산화막
28 : 박막트랜지스터의 채널용 폴리실리콘막
본 발명은 박막트랜지스터(TFT)를 로드(Load) 소자로 사용하는 스태틱 램(SRAM) 제조 방법에 관한 것으로, 특히 노드 콘택 부위와 박막트랜지스터의 드레인단과의 콘택 형성 방법에 관한 것이다.
박막트랜지스터를 구비하는 종래의 SRAM은 제1도에 도시된 바와 같이 실리콘 기판(1) 상에 회로를 구성하는 드라이브(Driver) 트랜지스터(2)와 접지라인(도시되지 않음)을 형성하고, 층간절연막(3)을 형성한 다음, 박막트랜지스터의 게이트 전극(4)과 동시에 데이터(data) 저장장소인 노드를 연결시켜줄 노드 콘택(5)을 형성하고 있다.
그리고, 박막트랜지스터의 게이트산화막(6)을 형성하고, 이후에 증착되는 박막트랜지스터의 채널용(드레인용) 폴리실리콘막을 상기 노드콘택(5)에 콘택 시키기 위해서는 노드 콘택(5) 부위의 상기 게이트산화막(4)을 선택적으로 제거하여야 함으로, 마스크 작업을 통해 감광막 패턴(7)을 형성하여야 하고 식각공정을 실시하여야 한다.
상기와 같이 종래에는 노드 콘택 부위와 채널 폴리실리콘막간의 콘택 형성시 마스크 작업과 식각 공정을 사용하여야 하는데, 통상적으로 상기 노드 콘택 부위는 SRAM 제조 특성상 큰 단차를 유지하고 있어 마스크 작업시 난반사 및 미스 얼라인이 발생하는 등 마스크 공정 여유도가 떨어지게 됨으로써, SRAM의 특성 저하 및 콘택 실패를 가져오는 등의 문제점이 있다.
상기 문제점을 해결하기 위하여 본 발명은 마스크 작업으로 박막트랜지스터의 게이트산화막을 식각하지 않아도 되어, SRAM의 특성 저하 및 노드 콘택과 박막트랜지스터의 드레인단과의 콘택 실패를 방지하는 SRAM 제조 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 박막트랜지스터를 로드 소자로 사용하는 SRAM 제조 방법에 있어서, 박막트랜지스터의 게이트 전극 및 노드 콘택을 형성하는 단계; 전체구조 상부에 열산화방지막을 형성하고 다시 전면 건식식각하여 상기 노드 콘택 측벽에만 열산화방지막을 형성하는 단계; 박막트랜지스터의 게이트산화막 형성을 위한 열산화 공정을 실시하여 상기 열산화방지막 이외의 지역에 열산화막을 선택적으로 형성하는 단계; 상기 열산화방지막을 제거하는 단계; 및 전체구조 상부에 박막트랜지스터의 채널용 전도막을 형성하여 상기 열산화막 제거로 인해 노출된 노드 콘택 측벽 부위와 상기 전도막을 콘택시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
제2a도 내지 제2d도는 본 발명의 일 실시예에 따른 SRAM 제조 공정도이다.
먼저, 제2a도는 실리콘 기판(21) 상에 회로를 구성하는 드라이브 트랜지스터(22)와 접지라인(도시되지 않음)을 형성하고, 층간절연막(23)을 형성한 다음, 박막트랜지스터의 게이트 전극(24)과 동시에 데이터(data) 저장장소인 노드를 연결시켜줄 노드 콘택(25)을 형성한다. 참고적으로, 게이트 전극 및 노드 콘택은 폴리실리콘막을 사용한다.
이어서, 제2b도와 같이 전체구조 상부에 실리콘질화막을 형성하고 다시 전면 건식식각하여 상기 노드 콘택의 측벽에 스페이서(26)를 형성한다. 실리콘질화막 스페이서(26)는 이후의 열산화 공정시 산화 방지막으로 작용을 한다.
이어서, 제2c도와 같이 열산화 공정으로 박막트랜지스터의 게이트산화막(27)을 형성하는데, 이때, 실리콘질화막(26)이 형성된 지역을 제외한 부위에서 선택적으로 열산화막인 박막트랜지스터의 게이트산화막(27)이 형성되게 된다.
이어서, 제2d도는 상기 실리콘질화막(26)을 습식식각으로 제거하고, 박막트랜지스터의 채널용 폴리실리콘막(28)을 증착한다.
참고적으로, 이후에 상기 폴리실리콘막(28)에 선택적 이온주입을 통해 소오스/드레인을 형성한다.
상술한 바와 같이 이루어지는 본 발명은 박막트랜지스터의 드레인단과 데이터 저장 장소(node/node bar)와의 콘택 형성시, 노드 콘택된 수직 단차가 심한 부위에(측벽) 실리콘질화막을 형성함으로 이 부위에서 게이트산화막의 형성을 억제하여 종래와 달리 마스크 작업을 실시하지 않아도 되고, 자기 정렬(self align) 방식의 콘택 형성을 이를 수 있어, SRAM 소자의 특성 향상 및 제품 수율 증대를 가져오는 효과가 있다.
Claims (2)
- 박막트랜지스터를 로드 소자로 사용하는 SRAM 제조 방법에 있어서, 박막트랜지스터의 게이트 전극 및 노드 콘택을 형성하는 단계; 전체구조 상부에 열산화방지막을 형성하고 다시 전면 건식식각하여 상기 노드 콘택 측벽에만 열산화방지막을 형성하는 단계; 박막트랜지스터의 게이트산화막 형성을 위한 열산화 공정을 실시하여 상기 열산화방지막 이외의 지역에 열산화막을 선택적으로 형성하는 단계; 상기 열산화방지막을 제거하는 단계; 및 전체구조 상부에 채널용 전도막을 형성하여 상기 열산화막 제거로 인해 노출된 노드 콘택 측벽 부위와 상기 전도막을 콘택시키는 단계를 포함하는 것을 특징으로 하는 STRM 제조 방법.
- 제1항에 있어서, 상기 열산화방지막은 실리콘질화막인 것을 특징으로 하는 STRM 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050992A KR100209234B1 (ko) | 1995-12-16 | 1995-12-16 | 스태틱 램 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950050992A KR100209234B1 (ko) | 1995-12-16 | 1995-12-16 | 스태틱 램 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054175A KR970054175A (ko) | 1997-07-31 |
| KR100209234B1 true KR100209234B1 (ko) | 1999-07-15 |
Family
ID=19440776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950050992A KR100209234B1 (ko) | 1995-12-16 | 1995-12-16 | 스태틱 램 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209234B1 (ko) |
-
1995
- 1995-12-16 KR KR1019950050992A patent/KR100209234B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054175A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR20010077518A (ko) | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| KR950000519B1 (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100209234B1 (ko) | 스태틱 램 제조 방법 | |
| KR100411232B1 (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| KR100195234B1 (ko) | 반도체장치의 제조방법 | |
| KR100324935B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100268435B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100213203B1 (ko) | 콘택홀을 가지는 반도체 장치 및 그의 형성방법 | |
| KR20040026500A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20000060603A (ko) | 고집적 자기 정렬 콘택 패드 형성 방법 | |
| KR19990005478A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR0123782B1 (ko) | Eprom반도체 장치 및 이의 형성방법 | |
| KR0172513B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100396685B1 (ko) | 반도체소자의배선및그제조방법 | |
| KR100281889B1 (ko) | 필드 실드 분리영역을 갖는 반도체장치 및 그 제조방법 | |
| KR0183019B1 (ko) | 금속실리사이드 보호층 제조방법 | |
| KR100309816B1 (ko) | 플래쉬메모리소자의제조방법 | |
| KR20000044673A (ko) | 반도체 메모리소자의 제조방법 | |
| KR100321759B1 (ko) | 반도체소자제조방법 | |
| KR19990048776A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| CN117476765A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070321 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |