JPS59126676A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS59126676A JPS59126676A JP89983A JP89983A JPS59126676A JP S59126676 A JPS59126676 A JP S59126676A JP 89983 A JP89983 A JP 89983A JP 89983 A JP89983 A JP 89983A JP S59126676 A JPS59126676 A JP S59126676A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- film
- gaasfet
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000010936 titanium Substances 0.000 abstract description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 229910018885 Pt—Au Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 11
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果型トランジスタ、特に高周波帯での動
作に適した化合物半導体をつかった電界効果型トランジ
スタの構造に関する。
作に適した化合物半導体をつかった電界効果型トランジ
スタの構造に関する。
化合物半導体はその物理的特徴によシ、超高周波素子に
多く用いられている。最近、その中でも■−■族２元化
合物半導体であるＧａＡｓ（ガリウム砒素）を利用した
電界効果型トランジスタ（ＦＥＴ）の発展は目ざましく
、試作段階から量産化、さらにはＩＣ化へと移行しつつ
ある０そして、さらに、高性能でしかも信頼度の高い超
高周波素子を歩留りよく得ることが要求されている。こ
のような要求の１つに、パッシベーションをより完全な
ものにして、外気による影響をなくすことによバ動作中
に特性が変動するということがないということが信頼度
の点から重要な問題となっているＯ 従来のＧａＡｓＦＥＴは、第１図にその正面断面図を示
すように、半絶縁性基板１０にバッファ層１１をもち、
さらに、その上にメサ状の動作層１２をもつ。
多く用いられている。最近、その中でも■−■族２元化
合物半導体であるＧａＡｓ（ガリウム砒素）を利用した
電界効果型トランジスタ（ＦＥＴ）の発展は目ざましく
、試作段階から量産化、さらにはＩＣ化へと移行しつつ
ある０そして、さらに、高性能でしかも信頼度の高い超
高周波素子を歩留りよく得ることが要求されている。こ
のような要求の１つに、パッシベーションをより完全な
ものにして、外気による影響をなくすことによバ動作中
に特性が変動するということがないということが信頼度
の点から重要な問題となっているＯ 従来のＧａＡｓＦＥＴは、第１図にその正面断面図を示
すように、半絶縁性基板１０にバッファ層１１をもち、
さらに、その上にメサ状の動作層１２をもつ。
ソース抵抗を減らすために動作層に堀シ込み部分をつく
シ、その堀シ込み部分に７ヨツトキー障壁をつくるべき
金属、例えはアルミニウムあるいはチタン・アルミニウ
ムがゲート金属２として形成され、さらに、これと抵抗
性接触をする金属、例えばＡｕ−Ｇｅ合金＋Ｎｉ層のソ
ース電極３およびドレイン電極４が形成される。ケート
電極２は８ｉ０□膜２１で覆われている。
シ、その堀シ込み部分に７ヨツトキー障壁をつくるべき
金属、例えはアルミニウムあるいはチタン・アルミニウ
ムがゲート金属２として形成され、さらに、これと抵抗
性接触をする金属、例えばＡｕ−Ｇｅ合金＋Ｎｉ層のソ
ース電極３およびドレイン電極４が形成される。ケート
電極２は８ｉ０□膜２１で覆われている。
しかし、このような構造を持ったＧａＡｓ ＦＥＴで通
電試験を行った場合に、特性変動例えばＩＤ８ＳやＶｐ
値が減少してしまうという問題がしばしばある。
電試験を行った場合に、特性変動例えばＩＤ８ＳやＶｐ
値が減少してしまうという問題がしばしばある。
この原因は、ゲート電極が深く、せまい堀夛込み部分に
形成されているため、パッジページ目ン膜である酸化膜
が、ゲート電極側面や堀り込み部分の底に正常に形成さ
れず、膜厚が平坦部よシも極端に薄くなり、しかもピン
ホールができやすい状態が作られるために、通・亀試験
を行っている時にパッケージから出るガス（イオン性の
もの）が酸化膜のピンホール等を通過してゲートのエッ
チ付近に集中し、表面空乏層の形状に変化を与え、特性
変動を引き起こすためである。
形成されているため、パッジページ目ン膜である酸化膜
が、ゲート電極側面や堀り込み部分の底に正常に形成さ
れず、膜厚が平坦部よシも極端に薄くなり、しかもピン
ホールができやすい状態が作られるために、通・亀試験
を行っている時にパッケージから出るガス（イオン性の
もの）が酸化膜のピンホール等を通過してゲートのエッ
チ付近に集中し、表面空乏層の形状に変化を与え、特性
変動を引き起こすためである。
本発明の目的は、ゲート電極の囲シが絶縁膜で徨われ、
しかも前述の堀シ込み部分に２つの空間を設けるように
、この堀シ込み部分全体を絶縁膜で覆うことにより特性
変動のないＧａＡｓＦＥＴを提供することにある。
しかも前述の堀シ込み部分に２つの空間を設けるように
、この堀シ込み部分全体を絶縁膜で覆うことにより特性
変動のないＧａＡｓＦＥＴを提供することにある。
本発明のＧａＡｓＦＥＴはメサ形成後に半導体全面にＣ
ＶＤ法により酸化膜を成長し、フォトレジストを用いて
ゲート電極のパターニングを行い、酸化膜エツチング、
ＧａＡｓエツチングを行った後、ゲートメタルを蒸着し
フォトレジストを除去することによ）ゲート電極を形成
し、その後酸化膜と窒化膜を２１ｔ１形成することによ
シ、ゲート電極を含んだ堀シ込み部分全体が絶縁膜で櫃
われるという構造をもつ。
ＶＤ法により酸化膜を成長し、フォトレジストを用いて
ゲート電極のパターニングを行い、酸化膜エツチング、
ＧａＡｓエツチングを行った後、ゲートメタルを蒸着し
フォトレジストを除去することによ）ゲート電極を形成
し、その後酸化膜と窒化膜を２１ｔ１形成することによ
シ、ゲート電極を含んだ堀シ込み部分全体が絶縁膜で櫃
われるという構造をもつ。
従って、本発明によれは、グゴト電極を含んだ堀り込み
部分全体が絶縁膜で完全に覆われることにより、外気の
影舎←特にイオン性のもの）によシ特性が変動すること
がなく信頼度の高いＧａＡｓＦＥＴを得ることが出来る
。
部分全体が絶縁膜で完全に覆われることにより、外気の
影舎←特にイオン性のもの）によシ特性が変動すること
がなく信頼度の高いＧａＡｓＦＥＴを得ることが出来る
。
以下、本発明の一笑施例を図面を参照して説明する。
■ まず、ＧａＡｓＦＥＴに用いられる基板は、第２図
に示すような、半絶縁性基板１０、バッファ一層１１お
よび動作層１２とからなり、バッファ一層１１と動作層
１２と−はメサ状に形成される。
に示すような、半絶縁性基板１０、バッファ一層１１お
よび動作層１２とからなり、バッファ一層１１と動作層
１２と−はメサ状に形成される。
この基板上全面に、酸化膜２１（成長温度：４５０℃、
厚さ１５００大）をＣＶＤ法によυ形成する。
厚さ１５００大）をＣＶＤ法によυ形成する。
■ つぎに第３図に示すように、フォトンどスト（図示
せず）でゲート電極２のパターニングを行い、酸化膜を
サイドエッチが少ないドライエツチング法によシエッチ
ッグし、さらにリセス形成およびＶｐ調整をするために
動作層１２をエツチングし、ゲートメタルであるチタ／
２２（厚さ： ５００Ｘ）とアルミニウム２３（厚さ＝
４５０ＯＡ）を全面蒸着し、その後フォトレジストを除
去する。
せず）でゲート電極２のパターニングを行い、酸化膜を
サイドエッチが少ないドライエツチング法によシエッチ
ッグし、さらにリセス形成およびＶｐ調整をするために
動作層１２をエツチングし、ゲートメタルであるチタ／
２２（厚さ： ５００Ｘ）とアルミニウム２３（厚さ＝
４５０ＯＡ）を全面蒸着し、その後フォトレジストを除
去する。
■ つぎに第４図に示すように、ウェハース全面にＣＶ
ＩＪ法によシ酸化膜２４（成長温度＝３００’Ｃ、厚さ
： １５００Ａ ）とパッジベージ目ン膜としてプラズ
マＣＶＤ法によシ窒化膜２５（成長温度：３００℃、厚
さ： １５００Ａ）を成長する。
ＩＪ法によシ酸化膜２４（成長温度＝３００’Ｃ、厚さ
： １５００Ａ ）とパッジベージ目ン膜としてプラズ
マＣＶＤ法によシ窒化膜２５（成長温度：３００℃、厚
さ： １５００Ａ）を成長する。
■ つぎに第５図に示すように、オーミック接触した、
ソースノドレイン電極３／４（ＡｕＧｅ・Ｎｉ２６）と
その上にポンディングパッドであるＴｉ−Ｐｔ−Ａｕ
２７，２８．２９がそれぞれリフトオフ法によ多形成さ
れる。
ソースノドレイン電極３／４（ＡｕＧｅ・Ｎｉ２６）と
その上にポンディングパッドであるＴｉ−Ｐｔ−Ａｕ
２７，２８．２９がそれぞれリフトオフ法によ多形成さ
れる。
ここで示す、ソース・ドレイン電極形成はゲート電極形
成直後に行ってもよい。
成直後に行ってもよい。
ここで第５図から明らかなように、ゲート電極の囲シが
絶縁膜で棲われ、しかも堀シ込み部分全体が絶縁膜で完
全に覆われることによシ、パッジベージ冒ン効果のある
信頼度の高いＧａＡｓＦＥＴを得ることが出来る。
絶縁膜で棲われ、しかも堀シ込み部分全体が絶縁膜で完
全に覆われることによシ、パッジベージ冒ン効果のある
信頼度の高いＧａＡｓＦＥＴを得ることが出来る。
このようにして製作されたＧａＡＳＦＥＴと、第６図に
示す従来のＧａＡｓＦＥＴとを比較した場合、通電試験
において、従来のＦＥＴでは時間と共にＩＤ５Ｓが減少
するものかあったが、本発明のＦＥＴでは皆無になった
。
示す従来のＧａＡｓＦＥＴとを比較した場合、通電試験
において、従来のＦＥＴでは時間と共にＩＤ５Ｓが減少
するものかあったが、本発明のＦＥＴでは皆無になった
。
【図面の簡単な説明】
第１図は従来のＧａＡｓＦＥＴの断面図、第２図ないし
第５図は本発明の一実施例を製造工程順に示した断面図
である。 第６図は従来のものと本発明のＧａＡｓＦＥＴにおける
通電試験のＩＤ５８変化を示す。 １０・・・・・・半絶縁性基板、１１・・・・・・バッ
ファ一層、１２・・・・・・動作層、２１・・・・・・
酸化膜、２２・・・・・・Ｔｉ１２３・・・・・・Ａｔ
、２・・・・・・ゲート電極、２４・・・・・・酸化膜
、２５・・・・・・窒化膜、２６・・・・・・ＡｕＧｅ
＊Ｎｉ、 ２７・・・・・・Ｔｉ、２８・・・・・・
Ｐｔ、２９・・・・・・Ａｕ、３・・・・・・ソース電
極、４・・・・・・ドレイン１極。
第５図は本発明の一実施例を製造工程順に示した断面図
である。 第６図は従来のものと本発明のＧａＡｓＦＥＴにおける
通電試験のＩＤ５８変化を示す。 １０・・・・・・半絶縁性基板、１１・・・・・・バッ
ファ一層、１２・・・・・・動作層、２１・・・・・・
酸化膜、２２・・・・・・Ｔｉ１２３・・・・・・Ａｔ
、２・・・・・・ゲート電極、２４・・・・・・酸化膜
、２５・・・・・・窒化膜、２６・・・・・・ＡｕＧｅ
＊Ｎｉ、 ２７・・・・・・Ｔｉ、２８・・・・・・
Ｐｔ、２９・・・・・・Ａｕ、３・・・・・・ソース電
極、４・・・・・・ドレイン１極。
Claims (1)
- 一導電型の半導体基板と、この基板に抵抗性接触で設け
られたソース及びドレイン電極と、前記半導体基板を堀
り込んだ部分に整流性接触で設けられたゲート電極とを
有する電界効果型トランジスタにおいて、前記ゲート電
極の囲シが絶縁膜でおおわれ、しかも前記半導体基板を
堀シ込んだ部分に２つの空間を設けるように前記堀シ込
み部分全体を絶縁膜でおおうことを特徴とする電界効果
型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89983A JPS59126676A (ja) | 1983-01-07 | 1983-01-07 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89983A JPS59126676A (ja) | 1983-01-07 | 1983-01-07 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59126676A true JPS59126676A (ja) | 1984-07-21 |
| JPS6323665B2 JPS6323665B2 (ja) | 1988-05-17 |
Family
ID=11486527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP89983A Granted JPS59126676A (ja) | 1983-01-07 | 1983-01-07 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59126676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296567A (ja) * | 1986-06-17 | 1987-12-23 | Nec Corp | 電界効果形トランジスタ |
| US5105242A (en) * | 1987-08-10 | 1992-04-14 | Sumitomo Electric Industries, Ltd. | Field effect transistor having schottky contact and a high frequency characteristic |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135582A (en) * | 1977-04-30 | 1978-11-27 | Fujitsu Ltd | Semiconductor device and its manufacture |
-
1983
- 1983-01-07 JP JP89983A patent/JPS59126676A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135582A (en) * | 1977-04-30 | 1978-11-27 | Fujitsu Ltd | Semiconductor device and its manufacture |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62296567A (ja) * | 1986-06-17 | 1987-12-23 | Nec Corp | 電界効果形トランジスタ |
| US5105242A (en) * | 1987-08-10 | 1992-04-14 | Sumitomo Electric Industries, Ltd. | Field effect transistor having schottky contact and a high frequency characteristic |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323665B2 (ja) | 1988-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6246073B2 (ja) | ||
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JP2685026B2 (ja) | 電界効果トランジスタおよび製造方法 | |
| JPH06120258A (ja) | 高電子移動度トランジスタ | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0260222B2 (ja) | ||
| JP3102940B2 (ja) | 半導体装置 | |
| JPH04343440A (ja) | 半導体装置 | |
| JP2591162B2 (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 | |
| JP3063296B2 (ja) | 電界効果トランジスタ | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6258154B2 (ja) | ||
| JPS62188279A (ja) | 電界効果型トランジスタ | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH01107577A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6165480A (ja) | 半導体装置の製造方法 | |
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPS59207668A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5877261A (ja) | 半導体装置 | |
| JPH05152338A (ja) | 化合物半導体装置 | |
| JPS61120476A (ja) | 半導体装置およびその製造方法 | |
| JPH09237795A (ja) | 化合物半導体装置 | |
| JPS62293778A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |