JPS62293778A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62293778A JPS62293778A JP13882986A JP13882986A JPS62293778A JP S62293778 A JPS62293778 A JP S62293778A JP 13882986 A JP13882986 A JP 13882986A JP 13882986 A JP13882986 A JP 13882986A JP S62293778 A JPS62293778 A JP S62293778A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- schottky electrode
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 150000001875 compounds Chemical class 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 24
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 238000005530 etching Methods 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 150000002736 metal compounds Chemical class 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に高融点の金
属又はその高融点化合物を用いたショットキー接合型電
界効果トランジスタを含む半導体装置の製造方法に関す
る。
属又はその高融点化合物を用いたショットキー接合型電
界効果トランジスタを含む半導体装置の製造方法に関す
る。
従来、この種の半導体装置の製造方法の第１の例として
は、耐熱性の高融点の金属で形成したゲート電極をマス
クとして、ショットキー接合型電界効果トランジスタ（
以降５Ｂ−ＦＥＴと称す）のソース及びドレインのオー
ミック領域であるｎ＋の不純物層を、イオン注入法や選
択エピタキシャル成長法を用いて、自己整合的に形成す
るというものがある（特願昭５８−０９８３０４）、Ｌ
かし、この方法で製造した５Ｂ−ＦＥＴはゲートの抵抗
か大きいという難点がある。
は、耐熱性の高融点の金属で形成したゲート電極をマス
クとして、ショットキー接合型電界効果トランジスタ（
以降５Ｂ−ＦＥＴと称す）のソース及びドレインのオー
ミック領域であるｎ＋の不純物層を、イオン注入法や選
択エピタキシャル成長法を用いて、自己整合的に形成す
るというものがある（特願昭５８−０９８３０４）、Ｌ
かし、この方法で製造した５Ｂ−ＦＥＴはゲートの抵抗
か大きいという難点がある。
又、第２の例と、しては、高融点の金属ではないが、抵
抗の小さい例えばアルミニウム等の金属をゲート電極と
して使いリフトオフ法によって自己整合的にソース及び
ドレインのオーム接触電極を形成するものであるが、し
かしソース及びドレインのオーミック領域であるｎ′″
の不純物層を、温度による制約のために、自己整合的に
形成することはできない。
抗の小さい例えばアルミニウム等の金属をゲート電極と
して使いリフトオフ法によって自己整合的にソース及び
ドレインのオーム接触電極を形成するものであるが、し
かしソース及びドレインのオーミック領域であるｎ′″
の不純物層を、温度による制約のために、自己整合的に
形成することはできない。
上述した従来の半導体装置の製造方法の第１の例は、素
子製造工程に於ける温度による制約が緩く、ショットキ
ー接合の形成後にソース及びドレインのオーミック領域
であるｎ＋不純物のイオン注入のボストアニールやｎ＋
の不純物層の選択エピタキシャル成長を行なうことが可
能であるため、自己整合的にソース及びドレインのオー
ミック領域であるｎ＋の不純物層をゲート近傍に形成で
き、５Ｂ−ＦＥＴのソース抵抗及びトレイン抵抗を低減
できる特徴があるが、ゲート電極の電気抵抗はアルミニ
ウムや金等に比較して２桁程度高いので高周波特性が劣
るという欠点がある。
子製造工程に於ける温度による制約が緩く、ショットキ
ー接合の形成後にソース及びドレインのオーミック領域
であるｎ＋不純物のイオン注入のボストアニールやｎ＋
の不純物層の選択エピタキシャル成長を行なうことが可
能であるため、自己整合的にソース及びドレインのオー
ミック領域であるｎ＋の不純物層をゲート近傍に形成で
き、５Ｂ−ＦＥＴのソース抵抗及びトレイン抵抗を低減
できる特徴があるが、ゲート電極の電気抵抗はアルミニ
ウムや金等に比較して２桁程度高いので高周波特性が劣
るという欠点がある。
又、第２の例は、下地の半導体基板がエツチングされた
り損傷を受けない様なリン酸やフッ酸等の湿式化学エツ
チング法は、アルミニウム等の低抵抗金属をオーバーエ
ッチグしてゲート電極を形成し、マスクであるホトレジ
ストとゲート電極とをスペーサとするリフトオフ法によ
りソース及びドレインのオーム接触電極を形成できるの
で、低抵抗のゲート電極と自己整合法によるソース及び
ドレインのオーム接触電極とを形成できる利点があるも
のの、ゲート電極を構成する金属が耐熱性を有していな
いので、ソース及びドレインのオーミック領−域である
ｎ＋の不純物層を自己整合的に形成することができない
という欠点がある。
り損傷を受けない様なリン酸やフッ酸等の湿式化学エツ
チング法は、アルミニウム等の低抵抗金属をオーバーエ
ッチグしてゲート電極を形成し、マスクであるホトレジ
ストとゲート電極とをスペーサとするリフトオフ法によ
りソース及びドレインのオーム接触電極を形成できるの
で、低抵抗のゲート電極と自己整合法によるソース及び
ドレインのオーム接触電極とを形成できる利点があるも
のの、ゲート電極を構成する金属が耐熱性を有していな
いので、ソース及びドレインのオーミック領−域である
ｎ＋の不純物層を自己整合的に形成することができない
という欠点がある。
本発明の目的は、ソース及びドレインのオーミク領域で
あるｎ＋の不純物層を自己整合的に形成でき、しかも、
ゲートの抵抗が低い高周波特性の優れた５Ｂ−ＦＥＴを
含む半導体装置の製造方法を提供することにある。
あるｎ＋の不純物層を自己整合的に形成でき、しかも、
ゲートの抵抗が低い高周波特性の優れた５Ｂ−ＦＥＴを
含む半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半絶縁性基板に設け
られた一導電型の能動層上の所定の位置に高融点の金属
または該金属の高融点化合物から成るショットキー電極
を形成する工程と、前記能動層を除く前記半絶縁性基板
の表面及び前記ショットキー電極の側面に第１及び第２
の絶縁膜を形成する工程と、前記ショットキー電極並び
に前記第１及び第２の絶縁膜で覆われていない前記能動
層上に一導電型の不純物層を堆積してソース及びドレイ
ンを形成しする工程と、前記ショットキー電極、前記第
１及び第２の絶縁膜並びに前記ソース及びドレインを覆
うように第１の導体層を堆積する工程と、前記ソース及
びドレイン上に開孔部を有する第１のホトレジストのマ
スクを用いて前記開孔部より広く前記第１の導体層を除
去し前記ショットキー電極上にゲート電極を形成する工
程と、前記第１のホトレジストのマスクをつけたまま第
２の導体層を堆積しりフトオフ法により前記ソース及び
ドレイン上にそれぞれソース及びドレインのオーム接触
電極を形成する工程と、前記ゲート電極以外の第１の導
体層を除去する工程とを含んで構成される。
られた一導電型の能動層上の所定の位置に高融点の金属
または該金属の高融点化合物から成るショットキー電極
を形成する工程と、前記能動層を除く前記半絶縁性基板
の表面及び前記ショットキー電極の側面に第１及び第２
の絶縁膜を形成する工程と、前記ショットキー電極並び
に前記第１及び第２の絶縁膜で覆われていない前記能動
層上に一導電型の不純物層を堆積してソース及びドレイ
ンを形成しする工程と、前記ショットキー電極、前記第
１及び第２の絶縁膜並びに前記ソース及びドレインを覆
うように第１の導体層を堆積する工程と、前記ソース及
びドレイン上に開孔部を有する第１のホトレジストのマ
スクを用いて前記開孔部より広く前記第１の導体層を除
去し前記ショットキー電極上にゲート電極を形成する工
程と、前記第１のホトレジストのマスクをつけたまま第
２の導体層を堆積しりフトオフ法により前記ソース及び
ドレイン上にそれぞれソース及びドレインのオーム接触
電極を形成する工程と、前記ゲート電極以外の第１の導
体層を除去する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
、 第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
、 第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
先づ、この実施例は第１図（ａ）に示す様に、ＧａＡｓ
の半絶縁性基板１の上にイオン注入法等によるｎ型の能
動層２を形成後高融点の金属化合物、例えばタングステ
ンの珪化物（Ｗ Ｓ ｉχ）をスパッタ法、により形成
してＣＦ４やＳＦ６等の半絶縁性基板１とのエツチング
還択比の高いガスを用いるリアクティブイオンエツチン
グ法（以降ＲＩＥ法と称す）によりショットキー接合を
構成するゲート金属を加工してショットキー電極を形成
する。
の半絶縁性基板１の上にイオン注入法等によるｎ型の能
動層２を形成後高融点の金属化合物、例えばタングステ
ンの珪化物（Ｗ Ｓ ｉχ）をスパッタ法、により形成
してＣＦ４やＳＦ６等の半絶縁性基板１とのエツチング
還択比の高いガスを用いるリアクティブイオンエツチン
グ法（以降ＲＩＥ法と称す）によりショットキー接合を
構成するゲート金属を加工してショットキー電極を形成
する。
次に、第１図（ｂ）に示す様に、高濃度ｎ型砒化ガリウ
ム（以降ｎ′″ＧａＡｓ層と称す）を選択エピタキシャ
ル成長する為のマスクである酸化膜４及びゲート電極と
ｎ＋ＧａＡｓ層とを電気的に自己整合法で分離する為の
ショットキー電極の両側面の酸化膜１１をＣＦ４系ガス
によるＲＩＥ法である異方性エツチング法により形成す
る。
ム（以降ｎ′″ＧａＡｓ層と称す）を選択エピタキシャ
ル成長する為のマスクである酸化膜４及びゲート電極と
ｎ＋ＧａＡｓ層とを電気的に自己整合法で分離する為の
ショットキー電極の両側面の酸化膜１１をＣＦ４系ガス
によるＲＩＥ法である異方性エツチング法により形成す
る。
次に、第１図（ｃ）に示す様に、選択エピタキシャル成
長によって自己整合的に、ショットキー電極に対して酸
化膜の厚さによりほぼ決まる所定の位置に低抵抗ｎ＋の
不純物層５ａ、５ｂを形成する。
長によって自己整合的に、ショットキー電極に対して酸
化膜の厚さによりほぼ決まる所定の位置に低抵抗ｎ＋の
不純物層５ａ、５ｂを形成する。
続いて、第１図（ｄ・）に示す様に、半絶縁性基板１の
表面に、例えばアルミニウムの金属層６を、抵抗加熱蒸
着法等の損傷の入らない蒸着法により被着する。
表面に、例えばアルミニウムの金属層６を、抵抗加熱蒸
着法等の損傷の入らない蒸着法により被着する。
次に、第１図（ｅ）に示す様に、ソース及びドレインの
オーム接続電極を形成したい領域のみホトレジスト７を
開孔してアルミニウムの金属層６をリン酸等の湿式化学
エツチング法で蝕刻して不純物層５ａ、５ｂを露出する
。この際、高融点の金属化合物によるショットキー電極
上には低抵抗金属であるアルミニウムの金属層６ａを、
ｎ＋ＧａＡｓの不純物層５ａ、５ｂに接触しないように
、しかも少くともショットキー電極を覆うようにサイド
エツチングしてゲート電極６ｂを形成する。
オーム接続電極を形成したい領域のみホトレジスト７を
開孔してアルミニウムの金属層６をリン酸等の湿式化学
エツチング法で蝕刻して不純物層５ａ、５ｂを露出する
。この際、高融点の金属化合物によるショットキー電極
上には低抵抗金属であるアルミニウムの金属層６ａを、
ｎ＋ＧａＡｓの不純物層５ａ、５ｂに接触しないように
、しかも少くともショットキー電極を覆うようにサイド
エツチングしてゲート電極６ｂを形成する。
然る後、第１図（ｆ＞に示す様に、ソース及びドレイン
のオーム接触電極となるＡ ｕ Ｇ ｅとＮｉとを連続
して蒸着して金属層８．８ａ、８ｂを形成する・。
のオーム接触電極となるＡ ｕ Ｇ ｅとＮｉとを連続
して蒸着して金属層８．８ａ、８ｂを形成する・。
最後に、第１図＜ｇ）に示す様に、有機溶剤中での超音
波による洗浄、所謂リフトオフ法により、オーム接触電
極の金属８ａ、８ｂを所定領域に形成し、ネーム接触部
分を水素雰囲気４００’ ｃ〜５００’ ｃで熱処理し
た後、不要となったフィールド領域等のアルミニウムを
ホトリソグラフィ一工程による写真蝕刻法とアルミニウ
ムのエツチングにより除去し、゛表面のパッシベーショ
ンとＴｉ／ Ｐ ｔ ／ Ａ ｕからなるソース及びド
レイン電極１０ａ及び１０ｂを形成して、本発明の一例
によるショットキー接合電界効果トラジスタを得る。
波による洗浄、所謂リフトオフ法により、オーム接触電
極の金属８ａ、８ｂを所定領域に形成し、ネーム接触部
分を水素雰囲気４００’ ｃ〜５００’ ｃで熱処理し
た後、不要となったフィールド領域等のアルミニウムを
ホトリソグラフィ一工程による写真蝕刻法とアルミニウ
ムのエツチングにより除去し、゛表面のパッシベーショ
ンとＴｉ／ Ｐ ｔ ／ Ａ ｕからなるソース及びド
レイン電極１０ａ及び１０ｂを形成して、本発明の一例
によるショットキー接合電界効果トラジスタを得る。
尚、本発明によるオーム接触電極の金属層８ａ、８ｂと
ゲート電極６ｂとの間隔は第１図（ｅ）に示すホトレジ
スト７の寸法と金属層６のサイドエツチングの量で決ま
り、高融点のショッＩ・キー電極３とゲート電極６ｂと
の寸法差もホトレジストアの寸法と金属層６のサイドエ
ツチングの量で決まるので、このことを留意してホトレ
ジストの寸法及びサイドエツチングの量を決めることが
必要である。
ゲート電極６ｂとの間隔は第１図（ｅ）に示すホトレジ
スト７の寸法と金属層６のサイドエツチングの量で決ま
り、高融点のショッＩ・キー電極３とゲート電極６ｂと
の寸法差もホトレジストアの寸法と金属層６のサイドエ
ツチングの量で決まるので、このことを留意してホトレ
ジストの寸法及びサイドエツチングの量を決めることが
必要である。
以上説明したように本発明は、高融点の金属及びその高
融点化合物をショットキー電極としてソース及びドレイ
ンのオーミック領域を自己整合的に形成すると共にショ
ットキー電極の上に抵抗の小さい金属層により構成され
るゲート電極を形成して、ゲート抵抗が小さくしがもゲ
ート・ソース間距離が短いいわゆるソース抵抗の小さい
高周波特性の優れた５Ｂ−ＦＥＴを提供できるという効
果がある。
融点化合物をショットキー電極としてソース及びドレイ
ンのオーミック領域を自己整合的に形成すると共にショ
ットキー電極の上に抵抗の小さい金属層により構成され
るゲート電極を形成して、ゲート抵抗が小さくしがもゲ
ート・ソース間距離が短いいわゆるソース抵抗の小さい
高周波特性の優れた５Ｂ−ＦＥＴを提供できるという効
果がある。
又、本発明によれば、ゲート電極として、ショットキー
接合となる高融点の金属あるいはその高融点化合物の上
にＴ字型に低抵抗の金属を形成できることから、ゲート
長の極めて短かい高性能の５Ｂ−ＦＥＴのゲーＩ・抵抗
を極めて小さくすることができるいう効果もある。
接合となる高融点の金属あるいはその高融点化合物の上
にＴ字型に低抵抗の金属を形成できることから、ゲート
長の極めて短かい高性能の５Ｂ−ＦＥＴのゲーＩ・抵抗
を極めて小さくすることができるいう効果もある。
第１図（ａ）〜（ｇ＞は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。 １・・・半絶縁性基板、２・・・能動層、３・・・ショ
ットキー電極、４・・・酸化膜、５ａ、５ｂ・・・不純
物層、６．６ａ、・・・金属層、６ｂ・・・ゲート電極
、７・・・ホトレジスト、８．８ａ、８ｂ・・・金属層
、９・・・酸化膜、１０ａ・・・ソース電極、１０ｂ・
・・ドレイン電極、１１・・・酸化膜。 １０応 ノースｆ１５ ！Ｏｂ ドレイレ１福第１
図 １１員４：膿
めの工程順に示した半導体チップの断面図である。 １・・・半絶縁性基板、２・・・能動層、３・・・ショ
ットキー電極、４・・・酸化膜、５ａ、５ｂ・・・不純
物層、６．６ａ、・・・金属層、６ｂ・・・ゲート電極
、７・・・ホトレジスト、８．８ａ、８ｂ・・・金属層
、９・・・酸化膜、１０ａ・・・ソース電極、１０ｂ・
・・ドレイン電極、１１・・・酸化膜。 １０応 ノースｆ１５ ！Ｏｂ ドレイレ１福第１
図 １１員４：膿
Claims (1)
- 半絶縁性基板に設けられた一導電型の能動層上の所定の
位置に高融点の金属または該金属の高融点化合物から成
るショットキー電極を形成する工程と、前記能動層を除
く前記半絶縁性基板の表面及び前記ショットキー電極の
側面に第１及び第２の絶縁膜を形成する工程と、前記シ
ョットキー電極並びに前記第１及び第２の絶縁膜で覆わ
れていない前記能動層上に一導電型の不純物層を堆積し
てソース及びドレインを形成する工程と、前記ショット
キー電極、前記第１及び第２の絶縁膜並びに前記ソース
及びドレインを覆うように第１の導体層を堆積する工程
と、前記ソース及びドレイン上に開孔部を有する第１の
ホトレジストのマスクを用いて前記開孔部より広く前記
第１の導体層を除去し前記ショットキー電極上にゲート
電極を形成する工程と、前記第１のホトレジストのマス
クをつけたまま第２の導体層を堆積しリフトオフ法によ
り前記ソース及びドレイン上にそれぞれソース及びドレ
インのオーム接触電極を形成する工程と、前記ゲート電
極以外の第１の導体層を除去する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882986A JPS62293778A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13882986A JPS62293778A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62293778A true JPS62293778A (ja) | 1987-12-21 |
Family
ID=15231194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13882986A Pending JPS62293778A (ja) | 1986-06-13 | 1986-06-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293778A (ja) |
-
1986
- 1986-06-13 JP JP13882986A patent/JPS62293778A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
| JPH0354464B2 (ja) | ||
| JPS62293778A (ja) | 半導体装置の製造方法 | |
| JPH0260222B2 (ja) | ||
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| US5514606A (en) | Method of fabricating high breakdown voltage FETs | |
| US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| JPH0523497B2 (ja) | ||
| JP3438100B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPH0492439A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01130572A (ja) | 化合物半導体装置の製造方法 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6037173A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0523496B2 (ja) | ||
| JPS60107867A (ja) | 半導体装置とその製法 | |
| JPS6161549B2 (ja) | ||
| JP2003163225A (ja) | 半導体装置およびその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 | |
| JPS59193070A (ja) | シヨツトキゲ−ト電界効果トランジスタの製造方法 |