JPS5877261A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5877261A JPS5877261A JP17604181A JP17604181A JPS5877261A JP S5877261 A JPS5877261 A JP S5877261A JP 17604181 A JP17604181 A JP 17604181A JP 17604181 A JP17604181 A JP 17604181A JP S5877261 A JPS5877261 A JP S5877261A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- oxide film
- layer
- metal
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- -1 aluminum Chemical compound 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に為周波帯での動作に適した化
合物半導体をつかった電界効朱皺トランジスタの構造に
関する。
合物半導体をつかった電界効朱皺トランジスタの構造に
関する。
化合物半導体はその物理的＊＊によシ、超１６ＪＩＩＩ
ｌ波素子に多く用いられている。最近、その中でもＢ−
ｖ族２元化合物学導体でるるＧａＡｓ（ガリウム砒素）
を石川した電界効果型トランジスタ（ｋ゛ＥＴ）の発展
は目ざましく、試作ＩＲＰｌｉから量産化へと移行しク
クある。そして、さらに高性能でしかも信］Ｑ［の高い
超高周波素子を歩留シよく得ることが要求されている。
ｌ波素子に多く用いられている。最近、その中でもＢ−
ｖ族２元化合物学導体でるるＧａＡｓ（ガリウム砒素）
を石川した電界効果型トランジスタ（ｋ゛ＥＴ）の発展
は目ざましく、試作ＩＲＰｌｉから量産化へと移行しク
クある。そして、さらに高性能でしかも信］Ｑ［の高い
超高周波素子を歩留シよく得ることが要求されている。
このような請求の１つに、ゲート電極とゲートボンティ
ングバッドとの接触部における導電性をよくすることが
信頼性を向上させる重要な問題となっている。
ングバッドとの接触部における導電性をよくすることが
信頼性を向上させる重要な問題となっている。
従来、ＧａＡｍ、）’ Ｅ’ｌ’のゲート金属としては
、アルオニウム（Ａｔ）を用いておシ、このゲート金属
の一部と接触する１９に、ｉ’ １−Ｐ ｔ −Ａ ｕ
といった金属が順次積層されたゲートポンディングパッ
ドを有する構造が一般的に知られている。
、アルオニウム（Ａｔ）を用いておシ、このゲート金属
の一部と接触する１９に、ｉ’ １−Ｐ ｔ −Ａ ｕ
といった金属が順次積層されたゲートポンディングパッ
ドを有する構造が一般的に知られている。
しかし、このようなＩＩ＃：１ＩＬｔ−持ったＧａＡｓ
ＦＥＴのゲート電極にバイアスを加えた場合に、バイア
スがかからない、すなわち電流が流れ表いという問題が
しにしけ生じた。この原因は、ゲート電極形成後に素子
表面の保−換でめる酸化膜が形成されておシ、仁の酸化
膜をゲートポンディングバッドを形成する際にフッ酸系
の処理液でエツチングして除去しなければならないが、
このエツチング時にゲート金属であるＡ７の表面に吹化
物（Ａｔ−０）が出来るために、ボンディング金属と電
気的に導通しにくくなるためである。この堺決策として
は、１つによ化膜成長前にゲートポンディングパッドを
形成すればよいが、このような構造の場合にはＧａＡｓ
（バッフ１一層）とゲートボンデ（ングパッドとが直接
接触するために、バンドを通してリーク電流が増加する
という欠点がある。
ＦＥＴのゲート電極にバイアスを加えた場合に、バイア
スがかからない、すなわち電流が流れ表いという問題が
しにしけ生じた。この原因は、ゲート電極形成後に素子
表面の保−換でめる酸化膜が形成されておシ、仁の酸化
膜をゲートポンディングバッドを形成する際にフッ酸系
の処理液でエツチングして除去しなければならないが、
このエツチング時にゲート金属であるＡ７の表面に吹化
物（Ａｔ−０）が出来るために、ボンディング金属と電
気的に導通しにくくなるためである。この堺決策として
は、１つによ化膜成長前にゲートポンディングパッドを
形成すればよいが、このような構造の場合にはＧａＡｓ
（バッフ１一層）とゲートボンデ（ングパッドとが直接
接触するために、バンドを通してリーク電流が増加する
という欠点がある。
本発明の目的は、上記欠点を解決して、より高性能でし
かも高・１ｄ禎度のＧａＡ１ ｋ’ Ｅ Ｔ ｆ提供−
する事にある。
かも高・１ｄ禎度のＧａＡ１ ｋ’ Ｅ Ｔ ｆ提供−
する事にある。
本発明のＧ−ＡｓＦＥ’ｌ’によれば、ゲートーー形成
後に、ゲート′ｉｔ極とゲートポンディングパッドとが
接触するパターンよシも一囲シ大きいパターンで耐酸化
性の金属をホトレジストを用いたり７トオ７法によシ形
成し、その後＃−導体基板全面にＣＶＤ法によ多酸化層
を成長し、前記耐酸化性金属のパターンよシ奄−ｉ１！
Ｉシ小さいパターンで酸化膜をエツチングし、その後ホ
トレジストを用いたリフトオフ法によシゲートボンディ
ングパッドを形成する事によシ、ゲート電極とゲートポ
ンディングパッドとが耐酸化性金属を介在して接続され
、しかも接続部以外のポンディングパッドの下が酸化膜
であるという構造が得られる。
後に、ゲート′ｉｔ極とゲートポンディングパッドとが
接触するパターンよシも一囲シ大きいパターンで耐酸化
性の金属をホトレジストを用いたり７トオ７法によシ形
成し、その後＃−導体基板全面にＣＶＤ法によ多酸化層
を成長し、前記耐酸化性金属のパターンよシ奄−ｉ１！
Ｉシ小さいパターンで酸化膜をエツチングし、その後ホ
トレジストを用いたリフトオフ法によシゲートボンディ
ングパッドを形成する事によシ、ゲート電極とゲートポ
ンディングパッドとが耐酸化性金属を介在して接続され
、しかも接続部以外のポンディングパッドの下が酸化膜
であるという構造が得られる。
従って本発明によれば、酸化膜成長前に、ゲートポンデ
ィングパッドと接触するゲート電極上にあらかじめ耐酸
化性金属を形成することによシ、接続部に前述のような
酸化物を作る事なく、導通のよいしかも信頼度の高いＧ
ａＡｓＦＥＴを得る事が出来る。
ィングパッドと接触するゲート電極上にあらかじめ耐酸
化性金属を形成することによシ、接続部に前述のような
酸化物を作る事なく、導通のよいしかも信頼度の高いＧ
ａＡｓＦＥＴを得る事が出来る。
以下、本発明の一実施例を図面を参照して、よ）詳細に
説明する。
説明する。
第１図乃至ｊＩＧ図は本発明の一実施例を示すＧａＡｓ
ＦＥＴを製造工程順に示した断面図である。
ＦＥＴを製造工程順に示した断面図である。
まず、第１図（ａ’）の正面断面図および同図（ｂ）の
Ａ−Ａ′側面断面図に示すように、牛絶縁性基板２０上
にバッフ１一層２１と動作層２２とを順に形成し、バッ
ファ一層２１と動作層２２とをメサ状に成形する。そし
て、この動作層２２とシ璽ットキー障壁を形成すべき金
属、例えばアル建ニウムによるゲート電極２３とオーミ
ック性接触となる金属、例えばＡ ｕ Ｇ ｅ合金＋Ｎ
ｉ層によるソースおよびドレイン電極２４．２５を形成
する。尚、これら電極２３．２４および２５はバッフ１
層２１上まで延長形成されている。
Ａ−Ａ′側面断面図に示すように、牛絶縁性基板２０上
にバッフ１一層２１と動作層２２とを順に形成し、バッ
ファ一層２１と動作層２２とをメサ状に成形する。そし
て、この動作層２２とシ璽ットキー障壁を形成すべき金
属、例えばアル建ニウムによるゲート電極２３とオーミ
ック性接触となる金属、例えばＡ ｕ Ｇ ｅ合金＋Ｎ
ｉ層によるソースおよびドレイン電極２４．２５を形成
する。尚、これら電極２３．２４および２５はバッフ１
層２１上まで延長形成されている。
この後、ホトレジスト（図示せず）でゲート電極２３と
後で形成されるゲートポンディングパッドとが接触する
部分よりも一囲シ大きいパターン以外を被覆し、Ｔ＋
２６ （厚さ： ２０００λ）とＰｔ２７（厚さ： １
００ＯＡ）とを全面に連続蒸着する。
後で形成されるゲートポンディングパッドとが接触する
部分よりも一囲シ大きいパターン以外を被覆し、Ｔ＋
２６ （厚さ： ２０００λ）とＰｔ２７（厚さ： １
００ＯＡ）とを全面に連続蒸着する。
更に、有機溶剤にて上記のホトレジストをその上のＴ１
２６およびｐｔ２７と共に除去する（第２図）。
２６およびｐｔ２７と共に除去する（第２図）。
この後、全面にシリコン酸化膜２８（成長温度：３１０
℃、厚さ： ２０００Ａ）ｅｃＶＤ法Ｋｌ形成する（第
３図）。その後、ホトレジスト（図示せず）でゲート電
極２３上に形成されたＴ１２６−Ｐ ｔ ２７のパター
ンよルも−ａｎ小さいパターン以外を被覆し、それをマ
スクとして酸化膜２８を選択的にエツチング除去し、そ
の後ホトレジストを除去する（第４図）。
℃、厚さ： ２０００Ａ）ｅｃＶＤ法Ｋｌ形成する（第
３図）。その後、ホトレジスト（図示せず）でゲート電
極２３上に形成されたＴ１２６−Ｐ ｔ ２７のパター
ンよルも−ａｎ小さいパターン以外を被覆し、それをマ
スクとして酸化膜２８を選択的にエツチング除去し、そ
の後ホトレジストを除去する（第４図）。
これによシ、ゲート電極２３０所定部が露出する。
尚、第４図には示していないが、酸化膜２３をエツチン
グする際にソースおよびドレイン電極のポンディングパ
ッド部の酸化膜も同時にエツチングを行う。
グする際にソースおよびドレイン電極のポンディングパ
ッド部の酸化膜も同時にエツチングを行う。
しかる後に、ホトレジストを用いてゲートポンディング
パッドおよびソース、ドレインポンディングパッド領域
部のパターニングを行い、Ｔ１２９（厚さ： ２０００
＾）とＰｔａＯ（厚さ： ２０００λ）とを全面に連続
蒸着する。
パッドおよびソース、ドレインポンディングパッド領域
部のパターニングを行い、Ｔ１２９（厚さ： ２０００
＾）とＰｔａＯ（厚さ： ２０００λ）とを全面に連続
蒸着する。
更に、有機溶剤にて上記ホトレジストをその上のＴｉ２
９およびｐｔａｏと共に除去する（第５図λそして、Ｔ
１２９およびＰｔ３０の）（ターンよシも一囲シ小さい
パターンで、第４図と同方法でゲート、ソースおよびド
レインのポンプイングツくラド部にＡ１３１を形成する
（第６図）。
９およびｐｔａｏと共に除去する（第５図λそして、Ｔ
１２９およびＰｔ３０の）（ターンよシも一囲シ小さい
パターンで、第４図と同方法でゲート、ソースおよびド
レインのポンプイングツくラド部にＡ１３１を形成する
（第６図）。
ここで第６図から明らかなように、本実施例のＧａＡａ
ＦＢＴによれば、ゲート電極とゲートポンディングパッ
ドとが耐酸化性のメタルを介在して接続されることによ
シ、ゲートポンディングパッドの形成時にシ菖ットキー
金属が酸化しないため、導通のよい電極接続ができる。
ＦＢＴによれば、ゲート電極とゲートポンディングパッ
ドとが耐酸化性のメタルを介在して接続されることによ
シ、ゲートポンディングパッドの形成時にシ菖ットキー
金属が酸化しないため、導通のよい電極接続ができる。
しかも接続部以外のポンディングパッドの下が酸化膜で
あるため。
あるため。
リーク電流を減少させることができる。
このように製作され九〇ａＡａＦＥＴと従来のＧａＡｓ
ＦＥＴとを比較した場合、従来のＦＥＴではゲートにバ
イアスしても導通しないものが、約２０チ発生していた
が、本発明のＦＥＴではＯ饅と皆無になった。
ＦＥＴとを比較した場合、従来のＦＥＴではゲートにバ
イアスしても導通しないものが、約２０チ発生していた
が、本発明のＦＥＴではＯ饅と皆無になった。
尚、本発明はシ冒ットキー接合型電界効果トランジスタ
以外の半導体装置にも同様に適用することができ、また
同様の効果を得るととができる。
以外の半導体装置にも同様に適用することができ、また
同様の効果を得るととができる。
又、ゲート電極としてＡｔＯように空気と接触すること
Ｋよってその表面が酸化するような金属に′ｉ 対して、その金属が上部金属と接触する部分（これは本
実施例のようにポンディングパッドのみならず要綱配線
構造においても存在する）に耐酸化性の金属（例えばＴ
ｓ−Ｐｔ）を設けるようにしてもよい。
Ｋよってその表面が酸化するような金属に′ｉ 対して、その金属が上部金属と接触する部分（これは本
実施例のようにポンディングパッドのみならず要綱配線
構造においても存在する）に耐酸化性の金属（例えばＴ
ｓ−Ｐｔ）を設けるようにしてもよい。
第１図〜第６図は本発明の一実施例をその工程順に示し
丸断面図で、％に第１図（ム）および（ｂ）は正面図お
よび側面断面図をそれぞれ示す。
丸断面図で、％に第１図（ム）および（ｂ）は正面図お
よび側面断面図をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上ＫｋＰ４体票子領域の電極として該半導体
素子領域と接触して設けられ九素子電他と。 この素子電極上に形成された耐酸化性金属と、その上に
形成されたポンディングパッド用金属とを有し、上記ポ
ンディングパッド部と上記基板との間に絶縁層が介在し
ていることを％黴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17604181A JPS5877261A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17604181A JPS5877261A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5877261A true JPS5877261A (ja) | 1983-05-10 |
Family
ID=16006678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17604181A Pending JPS5877261A (ja) | 1981-11-02 | 1981-11-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023249A (ja) * | 1988-06-20 | 1990-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128875A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
-
1981
- 1981-11-02 JP JP17604181A patent/JPS5877261A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128875A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023249A (ja) * | 1988-06-20 | 1990-01-08 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6461889B1 (en) | Method of fabricating semiconductor device with diamond substrate | |
| JPH05275373A (ja) | 化合物半導体装置の製造方法 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5877261A (ja) | 半導体装置 | |
| JPS6253953B2 (ja) | ||
| JPH0472381B2 (ja) | ||
| JP2685026B2 (ja) | 電界効果トランジスタおよび製造方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JPH10261658A (ja) | 半導体装置の製造方法 | |
| JPS6323665B2 (ja) | ||
| US5177026A (en) | Method for producing a compound semiconductor MIS FET | |
| JPS6159782A (ja) | 半導体装置 | |
| KR100364710B1 (ko) | 반도체소자의제조방법 | |
| JPS6239834B2 (ja) | ||
| JPH01144681A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6077469A (ja) | 半導体装置の製造方法 | |
| JPS5946109B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JP2000269236A (ja) | 化合物半導体装置及びその製造方法 | |
| JPH0523496B2 (ja) | ||
| JPH028455B2 (ja) | ||
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6231833B2 (ja) | ||
| JPH05136176A (ja) | 半導体装置の製造方法 | |
| JPH09186189A (ja) | 化合物半導体装置の製造方法 |