JPS6159782A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6159782A
JPS6159782A JP59182041A JP18204184A JPS6159782A JP S6159782 A JPS6159782 A JP S6159782A JP 59182041 A JP59182041 A JP 59182041A JP 18204184 A JP18204184 A JP 18204184A JP S6159782 A JPS6159782 A JP S6159782A
Authority
JP
Japan
Prior art keywords
electrode
source electrode
layer
substrate
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59182041A
Other languages
English (en)
Inventor
Koichiro Kotani
小谷　紘一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59182041A priority Critical patent/JPS6159782A/ja
Publication of JPS6159782A publication Critical patent/JPS6159782A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に係り、特に高周波領域で使用され
る半導体装置の電極の構造に関する。
（ａ）産業上の利用分野 近年超高周波半導体装置で、高易動度が得られるＨＥＭ
Ｔ構造の出現により１０ＧＨｚから２０ＧＨｚの領域で
出力を得るパワー半導体装置が実用化がされており、こ
のような超高周波半導体装置では電極やその他の構造が
ストリップライン構造であることが有利であり、そのた
めにゲート電極、ドレイン電極、ソース電極が、それぞ
れ交叉することなしにストリップラインで導出できる構
造が必要であり、その実現が要望されている。
山）従来の技術 従来の超高周波半導体装置では、ドレイン電極及びソー
ス電極の形成と、ゲート電極の形、成とが二工程で行わ
れているために、それぞれの位置合わせが必要であり、
そのためソース電極とゲート電極間の微細化が困難にな
っている。
第２図（１）乃至第２図（４）はその製造工程を説明す
。
るための断面図であるが、第２図（１）で１は半絶縁性
半導体基板であり、２はノンドープのアルミニウム、ガ
リウム、砒素（ＡＩＧａＡｓ）　Ｗｔ、３はノンドープ
のＧａＡｓ層、４はｎ型の八１ＧａＡｓｌＷ、５はｎ型
のＧａＡｓＪ”ｊｆである。
第２図（２）はこれらの積層をメサエッチングしたもの
であり、第２図（３）はメサエッチングの両端に金ゲエ
ルマニウムー金（ＡｕＧｅ／Ａｕ）を蒸着して合金化し
たオーミックのソース電極６とドレイン電極７を形成し
、引続き第２図（４）のように、それらの間にリセスエ
ッチングを行ってリセス８を形成して、ゲート電極９を
チタン、白金、金（ＴｉＰｔＡｕ）又はアルミニウムを
被着して形成する。
第３図はこのように形成された構造の平面図であり、ソ
ース電極６とドレイン電極７とゲート電極９とが同一表
面に配置されているため、各電極のボンデングをするた
めの配線が、相互にクロスオーバすることになって、配
線相互間の電気容量が増加し、又このことが原因になっ
て高周波性能の向上を阻害するばかりか、ソース電極と
ゲート電極間の微細化も困ｆｉｌになる。
（ｅ）発明が解決しようとする問題点 上記の製造方法では基板表面にソース、ドレイン、ゲー
トのそれぞれの電極が配置されるために、ボンデングの
配線が一方向に取り出されることになり、各電極から取
り出される配線が互いにクロスオーバを生じ、その配線
のクロスオーバ部分の電気容量が高周波特性を悪化させ
ると共に、素子の微細化に支障を来す問題点になってい
る。
（ｄ）問題点を解決するための手段 本発明によれば、この問題点は、半絶縁性半導体基板の
表面に、順次ノンドープのアルミニウム・ガリウム・砒
素の化合物層、ノンドープのガリウム・砒素の化合物層
、ｎ型のガリウム・砒素の化合物層が積層され、その表
面にソース、ドレイン、ゲートのそれぞれの電極が形成
されてなる電界効果トランジスタにおいて、該半絶縁性
半導体基板の背面よりソース電極に対応する部分をアル
ミニュームガリウム砒素層に達する部分までの積層部分
を除去し、その部分にオーミック電極材料を被着して合
金化し、ソース電極と導通させ、該ゲート電極とドレイ
ン電極が接地されているソース電極に対しストリップラ
インで導出できる構造でなることをｌｆＦ徴とする半導
体装置によって解決できる。
（１１１作用 即ち、本発明は上記従来の欠点を解決するために、超高
周波特性を有する半導体装置の素子の構造を微細化し、
電極ラインをゲート電極とドレイン電極として、ソース
電極は基板の下側から合金化してアース電極ラインとす
ることにより素子全体をストリップライン構造とし、又
オーミック電極を基板の下側から取り出すソース電極の
みとするために素子表面のソース、ドレイン、ゲート電
極のそれぞれが同−金運にすることが出来て、その電極
間隔はサブミクロン程度のセルフアライメント法が実現
できる方法を提供することを目的とするものである。
（ｆ）実施例 本発明の実施例を第１図（１）乃至第１図（６）に示し
ているが、第１図（１）で１１は半絶縁性半導体基板で
あり、１２はノンドープのアルミニューム、ガリウム、
砒素（八ＩＧａＡｓ）　Ｍ、　１３はノンドープのＧａ
ＡｓｒｆＡ、１４はＮ型の八］ＧａＡｓｆｆ１ｔ、　１
５はｎ型のＧａＡｓ層であって、これらの積層をメサエ
ッチングしてものである。
第１図（２）はフォトレジスト層１６を塗布の後にバタ
ーニングしたものであり、第１図（３）はこの表面に高
融点の金運であるモリブデン（Ｍｏ）と金を蒸着して被
着させて、レジスト１５！１６をリフトオフしたもので
あって、ソース電極１７、ドレイン電極１日、ゲート電
極１９が形成される。
第１図（４）は基板のソース電極の部分に背面からノン
ドープのＧａＡｓ層１３の層までエツチングを行なって
凹部２０を形成する。
第１図（５）は基板の裏面の全面にわたってオーミック
電極２１として金とゲエルマウム１２％合金金屈の蒸着
層を形成した後に、温度が４５０’Ｃで３分間の熱処理
によって合金化し、更にその上に金２２をメッキする。
このようにして出来た素子の断面は、合金層２１と金２
３との電導部とソース電極１７とが導通されて基板１１
の下面からソース電極を取り出すことができる。
この結果各電極の配線はクロスオーバすることがなくな
り第４図の平面図に示すごとくゲート電極１９とドレイ
ン電極１８とが基板の表面側に配置され、ソース電極１
７が基板の裏面（図で点線で示す）から配線されるため
に、それぞれ独立にクロスオーバがなく配線をすること
が可能になって電極間の電気容量の減少が計れると共に
、素子の縮小化が計れることになる。
Ｉｇ＋発明の効果 以上詳細に説明したように、本発明の半導体装置の製造
方法を採用することにより高周波特性の優れた半導体装
置を供し得るという効果大なるものがある。
【図面の簡単な説明】
第１図は本発明の製造工程の断面図。 第２図は従来の製造工程の断面図。 第３図は従来の半導体装置の電極配置図。 第４図は本発明の半導体装置の電極配置図。 図において、 １１は半絶縁性半導体基板。 １２はノンドープのアルミニューム、ガリウム。 砒素　（八ＩＧａＡｓ）　　層。 １３はノンドープのＧａＡｓ層。 １４はＮ型の八１ＧａＡｓｆｆｌ。 １５ばｎ型のＧａＡｓＦｉのメサエッチング層。 １６はフォトレジスト膜。 １７はソース電極。 １８はドレイン電極。 １９はゲート電極。 ２０は凹部。 ２１は合金化層。 ２２は金メッキ層である。

Claims (1)

    【特許請求の範囲】
  1. 　半絶縁性半導体基板の表面に、順次ノンドープのアル
    ミニウム・ガリウム・砒素の化合物層、ノンドープのガ
    リウム・砒素の化合物層、ｎ型のガリウム・砒素の化合
    物層が積層され、その表面にソース、ドレイン、ゲート
    のそれぞれの電極が形成されてなる電界効果トランジス
    タにおいて、該半絶縁性半導体基板の背面よりソース電
    極に対応する部分をアルミニュームガリウム砒素層に達
    する部分までの積層部分を除去し、その部分にオーミッ
    ク電極材料を被着して合金化し、ソース電極と導通させ
    、該ゲート電極とドレイン電極が接地されているソース
    電極に対しストリップラインで導出できる構造でなるこ
    とを特徴とする半導体装置。
JP59182041A 1984-08-30 1984-08-30 半導体装置 Pending JPS6159782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59182041A JPS6159782A (ja) 1984-08-30 1984-08-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59182041A JPS6159782A (ja) 1984-08-30 1984-08-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS6159782A true JPS6159782A (ja) 1986-03-27

Family

ID=16111303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59182041A Pending JPS6159782A (ja) 1984-08-30 1984-08-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS6159782A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0432948A2 (en) * 1989-12-11 1991-06-19 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor device and production method thereof
EP0905791A2 (en) * 1997-09-25 1999-03-31 Nec Corporation Miniaturization of a semiconductor chip
JP2006295073A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0432948A2 (en) * 1989-12-11 1991-06-19 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor device and production method thereof
EP0432948A3 (en) * 1989-12-11 1991-09-25 Mitsubishi Denki Kabushiki Kaisha Compound semiconductor device and production method thereof
EP0905791A2 (en) * 1997-09-25 1999-03-31 Nec Corporation Miniaturization of a semiconductor chip
EP0905791A3 (en) * 1997-09-25 1999-09-08 Nec Corporation Miniaturization of a semiconductor chip
US6222266B1 (en) 1997-09-25 2001-04-24 Nec Corporation Miniaturization of a semiconductor chip
JP2006295073A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4213840A (en) Low-resistance, fine-line semiconductor device and the method for its manufacture
JPH088272A (ja) 低熱インピーダンス集積回路
US4377899A (en) Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US5041881A (en) Whiskerless Schottky diode
US4996582A (en) Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
US4298879A (en) Field effect transistor
JPH0640591B2 (ja) モノリシツク半導体構造とその製法
JPS6159782A (ja) 半導体装置
JPS5879773A (ja) 電界効果トランジスタ
JPS5914906B2 (ja) 電界効果トランジスタの製造方法
US4784967A (en) Method for fabricating a field-effect transistor with a self-aligned gate
JP2626209B2 (ja) 電界効果トランジスタの配線構造
JPS5892277A (ja) 電界効果トランジスタの製造方法
JPS62211962A (ja) 高周波半導体装置の製造方法
JP2652647B2 (ja) ヘテロ接合電界効果トランジスタ
GB2064868A (en) Schottky barrier gate field-effect transistor
JP2746240B2 (ja) 半導体装置及びその製造方法
JP2591420B2 (ja) 化合物半導体装置
JPS5877261A (ja) 半導体装置
JPS5950091B2 (ja) 半導体装置の製造方法
JPS6161549B2 (ja)
JP2919159B2 (ja) ＧａＡｓショットキー障壁電界効果トランジスタ及びその製造方法
JPH01201966A (ja) 半導体装置の電極構造
JPS5832472A (ja) 砒化ガリウム電界効果トランジスタ
JPS5910076B2 (ja) 半導体装置の製造方法