JP2746240B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2746240B2 JP2746240B2 JP7328964A JP32896495A JP2746240B2 JP 2746240 B2 JP2746240 B2 JP 2746240B2 JP 7328964 A JP7328964 A JP 7328964A JP 32896495 A JP32896495 A JP 32896495A JP 2746240 B2 JP2746240 B2 JP 2746240B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semi
- ohmic
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に高出力且つ高性能電界効果トラ
ンジスタに係る半導体装置及びその製造方法に関する。
の製造方法に関し、特に高出力且つ高性能電界効果トラ
ンジスタに係る半導体装置及びその製造方法に関する。
【0002】
【従来の技術】従来のこの種の半導体装置(以下“従来
例”という)について、図7及び図8を参照して説明す
る。なお、図7は従来例を説明する図であって、このう
ち(A)は従来例の上部平面図であり、(B)は(A)のA−
A’線断面図である。また、図8は、従来例の製造法を
説明する図であって、工程A〜Fからなる製造工程順の
要部断面図である。
例”という)について、図7及び図8を参照して説明す
る。なお、図7は従来例を説明する図であって、このう
ち(A)は従来例の上部平面図であり、(B)は(A)のA−
A’線断面図である。また、図8は、従来例の製造法を
説明する図であって、工程A〜Fからなる製造工程順の
要部断面図である。
【0003】まず、従来例の半導体装置の構造について
説明すると、従来例では、図7(A),(B)に示すよう
に、半絶縁性基板1上に導電層を有し、ゲ−ト電極5及
びこのゲ−ト電極5を挟むように2つのオ−ミック電極
6(ソ−ス電極6a,ドレイン電極6b)から構成される
半導体素子と、この半導体素子に外部との電気的接続を
行うための引出し電極(ゲ−ト引出し電極7,ソ−ス引
出し電極8,ドレイン引出し電極9)を有している。
説明すると、従来例では、図7(A),(B)に示すよう
に、半絶縁性基板1上に導電層を有し、ゲ−ト電極5及
びこのゲ−ト電極5を挟むように2つのオ−ミック電極
6(ソ−ス電極6a,ドレイン電極6b)から構成される
半導体素子と、この半導体素子に外部との電気的接続を
行うための引出し電極(ゲ−ト引出し電極7,ソ−ス引
出し電極8,ドレイン引出し電極9)を有している。
【0004】また、図7(B)に示すように、ソ−ス引出
し電極8を裏面電極16と電気的に接合するためにバイ
アホ−ル17と呼ばれる貫通孔を用いている。なお、図7
(B)中の2はバッファ層、3は第1のn型GaAs層、
4は第2のn型GaAs層である。また、11は絶縁膜、
12は配線である。
し電極8を裏面電極16と電気的に接合するためにバイ
アホ−ル17と呼ばれる貫通孔を用いている。なお、図7
(B)中の2はバッファ層、3は第1のn型GaAs層、
4は第2のn型GaAs層である。また、11は絶縁膜、
12は配線である。
【0005】従来例では、前記したバイアホ−ル17を用
いることによって、ソ−ス電極6aのインダクタンスが
低減でき、半導体装置の利得を大きくすることができ
る。なお、後に詳記する本発明と異なる点は、前記裏面
電極16が平坦であって、表面に形成された半導体素子の
各電極(ゲ−ト電極5,2つのオ−ミック電極6)に対し
て等距離にあることである。
いることによって、ソ−ス電極6aのインダクタンスが
低減でき、半導体装置の利得を大きくすることができ
る。なお、後に詳記する本発明と異なる点は、前記裏面
電極16が平坦であって、表面に形成された半導体素子の
各電極(ゲ−ト電極5,2つのオ−ミック電極6)に対し
て等距離にあることである。
【0006】次に、従来技術による半導体装置の製造法
(前記従来例の製造法)について、図2(A),(B)及び図
8に基づいて説明する。なお、図2(A),(B)は、後に
詳記する本発明に係る半導体装置の製造方法及び従来技
術の半導体装置の製造方法のうち、全てに共通するオ−
ミック電極形成までを説明する図(断面図)である。ま
た、図8は、従来の半導体装置(従来例)の製造法を説明
する図であって、図2に続く工程A〜Fからなる製造工
程順要部断面図である。
(前記従来例の製造法)について、図2(A),(B)及び図
8に基づいて説明する。なお、図2(A),(B)は、後に
詳記する本発明に係る半導体装置の製造方法及び従来技
術の半導体装置の製造方法のうち、全てに共通するオ−
ミック電極形成までを説明する図(断面図)である。ま
た、図8は、従来の半導体装置(従来例)の製造法を説明
する図であって、図2に続く工程A〜Fからなる製造工
程順要部断面図である。
【0007】従来技術による半導体装置の製造方法は、
まず図2(A),(B)に示すように、半絶縁性GaAs基
板1上に、この半絶縁性GaAs基板1の影響を低減す
るためのバッファ層2,導電層となる第1のn型GaA
s層3及びオ−ミックコンタクト層となる第2のn型G
aAs層4を連続的に成長する。次に、同じく図2
(A),(B)に示すように、電気的な素子分離の形成,第
2のn型GaAs層4並びに第1のGaAs層3の一部
をエッチングしたリセスの形成,第1のn型GaAs層
3上にゲ−ト電極5の形成,第2のn型GaAs層4上
に導電層とオ−ム性接合をするオ−ミック電極6の形成
を行う。なお、図2(A),(B)中の11は絶縁膜である。
まず図2(A),(B)に示すように、半絶縁性GaAs基
板1上に、この半絶縁性GaAs基板1の影響を低減す
るためのバッファ層2,導電層となる第1のn型GaA
s層3及びオ−ミックコンタクト層となる第2のn型G
aAs層4を連続的に成長する。次に、同じく図2
(A),(B)に示すように、電気的な素子分離の形成,第
2のn型GaAs層4並びに第1のGaAs層3の一部
をエッチングしたリセスの形成,第1のn型GaAs層
3上にゲ−ト電極5の形成,第2のn型GaAs層4上
に導電層とオ−ム性接合をするオ−ミック電極6の形成
を行う。なお、図2(A),(B)中の11は絶縁膜である。
【0008】従来法では、前記図2(A),(B)に続いて
図8工程Aに示すように、配線の交差部分で配線間が短
絡しないように第1の感光材14のパタ−ニングを行い、
次に、図8工程Bに示すように、この第1の感光材14を
マスクにして絶縁膜11を反応性ドライエッチング法によ
り開口部を形成する。
図8工程Aに示すように、配線の交差部分で配線間が短
絡しないように第1の感光材14のパタ−ニングを行い、
次に、図8工程Bに示すように、この第1の感光材14を
マスクにして絶縁膜11を反応性ドライエッチング法によ
り開口部を形成する。
【0009】その後、全面にメッキ通電パス用金属を堆
積し、選択的にAuメッキを行い、このAuメッキをマ
スクにメッキ通電パス用金属をエッチングしてから前記
第1の感光材14を除去することにより、図8工程Cに示
すように、配線12並びに前記各電極と電気的に接続され
たゲ−ト引出し電極(図示せず),ソ−ス引出し電極8及
びドレイン引出し電極9を形成する。この場合、ゲ−ト
引出し電極7及びソ−ス引出し電極8は、ドレイン引出
し電極9とは導電層を境にして対称の領域に各々設ける
[前掲の図7(A)参照]。
積し、選択的にAuメッキを行い、このAuメッキをマ
スクにメッキ通電パス用金属をエッチングしてから前記
第1の感光材14を除去することにより、図8工程Cに示
すように、配線12並びに前記各電極と電気的に接続され
たゲ−ト引出し電極(図示せず),ソ−ス引出し電極8及
びドレイン引出し電極9を形成する。この場合、ゲ−ト
引出し電極7及びソ−ス引出し電極8は、ドレイン引出
し電極9とは導電層を境にして対称の領域に各々設ける
[前掲の図7(A)参照]。
【0010】次に、図8工程Dに示すように、半絶縁性
GaAs基板1を機械的及び化学的なエッチングを行
い、続いて図8工程Eに示すように、半絶縁性GaAs
基板1,バッファ層2,第1のn型GaAs層3及び第
2のn型GaAs層4をエッチングすることによってバ
イアホ−ル17を形成する。その後、図8工程Fに示すよ
うに、全面にメッキ通電パス用の金属を堆積し、裏面電
極16を形成する。そして、この裏面電極16をマスクに異
方性エッチングにより、前記メッキ通電パス用金属並び
に配線12をエッチングして素子間を切り離し、前掲の図
7(B)に示す半導体装置を製造する。
GaAs基板1を機械的及び化学的なエッチングを行
い、続いて図8工程Eに示すように、半絶縁性GaAs
基板1,バッファ層2,第1のn型GaAs層3及び第
2のn型GaAs層4をエッチングすることによってバ
イアホ−ル17を形成する。その後、図8工程Fに示すよ
うに、全面にメッキ通電パス用の金属を堆積し、裏面電
極16を形成する。そして、この裏面電極16をマスクに異
方性エッチングにより、前記メッキ通電パス用金属並び
に配線12をエッチングして素子間を切り離し、前掲の図
7(B)に示す半導体装置を製造する。
【0011】
【発明が解決しようとする課題】従来の半導体装置(従
来例)では、図7(A),(B)に示したように、裏面電極1
6が平坦であって、表面に形成された半導体素子の各電
極(ゲ−ト電極5,2つのオ−ミック電極6)に対して等
距離にある。即ち、半絶縁性GaAs基板1上に形成さ
れたゲ−ト電極5,ドレイン電極6b及びゲ−ト引出し
電極7,ドレイン引出し電極9と、裏面に形成されたソ
−ス引出し電極(裏面電極16)との距離が同一である。こ
のため、従来の半導体装置(従来例)では、ゲ−ト電極5
とソ−ス電極6a間の寄生容量よりも、ドレイン電極6
bとソ−ス電極6a間の寄生容量の方が増加してしま
い、出力側の負荷が大きくなり、その結果、発振が起
き、動作が不安定になるという欠点を有している。
来例)では、図7(A),(B)に示したように、裏面電極1
6が平坦であって、表面に形成された半導体素子の各電
極(ゲ−ト電極5,2つのオ−ミック電極6)に対して等
距離にある。即ち、半絶縁性GaAs基板1上に形成さ
れたゲ−ト電極5,ドレイン電極6b及びゲ−ト引出し
電極7,ドレイン引出し電極9と、裏面に形成されたソ
−ス引出し電極(裏面電極16)との距離が同一である。こ
のため、従来の半導体装置(従来例)では、ゲ−ト電極5
とソ−ス電極6a間の寄生容量よりも、ドレイン電極6
bとソ−ス電極6a間の寄生容量の方が増加してしま
い、出力側の負荷が大きくなり、その結果、発振が起
き、動作が不安定になるという欠点を有している。
【0012】本発明は、上記欠点に鑑み成されたもので
あって、その目的(課題)とするところは、ミリ波の寄生
発振を抑制することができ、高性能で高出力の電解効果
トランジスタを提供することにあり、また、この電解効
果トランジスタを高歩留まりで製造することができる製
造方法を提供することにある。
あって、その目的(課題)とするところは、ミリ波の寄生
発振を抑制することができ、高性能で高出力の電解効果
トランジスタを提供することにあり、また、この電解効
果トランジスタを高歩留まりで製造することができる製
造方法を提供することにある。
【0013】
【課題を解決するための手段】本発明は、ゲ−ト電極の
引出し電極及びソ−ス電極の引出し電極が設けられた領
域の半絶縁性基板の厚さを他の領域より薄くすることを
特徴とし、これにより、入力側のインピ−ダンスを独立
に調整することができ、その結果、出力側の負荷に対し
て入力側の負荷を大きくすることができるため、前記し
たとおり、ミリ波の寄生発振を抑制することができ、高
性能で高出力の電解効果トランジスタを高歩留まりで提
供するという前記目的を達成したものである。
引出し電極及びソ−ス電極の引出し電極が設けられた領
域の半絶縁性基板の厚さを他の領域より薄くすることを
特徴とし、これにより、入力側のインピ−ダンスを独立
に調整することができ、その結果、出力側の負荷に対し
て入力側の負荷を大きくすることができるため、前記し
たとおり、ミリ波の寄生発振を抑制することができ、高
性能で高出力の電解効果トランジスタを高歩留まりで提
供するという前記目的を達成したものである。
【0014】換言すれば、本発明は、前記した特徴点に
より、 ・半絶縁性基板上に設けられたゲ−ト電極及びゲ−ト電
極の引出し電極とソ−ス電極間の寄生容量、 ・ドレイン電極及びドレイン電極の引出し電極とソ−ス
電極間の寄生容量、をそれぞれ独立に設計することがで
きることから、入力側の負荷に対し出力側の負荷を小さ
くすることができるため、寄生発振を抑止し、安定な動
作を補償した高性能で高出力の電解効果トランジスタを
実現できるものである。
より、 ・半絶縁性基板上に設けられたゲ−ト電極及びゲ−ト電
極の引出し電極とソ−ス電極間の寄生容量、 ・ドレイン電極及びドレイン電極の引出し電極とソ−ス
電極間の寄生容量、をそれぞれ独立に設計することがで
きることから、入力側の負荷に対し出力側の負荷を小さ
くすることができるため、寄生発振を抑止し、安定な動
作を補償した高性能で高出力の電解効果トランジスタを
実現できるものである。
【0015】即ち、本発明に係る半導体装置は、 「・半絶縁性基板上に導電層を有し、 ・該導電層とオ−ム性接合するソ−ス電極及びドレイン
電極の2つのオ−ミック電極、並びに、該オ−ミック電
極に挟まれるゲ−ト電極からなる半導体素子を有し、 ・前記オ−ミック電極及び前記ゲ−ト電極を電気的に外
部と接続するための引出し電極、並びに、前記オ−ミッ
ク電極及び前記ゲ−ト電極を電気的に接続する配線を有
し、 ・ゲ−ト電極及びソ−ス電極の引出し電極とドレイン電
極の引出し電極が前記導電層を挟む様に配列した、平面
パタ−ンを有する半導体装置において、 ・前記ゲ−ト電極の引出し電極及びソ−ス電極の引出し
電極が配置される領域が、該領域を除く領域よりも半絶
縁性基板膜厚が薄い構造を少なくとも有する、ことを特
徴とする半導体装置。」(請求項1) を要旨とする。
電極の2つのオ−ミック電極、並びに、該オ−ミック電
極に挟まれるゲ−ト電極からなる半導体素子を有し、 ・前記オ−ミック電極及び前記ゲ−ト電極を電気的に外
部と接続するための引出し電極、並びに、前記オ−ミッ
ク電極及び前記ゲ−ト電極を電気的に接続する配線を有
し、 ・ゲ−ト電極及びソ−ス電極の引出し電極とドレイン電
極の引出し電極が前記導電層を挟む様に配列した、平面
パタ−ンを有する半導体装置において、 ・前記ゲ−ト電極の引出し電極及びソ−ス電極の引出し
電極が配置される領域が、該領域を除く領域よりも半絶
縁性基板膜厚が薄い構造を少なくとも有する、ことを特
徴とする半導体装置。」(請求項1) を要旨とする。
【0016】また、本発明に係る半導体装置の製造方法
は、 「(1) 半絶縁性基板上に導電層を有し、該導電層とオ−
ム性接合するソ−ス電極及びドレイン電極の2つのオ−
ミック電極、並びに、前記オ−ミック電極に挟まれるゲ
−ト電極からなる半導体素子を形成する工程、(2) 前記
オ−ミック電極及び前記ゲ−ト電極を電気的に外部と接
続するための配線、並びに、前記各電極の引出し電極
を、ゲ−ト電極及びソ−ス電極の引出し電極とドレイン
電極の引出し電極とが、前記導電層を挟む様に配列させ
て形成する工程、(3) ゲ−ト引出し電極及びソ−ス引出
し電極が配置される領域を選択的に前記半絶縁性基板の
膜厚を薄くする工程、(4) 貫通孔(バイアホ−ル)を形成
する工程、を少なくとも含むことを特徴とする半導体装
置の製造方法。」(請求項2) を要旨とする。
は、 「(1) 半絶縁性基板上に導電層を有し、該導電層とオ−
ム性接合するソ−ス電極及びドレイン電極の2つのオ−
ミック電極、並びに、前記オ−ミック電極に挟まれるゲ
−ト電極からなる半導体素子を形成する工程、(2) 前記
オ−ミック電極及び前記ゲ−ト電極を電気的に外部と接
続するための配線、並びに、前記各電極の引出し電極
を、ゲ−ト電極及びソ−ス電極の引出し電極とドレイン
電極の引出し電極とが、前記導電層を挟む様に配列させ
て形成する工程、(3) ゲ−ト引出し電極及びソ−ス引出
し電極が配置される領域を選択的に前記半絶縁性基板の
膜厚を薄くする工程、(4) 貫通孔(バイアホ−ル)を形成
する工程、を少なくとも含むことを特徴とする半導体装
置の製造方法。」(請求項2) を要旨とする。
【0017】さらに、本発明に係る半導体装置の製造方
法は、前記製造方法において、引出し電極を形成する前
に、バイアホ−ル領域の導電層及び半絶縁性基板をエッ
チングする工程を少なくとも含むことを特徴とする(請
求項3)。
法は、前記製造方法において、引出し電極を形成する前
に、バイアホ−ル領域の導電層及び半絶縁性基板をエッ
チングする工程を少なくとも含むことを特徴とする(請
求項3)。
【0018】
【発明の実施の形態】以下、本発明について詳細に説明
すると、本発明は、前記したとおり、表面に形成された
ソ−ス電極,ゲ−ト電極及びドレイン電極、並びに、外
部と電気的に接続するための前記各電極の引出し電極を
有する半導体装置に関し、特に、前記ゲ−ト電極及びソ
−ス電極の各引出し電極が設けられた領域の半絶縁性基
板の厚さを他の領域より薄くすることを特徴とする。
すると、本発明は、前記したとおり、表面に形成された
ソ−ス電極,ゲ−ト電極及びドレイン電極、並びに、外
部と電気的に接続するための前記各電極の引出し電極を
有する半導体装置に関し、特に、前記ゲ−ト電極及びソ
−ス電極の各引出し電極が設けられた領域の半絶縁性基
板の厚さを他の領域より薄くすることを特徴とする。
【0019】具体的には、本発明で特に限定するもので
はないが、半絶縁性基板として半絶縁性GaAs基板を
用い、ゲ−ト引出し電極及びソ−ス引出し電極を有する
領域の半絶縁性GaAs基板膜厚を15μm程度とし、他
の領域の厚を20〜50μm(好ましくは30μm程度)とする
のが望ましい。
はないが、半絶縁性基板として半絶縁性GaAs基板を
用い、ゲ−ト引出し電極及びソ−ス引出し電極を有する
領域の半絶縁性GaAs基板膜厚を15μm程度とし、他
の領域の厚を20〜50μm(好ましくは30μm程度)とする
のが望ましい。
【0020】
【実施例】次に、本発明に係る半導体装置についての実
施例を挙げ、本発明を具体的に説明するが、本発明は、
以下の実施例にのみ限定されるものではなく、前記した
本発明に係る半導体装置及びその製造方法の要旨の範囲
内で種々の変形、変更が可能である。
施例を挙げ、本発明を具体的に説明するが、本発明は、
以下の実施例にのみ限定されるものではなく、前記した
本発明に係る半導体装置及びその製造方法の要旨の範囲
内で種々の変形、変更が可能である。
【0021】(実施例1)図1は、本発明に係る半導体
装置の一実施例(実施例1)を示す図であって、そのうち
(A)は、その半導体装置の上部平面図であり、(B)は、
(A)のA−A’線縦断面図(半導体装置の主要部を示す
縦断面図)である。
装置の一実施例(実施例1)を示す図であって、そのうち
(A)は、その半導体装置の上部平面図であり、(B)は、
(A)のA−A’線縦断面図(半導体装置の主要部を示す
縦断面図)である。
【0022】本実施例1に係る半導体装置は、図1(B)
に示すように、半絶縁性GaAs基板1上に、この半絶
縁性GaAs基板1の影響を低減するためのバッファ層
2,導電層となる第1のn型GaAs層3及びオ−ミッ
クコンタクト層となる第2のn型GaAs層4を有する
半導体基板からなる。
に示すように、半絶縁性GaAs基板1上に、この半絶
縁性GaAs基板1の影響を低減するためのバッファ層
2,導電層となる第1のn型GaAs層3及びオ−ミッ
クコンタクト層となる第2のn型GaAs層4を有する
半導体基板からなる。
【0023】そして、同じく図1(B)に示すように、第
1のn型GaAs層3上にゲ−ト電極5,第2のn型G
aAs層4上に前記導電層(第1のn型GaAs層3)と
オ−ム性接合をするオ−ミック電極6[ソ−ス電極6
a,ドレイン電極6b:図1(A)参照]を有する。ま
た、これら各電極(ゲ−ト電極5,ソ−ス電極6a,ド
レイン電極6b)と電気的に接続された引出し電極(ゲ−
ト引出し電極7,ソ−ス引出し電極8,ドレイン引出し
電極9)を有する[図1(A)参照]。
1のn型GaAs層3上にゲ−ト電極5,第2のn型G
aAs層4上に前記導電層(第1のn型GaAs層3)と
オ−ム性接合をするオ−ミック電極6[ソ−ス電極6
a,ドレイン電極6b:図1(A)参照]を有する。ま
た、これら各電極(ゲ−ト電極5,ソ−ス電極6a,ド
レイン電極6b)と電気的に接続された引出し電極(ゲ−
ト引出し電極7,ソ−ス引出し電極8,ドレイン引出し
電極9)を有する[図1(A)参照]。
【0024】本実施例1に係る半導体装置では、ゲ−ト
引出し電極7及びソ−ス引出し電極8は、図1(A)に示
すB−B’線から見た場合同一方向に配置され、ドレイ
ン引出し電極9は、前記ゲ−ト引出し電極7及びソ−ス
引出し電極8とB−B’線を境に反対側の領域に位置す
る。
引出し電極7及びソ−ス引出し電極8は、図1(A)に示
すB−B’線から見た場合同一方向に配置され、ドレイ
ン引出し電極9は、前記ゲ−ト引出し電極7及びソ−ス
引出し電極8とB−B’線を境に反対側の領域に位置す
る。
【0025】本実施例1に係る半導体装置において、そ
の構造の特徴とするところは、図1(B)に示すように、
ゲ−ト引出し電極(図示せず)及びソ−ス引出し電極8を
有する領域の半絶縁性GaAs基板1の膜厚を選択的に
小さくし、他の領域のその厚を大きくした点にある(こ
の点で前記した従来例と相違する)。具体的には、前者
の厚を15μmとし、後者の厚を30μmとするものであ
る。
の構造の特徴とするところは、図1(B)に示すように、
ゲ−ト引出し電極(図示せず)及びソ−ス引出し電極8を
有する領域の半絶縁性GaAs基板1の膜厚を選択的に
小さくし、他の領域のその厚を大きくした点にある(こ
の点で前記した従来例と相違する)。具体的には、前者
の厚を15μmとし、後者の厚を30μmとするものであ
る。
【0026】(実施例2)本発明に係る半導体装置の製
造方法の一実施例(実施例2)について、図2〜図4に基
づいて説明する。なお、図2は、本発明に係る半導体装
置の製造方法及び従来技術の半導体装置の製造方法のう
ち、全てに共通するオ−ミック電極形成までを説明する
図であって、そのうち(A)は、オ−ミック電極形成後の
絶縁膜成長後における前掲の図1(A)に示すB−B’線
断面図であり、(B)は、同じくオ−ミック電極形成後の
絶縁膜成長後における前掲の図1(A)に示すA−A’線
断面図である。また、図3は、本発明に係る半導体装置
の製造方法の一実施例(実施例2)を説明する図であっ
て、図2に続く工程A〜工程Fからなる製造工程順断面
図であり、図4は、図3工程Fに続く工程G〜工程Jか
らなる製造工程順断面図である。
造方法の一実施例(実施例2)について、図2〜図4に基
づいて説明する。なお、図2は、本発明に係る半導体装
置の製造方法及び従来技術の半導体装置の製造方法のう
ち、全てに共通するオ−ミック電極形成までを説明する
図であって、そのうち(A)は、オ−ミック電極形成後の
絶縁膜成長後における前掲の図1(A)に示すB−B’線
断面図であり、(B)は、同じくオ−ミック電極形成後の
絶縁膜成長後における前掲の図1(A)に示すA−A’線
断面図である。また、図3は、本発明に係る半導体装置
の製造方法の一実施例(実施例2)を説明する図であっ
て、図2に続く工程A〜工程Fからなる製造工程順断面
図であり、図4は、図3工程Fに続く工程G〜工程Jか
らなる製造工程順断面図である。
【0027】本実施例2では、まず従来技術と同様図2
(A),(B)に示すように、半絶縁性GaAs基板1上
に、この半絶縁性GaAs基板1の影響を低減するため
のバッファ層2,導電層となる第1のn型GaAs層3
及びオ−ミックコンタクト層となる第2のn型GaAs
層4を分子線エピタキシャル成長法により連続的に成長
する。なお、この連続成長法として、金属気相成長法を
用いることもできる。次に、同じく図2(A),(B)に示
すように、選択的なホウ素イオン注入による電気的な素
子分離の形成,選択的に第2のn型GaAs層4並びに
第1のn型GaAs層3の一部をエッチングしたリセス
の形成,第1のn型GaAs層3上にゲ−ト電極5の形
成,第2のn型GaAs層4上に導電層とオ−ム性接合
をするオ−ミック電極6の形成を行う。
(A),(B)に示すように、半絶縁性GaAs基板1上
に、この半絶縁性GaAs基板1の影響を低減するため
のバッファ層2,導電層となる第1のn型GaAs層3
及びオ−ミックコンタクト層となる第2のn型GaAs
層4を分子線エピタキシャル成長法により連続的に成長
する。なお、この連続成長法として、金属気相成長法を
用いることもできる。次に、同じく図2(A),(B)に示
すように、選択的なホウ素イオン注入による電気的な素
子分離の形成,選択的に第2のn型GaAs層4並びに
第1のn型GaAs層3の一部をエッチングしたリセス
の形成,第1のn型GaAs層3上にゲ−ト電極5の形
成,第2のn型GaAs層4上に導電層とオ−ム性接合
をするオ−ミック電極6の形成を行う。
【0028】なお、図2(A),(B)中の11は絶縁膜であ
る。そして、この図2(A)及び(B)は、前記したとお
り、オ−ミック電極6形成後に絶縁膜11を前面に成長し
た状態の断面図であって、このうち図2(A)は、前掲の
図1(A)で示したB−B’線断面図であり、図2(B)
は、同図1(A)で示したA−A’線断面図である。
る。そして、この図2(A)及び(B)は、前記したとお
り、オ−ミック電極6形成後に絶縁膜11を前面に成長し
た状態の断面図であって、このうち図2(A)は、前掲の
図1(A)で示したB−B’線断面図であり、図2(B)
は、同図1(A)で示したA−A’線断面図である。
【0029】本実施例2では、前記図2に続いて図3工
程Aに示すように、配線の交差部分で配線間が短絡しな
いように第1の感光材14のパタ−ニングを行い、次に、
図3工程Bに示すように、この第1の感光材14をマスク
にして絶縁膜11を反応性ドライエッチング法により開口
部を形成する。
程Aに示すように、配線の交差部分で配線間が短絡しな
いように第1の感光材14のパタ−ニングを行い、次に、
図3工程Bに示すように、この第1の感光材14をマスク
にして絶縁膜11を反応性ドライエッチング法により開口
部を形成する。
【0030】その後、メッキ通電パス用金属を全面にス
パッタ法により堆積し、選択的にAuメッキを行い、こ
のAuメッキをマスクにメッキ通電パス用金属をエッチ
ングしてから前記第1の感光材14を除去することによ
り、図3工程Cに示すように、また、前掲の図1(A)に
示したように、配線12並びに前記各電極と電気的に接続
されたゲ−ト引出し電極7,ソ−ス引出し電極8及びド
レイン引出し電極9が形成される。この場合、ゲ−ト引
出し電極7及びソ−ス引出し電極8は、ドレイン引出し
電極9とは導電層を境にして対称の領域に各々設ける。
パッタ法により堆積し、選択的にAuメッキを行い、こ
のAuメッキをマスクにメッキ通電パス用金属をエッチ
ングしてから前記第1の感光材14を除去することによ
り、図3工程Cに示すように、また、前掲の図1(A)に
示したように、配線12並びに前記各電極と電気的に接続
されたゲ−ト引出し電極7,ソ−ス引出し電極8及びド
レイン引出し電極9が形成される。この場合、ゲ−ト引
出し電極7及びソ−ス引出し電極8は、ドレイン引出し
電極9とは導電層を境にして対称の領域に各々設ける。
【0031】次に、図3工程Dに示すように、半絶縁性
GaAs基板1を機械的及び化学的なエッチングを行
い、半絶縁性GaAs基板1を30μmの厚さにする。こ
の場合、20〜50μmの半絶縁性GaAs基板の厚さまで
の範囲で有効である。
GaAs基板1を機械的及び化学的なエッチングを行
い、半絶縁性GaAs基板1を30μmの厚さにする。こ
の場合、20〜50μmの半絶縁性GaAs基板の厚さまで
の範囲で有効である。
【0032】続いて、図3工程Eに示すように、ゲ−ト
引出し電極(図示せず)及びソ−ス引出し電極8を設けた
領域を、半絶縁性GaAs基板1を選択的にエッチング
して半絶縁性GaAs基板1の膜厚を部分的に15μmと
する。その後、図3工程Fに示すように、半絶縁性Ga
As基板1の裏面より有機材料13を塗布し、150〜200℃
の温度にてベ−クを行ってこの有機材料13を硬化させ、
さらに、図4工程Gに示すように、第2の感光材15を塗
布し、60〜100℃の温度にてベ−クを行い、この第2の
感光材15を硬化させ、パタ−ニングを行う。
引出し電極(図示せず)及びソ−ス引出し電極8を設けた
領域を、半絶縁性GaAs基板1を選択的にエッチング
して半絶縁性GaAs基板1の膜厚を部分的に15μmと
する。その後、図3工程Fに示すように、半絶縁性Ga
As基板1の裏面より有機材料13を塗布し、150〜200℃
の温度にてベ−クを行ってこの有機材料13を硬化させ、
さらに、図4工程Gに示すように、第2の感光材15を塗
布し、60〜100℃の温度にてベ−クを行い、この第2の
感光材15を硬化させ、パタ−ニングを行う。
【0033】そして、ソ−ス引出し電極8と後述する裏
面電極16とを電気的に接続するための貫通孔(バイアホ
−ル17)を形成する領域の有機材料13を、酸素を少なく
とも含む反応性ガスを用いた異方性エッチング法によ
り、第2の感光材15をマスクにエッチングする。次に、
図4工程Hに示すように、有機材料13及び第2の感光材
15をマスクに半絶縁性GaAs基板1,バッファ層2,
第1のn型GaAs層3及び第2のn型GaAs層4を
エッチングすることによってバイアホ−ル17を形成す
る。
面電極16とを電気的に接続するための貫通孔(バイアホ
−ル17)を形成する領域の有機材料13を、酸素を少なく
とも含む反応性ガスを用いた異方性エッチング法によ
り、第2の感光材15をマスクにエッチングする。次に、
図4工程Hに示すように、有機材料13及び第2の感光材
15をマスクに半絶縁性GaAs基板1,バッファ層2,
第1のn型GaAs層3及び第2のn型GaAs層4を
エッチングすることによってバイアホ−ル17を形成す
る。
【0034】続いて、有機材料13及び第2の感光材15を
除去し、図4工程Iに示すように、全面にメッキ通電パ
ス用の金属を堆積し、裏面電極16を選択的に電解メッキ
法により形成する。そして、前記裏面電極16をマスクに
異方性エッチングにより、前記メッキ通電パス用金属並
びに配線12をエッチングして素子間を切り離し、図4工
程Jに示すような半導体装置を製造する。
除去し、図4工程Iに示すように、全面にメッキ通電パ
ス用の金属を堆積し、裏面電極16を選択的に電解メッキ
法により形成する。そして、前記裏面電極16をマスクに
異方性エッチングにより、前記メッキ通電パス用金属並
びに配線12をエッチングして素子間を切り離し、図4工
程Jに示すような半導体装置を製造する。
【0035】(実施例3)図5は、本発明に係る半導体
装置の製造方法の他の実施例(実施例3)を説明する図で
あって、図2に続く工程A〜工程Fからなる製造工程順
断面図であり、図6は、図5工程Fに続く工程G〜工程
Jからなる製造工程順断面図である。
装置の製造方法の他の実施例(実施例3)を説明する図で
あって、図2に続く工程A〜工程Fからなる製造工程順
断面図であり、図6は、図5工程Fに続く工程G〜工程
Jからなる製造工程順断面図である。
【0036】本実施例3では、まず前記実施例1と同
様、図2(A),(B)に示すように、半絶縁性GaAs基
板1上に、この半絶縁性GaAs基板1の影響を低減す
るためのバッファ層2,導電層となる第1のn型GaA
s層3及びオ−ミックコンタクト層となる第2のn型G
aAs層4を分子線エピタキシャル成長法により連続的
に成長する。なお、この連続成長法としては、金属気相
成長法を用いることもできる。次に、同じく図2(A),
(B)に示すように、選択的なホウ素イオン注入による電
気的な素子分離の形成,選択的に第2のn型GaAs層
4並びに第1のn型GaAs層3の一部をエッチングし
たリセスの形成,第1のn型GaAs層3上にゲ−ト電
極5の形成,第2のn型GaAs層4上に導電層とオ−
ム性接合をするオ−ミック電極6の形成を行う。
様、図2(A),(B)に示すように、半絶縁性GaAs基
板1上に、この半絶縁性GaAs基板1の影響を低減す
るためのバッファ層2,導電層となる第1のn型GaA
s層3及びオ−ミックコンタクト層となる第2のn型G
aAs層4を分子線エピタキシャル成長法により連続的
に成長する。なお、この連続成長法としては、金属気相
成長法を用いることもできる。次に、同じく図2(A),
(B)に示すように、選択的なホウ素イオン注入による電
気的な素子分離の形成,選択的に第2のn型GaAs層
4並びに第1のn型GaAs層3の一部をエッチングし
たリセスの形成,第1のn型GaAs層3上にゲ−ト電
極5の形成,第2のn型GaAs層4上に導電層とオ−
ム性接合をするオ−ミック電極6の形成を行う。
【0037】なお、図2(A),(B)中の11は絶縁膜であ
る。そして、この図2(A)及び(B)は、前記したとお
り、オ−ミック電極6形成後に絶縁膜11を前面に成長し
た状態の断面図であって、このうち図2(A)は、前掲の
図1(A)で示したB−B’線断面図であり、図2(B)
は、同図1(A)で示したA−A’線断面図である。
る。そして、この図2(A)及び(B)は、前記したとお
り、オ−ミック電極6形成後に絶縁膜11を前面に成長し
た状態の断面図であって、このうち図2(A)は、前掲の
図1(A)で示したB−B’線断面図であり、図2(B)
は、同図1(A)で示したA−A’線断面図である。
【0038】本実施例3では、前記図2に続いて図5工
程Aに示すように、絶縁膜11を選択的にエッチングして
開口部を形成し、次に、図5工程Bに示すように、第1
の感光材14によりパタ−ニングを行ってバイアホ−ル領
域の第1のn型GaAs層3,バッファ層2及び半絶縁
性GaAs層基板1を20μmエッチングし、図5工程C
に示すように、前記第1の感光材14を除去する。
程Aに示すように、絶縁膜11を選択的にエッチングして
開口部を形成し、次に、図5工程Bに示すように、第1
の感光材14によりパタ−ニングを行ってバイアホ−ル領
域の第1のn型GaAs層3,バッファ層2及び半絶縁
性GaAs層基板1を20μmエッチングし、図5工程C
に示すように、前記第1の感光材14を除去する。
【0039】続いて、図5工程Dに示すように、配線の
交差部分で配線間が短絡しないようにレジスト14’のパ
タ−ニングを行い、全面にメッキ通電パス用金属をスパ
ッタ法により堆積し、選択的にAuメッキを行う。この
場合、このレジスト14’としては、ネガレジストを用い
る。その後、前記Auメッキをマスクにメッキ通電パス
用金属をエッチングしてから前記レジスト14’を除去す
ることにより、図5工程Eに示すように、また前掲の図
1(A)に示すように、配線12並びに前記各電極と電気的
に接続されたゲ−ト引出し電極7,ソ−ス引出し電極8
及びドレイン引出し電極9が形成される。この場合、ゲ
−ト引出し電極7及びソ−ス引出し電極8は、ドレイン
引出し電極9とは導電層を境にして対称の領域に各々設
ける。
交差部分で配線間が短絡しないようにレジスト14’のパ
タ−ニングを行い、全面にメッキ通電パス用金属をスパ
ッタ法により堆積し、選択的にAuメッキを行う。この
場合、このレジスト14’としては、ネガレジストを用い
る。その後、前記Auメッキをマスクにメッキ通電パス
用金属をエッチングしてから前記レジスト14’を除去す
ることにより、図5工程Eに示すように、また前掲の図
1(A)に示すように、配線12並びに前記各電極と電気的
に接続されたゲ−ト引出し電極7,ソ−ス引出し電極8
及びドレイン引出し電極9が形成される。この場合、ゲ
−ト引出し電極7及びソ−ス引出し電極8は、ドレイン
引出し電極9とは導電層を境にして対称の領域に各々設
ける。
【0040】次に、図5工程Fに示すように、半絶縁性
GaAs基板1を機械的及び化学的なエッチングを行
い、半絶縁性GaAs基板1を30μmの厚さにする。こ
の場合、20〜50μmの半絶縁性GaAs基板の厚さまで
の範囲で有効である。続いて、図6工程Gに示すよう
に、ゲ−ト引出し電極(図示せず)及びソ−ス引出し電極
8を設けた領域を、半絶縁性GaAs基板1を選択的に
エッチングして半絶縁性GaAs基板1の膜厚を部分的
に15μmとする。
GaAs基板1を機械的及び化学的なエッチングを行
い、半絶縁性GaAs基板1を30μmの厚さにする。こ
の場合、20〜50μmの半絶縁性GaAs基板の厚さまで
の範囲で有効である。続いて、図6工程Gに示すよう
に、ゲ−ト引出し電極(図示せず)及びソ−ス引出し電極
8を設けた領域を、半絶縁性GaAs基板1を選択的に
エッチングして半絶縁性GaAs基板1の膜厚を部分的
に15μmとする。
【0041】エッチングすることによってバイアホ−ル
17が形成できる。その後、図6工程Hに示すように、全
面にメッキ通電パス用の金属を堆積し、裏面電極16を選
択的に電解メッキ法により形成し、続いて図6工程Iに
示すように、この裏面電極16をマスクに異方性エッチン
グにより前記メッキ通電パス用金属並びに配線12をエッ
チングし、素子間を切り離して半導体装置を製造する。
17が形成できる。その後、図6工程Hに示すように、全
面にメッキ通電パス用の金属を堆積し、裏面電極16を選
択的に電解メッキ法により形成し、続いて図6工程Iに
示すように、この裏面電極16をマスクに異方性エッチン
グにより前記メッキ通電パス用金属並びに配線12をエッ
チングし、素子間を切り離して半導体装置を製造する。
【0042】
【発明の効果】本発明は、以上詳記したとおり、表面に
形成されたソ−ス電極,ゲ−ト電極及びドレイン電極、
並びに、外部と電気的に接続するための前記各電極の引
出し電極を有する半導体装置に関し、ゲ−ト電極の引出
し電極及びソ−ス電極の引出し電極が設けられた領域の
半絶縁性GaAs基板の厚さを他の領域より薄くするこ
とを特徴とし、これにより、入力側のインピ−ダンスを
独立に調整することができ、その結果、出力側の負荷に
対して入力側の負荷を大きくすることができるため、ミ
リ波の寄生発振を抑制することができ、高性能で高出力
の電解効果トランジスタを高歩留まりで実現できるとい
う顕著な効果を有する。
形成されたソ−ス電極,ゲ−ト電極及びドレイン電極、
並びに、外部と電気的に接続するための前記各電極の引
出し電極を有する半導体装置に関し、ゲ−ト電極の引出
し電極及びソ−ス電極の引出し電極が設けられた領域の
半絶縁性GaAs基板の厚さを他の領域より薄くするこ
とを特徴とし、これにより、入力側のインピ−ダンスを
独立に調整することができ、その結果、出力側の負荷に
対して入力側の負荷を大きくすることができるため、ミ
リ波の寄生発振を抑制することができ、高性能で高出力
の電解効果トランジスタを高歩留まりで実現できるとい
う顕著な効果を有する。
【0043】換言すれば、本発明は、上記した特徴を有
する半導体装置であるから、入力側の寄生容量を出力側
の寄生容量よりも増加されることにより、使用周波数に
おける利得を低下させることなく半導体装置の最大発振
周波数を低減し、ミリ波の寄生発振を抑制することがで
きる効果を有する。また、本発明に係る製造方法によれ
ば、上記した特徴を有する半導体装置を高歩留まりで実
現できるという効果を有する。
する半導体装置であるから、入力側の寄生容量を出力側
の寄生容量よりも増加されることにより、使用周波数に
おける利得を低下させることなく半導体装置の最大発振
周波数を低減し、ミリ波の寄生発振を抑制することがで
きる効果を有する。また、本発明に係る製造方法によれ
ば、上記した特徴を有する半導体装置を高歩留まりで実
現できるという効果を有する。
【図1】本発明に係る半導体装置の一実施例(実施例1)
を示す図であって、そのうち(A)は、その上部平面図、
(B)は、(A)のA−A’線縦断面図(半導体装置の主要
部を示す縦断面図)。
を示す図であって、そのうち(A)は、その上部平面図、
(B)は、(A)のA−A’線縦断面図(半導体装置の主要
部を示す縦断面図)。
【図2】本発明に係る半導体装置の製造方法及び従来技
術の半導体装置の製造方法のうち、すべてに共通するオ
−ミック電極形成までを説明する図であって、そのうち
(A)は、オ−ミック電極形成後の絶縁膜成長後における
前掲の図1(A)に示すB−B’線断面図であり、(B)
は、同じくオ−ミック電極形成後の絶縁膜成長後におけ
る前掲の図1(A)に示すA−A’線断面図。
術の半導体装置の製造方法のうち、すべてに共通するオ
−ミック電極形成までを説明する図であって、そのうち
(A)は、オ−ミック電極形成後の絶縁膜成長後における
前掲の図1(A)に示すB−B’線断面図であり、(B)
は、同じくオ−ミック電極形成後の絶縁膜成長後におけ
る前掲の図1(A)に示すA−A’線断面図。
【図3】本発明に係る半導体装置の製造方法の一実施例
(実施例2)を説明する図であって、図2に続く工程A〜
工程Fからなる製造工程順断面図。
(実施例2)を説明する図であって、図2に続く工程A〜
工程Fからなる製造工程順断面図。
【図4】図3工程Fに続く工程G〜工程Jからなる製造
工程順断面図。
工程順断面図。
【図5】本発明に係る半導体装置の製造方法の他の実施
例(実施例3)を説明する図であって、図2に続く工程A
〜工程Fからなる製造工程順断面図。
例(実施例3)を説明する図であって、図2に続く工程A
〜工程Fからなる製造工程順断面図。
【図6】図5工程Fに続く工程G〜工程Jからなる製造
工程順断面図。
工程順断面図。
【図7】従来の半導体装置(従来例)を説明する図であっ
て、このうち(A)は、その上部平面図、(B)は(A)のA
−A’線断面図。
て、このうち(A)は、その上部平面図、(B)は(A)のA
−A’線断面図。
【図8】従来の半導体装置(従来例)の製造法を説明する
図であって、図2に続く工程A〜Fからなる製造工程順
断面図。
図であって、図2に続く工程A〜Fからなる製造工程順
断面図。
1 半絶縁性GaAs基板 2 バッファ層 3 第1のn型GaAs層 4 第2のn型GaAs層 5 ゲ−ト電極 6 オ−ミック電極 6a ソ−ス電極 6b ドレイン電極 7 ゲ−ト引出し電極 8 ソ−ス引出し電極 9 ドレイン引出し電極 11 絶縁膜 12 配線 13 有機材料 14 第1の感光材 14’レジスト 15 第2の感光材 16 裏面電極 17 バイアホ−ル
Claims (3)
- 【請求項1】 半絶縁性基板上に導電層を有し、該導電
層とオ−ム性接合するソ−ス電極及びドレイン電極の2
つのオ−ミック電極、並びに、該オ−ミック電極に挟ま
れるゲ−ト電極からなる半導体素子を有し、前記オ−ミ
ック電極及び前記ゲ−ト電極を電気的に外部と接続する
ための引出し電極、並びに、前記オ−ミック電極及び前
記ゲ−ト電極を電気的に接続する配線を有し、ゲ−ト電
極及びソ−ス電極の引出し電極とドレイン電極の引出し
電極が前記導電層を挟む様に配列した平面パタ−ンを有
する半導体装置において、前記ゲ−ト電極の引出し電極
及びソ−ス電極の引出し電極の配置される領域が、該領
域を除く領域よりも半絶縁性基板膜厚が薄い構造を少な
くとも有することを特徴とする半導体装置。 - 【請求項2】 (1) 半絶縁性基板上に導電層を有し、該
導電層とオ−ム性接合するソ−ス電極及びドレイン電極
の2つのオ−ミック電極、並びに、前記オ−ミック電極
に挟まれるゲ−ト電極からなる半導体素子を形成する工
程、(2) 前記オ−ミック電極及び前記ゲ−ト電極を電気
的に外部と接続するための配線、並びに、前記各電極の
引出し電極を、ゲ−ト電極及びソ−ス電極の引出し電極
とドレイン電極の引出し電極とが、前記導電層を挟む様
に配列させて形成する工程、(3) ゲ−ト引出し電極及び
ソ−ス引出し電極の配置される領域を選択的に前記半絶
縁性基板の膜厚を薄くする工程、(4) 貫通孔(バイアホ
−ル)を形成する工程、を少なくとも含むことを特徴と
する半導体装置の製造方法。 - 【請求項3】 請求項2の半導体装置の製造方法におい
て、引出し電極を形成する前に、バイアホ−ル領域の導
電層及び半絶縁性基板をエッチングする工程を少なくと
も含むことを特徴とする請求項2記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7328964A JP2746240B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7328964A JP2746240B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09172025A JPH09172025A (ja) | 1997-06-30 |
JP2746240B2 true JP2746240B2 (ja) | 1998-05-06 |
Family
ID=18216091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7328964A Expired - Fee Related JP2746240B2 (ja) | 1995-12-18 | 1995-12-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2746240B2 (ja) |
-
1995
- 1995-12-18 JP JP7328964A patent/JP2746240B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09172025A (ja) | 1997-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3677350B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
US4871687A (en) | Method of fabricating a MESFET transistor with gate spaced above source electrode by layer of air or the like | |
US6717192B2 (en) | Schottky gate field effect transistor | |
JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
JPH03292744A (ja) | 化合物半導体装置およびその製造方法 | |
US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
KR100349953B1 (ko) | 밀리미터파 대역에서 안정적으로 동작 가능한 전계 효과 트랜지스터 및 그 제조 방법 | |
JP2757848B2 (ja) | 電界効果型半導体装置 | |
JP3285132B2 (ja) | 半導体装置の製造方法 | |
US5449929A (en) | IPG transistor semiconductor integrated circuit device | |
JP2746240B2 (ja) | 半導体装置及びその製造方法 | |
JP2626209B2 (ja) | 電界効果トランジスタの配線構造 | |
JP2554672B2 (ja) | 電界効果型半導体装置 | |
JPH0722310A (ja) | 半導体集積回路の製造方法 | |
JP2868083B2 (ja) | 半導体デバイスの製造方法 | |
JP3191685B2 (ja) | 高周波半導体デバイス | |
JP3365380B2 (ja) | 高周波半導体装置とその製造方法 | |
US4374392A (en) | Monolithic integrated circuit interconnection and fabrication method | |
JPH05129345A (ja) | マイクロ波集積回路の製造方法 | |
JP2002270821A (ja) | 電界効果型半導体装置の製造方法 | |
JPH079980B2 (ja) | 半導体装置の製造方法 | |
JP2878049B2 (ja) | 高周波用トランジスタ | |
JPS6159782A (ja) | 半導体装置 | |
JPH10200312A (ja) | マイクロ波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |