JPS6231833B2 - - Google Patents
Info
- Publication number
- JPS6231833B2 JPS6231833B2 JP19350781A JP19350781A JPS6231833B2 JP S6231833 B2 JPS6231833 B2 JP S6231833B2 JP 19350781 A JP19350781 A JP 19350781A JP 19350781 A JP19350781 A JP 19350781A JP S6231833 B2 JPS6231833 B2 JP S6231833B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- gate electrode
- formation region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 19
- 230000005669 field effect Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
この発明は電界効果トランジスタの製造方法に
関するものである。
関するものである。
電界効果トランジスタ、こゝではヒ化ガリウム
を用いた電界効果トランジスタ（以下GaAs
FETと略称する）を例にして説明する。
を用いた電界効果トランジスタ（以下GaAs
FETと略称する）を例にして説明する。
GaAs FETはマイクロ波領域において、小信
号および電力用増巾器、あるいは発振器などに利
用されており、このGaAs FETの性能は主とし
てそのゲート長により左右され、ゲート長を短く
することがその要点の１つとなつている。そして
このゲート電極は、一般に光を用いた密着露光、
すなわちフオトリソグラフイ法、電子ビーム露光
法、Ｘ線リソグラフイ法などにより形成される
が、量産性を考慮するとき、通常はフオトリソグ
ラフイ法を採用している。
号および電力用増巾器、あるいは発振器などに利
用されており、このGaAs FETの性能は主とし
てそのゲート長により左右され、ゲート長を短く
することがその要点の１つとなつている。そして
このゲート電極は、一般に光を用いた密着露光、
すなわちフオトリソグラフイ法、電子ビーム露光
法、Ｘ線リソグラフイ法などにより形成される
が、量産性を考慮するとき、通常はフオトリソグ
ラフイ法を採用している。
第１図ないし第３図は従来のGaAs FETの製
造工程を示すもので、各図ａに平面を、ｂに同断
面を表わしてある。すなわち、まず第１図に示す
ように、半絶縁性基板１と、その一主面上に形成
されて不純物濃度が１〜３×1017／cm2のｎ形層２
とからなるGaAsウエハを用意し、このウエハの
前記ｎ形層２の表面上に、写真製版技術とリフト
オフ法によつて、ソース電極３およびドレイン電
極４となる金属膜を形成して熱処理を施すことに
より、それぞれにオーミツク電極を得る。ついで
第２図に示すように、静電容量低減などのため
に、前記ソース電極３およびドレイン電極４の各
領域と、次のゲート形成領域とを除く残余のｎ形
層部分をメサエツチング除去した上で、第３図に
示すように、写真製版技術とフオトリソグラフイ
法を利用して、ゲート電極用レジストパターン形
成、電流調整用ゲートエツチング工程を経てゲー
ト電極金属膜を蒸着させ、リフトオフ法でゲート
電極５を形成するのである。
造工程を示すもので、各図ａに平面を、ｂに同断
面を表わしてある。すなわち、まず第１図に示す
ように、半絶縁性基板１と、その一主面上に形成
されて不純物濃度が１〜３×1017／cm2のｎ形層２
とからなるGaAsウエハを用意し、このウエハの
前記ｎ形層２の表面上に、写真製版技術とリフト
オフ法によつて、ソース電極３およびドレイン電
極４となる金属膜を形成して熱処理を施すことに
より、それぞれにオーミツク電極を得る。ついで
第２図に示すように、静電容量低減などのため
に、前記ソース電極３およびドレイン電極４の各
領域と、次のゲート形成領域とを除く残余のｎ形
層部分をメサエツチング除去した上で、第３図に
示すように、写真製版技術とフオトリソグラフイ
法を利用して、ゲート電極用レジストパターン形
成、電流調整用ゲートエツチング工程を経てゲー
ト電極金属膜を蒸着させ、リフトオフ法でゲート
電極５を形成するのである。
こゝでこのような密着露光方式によるフオトリ
ソグラフイ法により、微細なゲート長をもつゲー
ト電極を形成する場合、前記従来方法によると、
ソース電極３とドレイン電極４とに挾まれたｎ形
層２上のゲート電極５と、除去部分、すなわちメ
サエツチング部分のボンデイングパツト部分とを
同時に形成することから、露光不足によつてメサ
エツチングの部分が形成されなかつたり、あるい
はメサとｎ形層の段差部分でゲート電極５に断線
などの不良を生じ、製造歩留りが悪くなる欠点が
あつた。
ソグラフイ法により、微細なゲート長をもつゲー
ト電極を形成する場合、前記従来方法によると、
ソース電極３とドレイン電極４とに挾まれたｎ形
層２上のゲート電極５と、除去部分、すなわちメ
サエツチング部分のボンデイングパツト部分とを
同時に形成することから、露光不足によつてメサ
エツチングの部分が形成されなかつたり、あるい
はメサとｎ形層の段差部分でゲート電極５に断線
などの不良を生じ、製造歩留りが悪くなる欠点が
あつた。
この発明は従来のこのような欠点を改善して、
微細なゲート長をもつGaAs FETを歩留りよく
製造するための方法を提供しようとするものであ
り、以下、この発明方法の一実施例について詳細
に説明する。
微細なゲート長をもつGaAs FETを歩留りよく
製造するための方法を提供しようとするものであ
り、以下、この発明方法の一実施例について詳細
に説明する。
第４図および第５図はこの実施例方法による
GaAs FETの製造工程を示し、各図ａに平面
を、ｂに同断面を表わしてある。これらの各図に
おいて、この実施例方法にあつても、まず前記第
１図および第２図工程と全く同様にして、ｎ形層
２上にソース電極３およびドレイン電極４を形成
してからメサエツチング工程を実施し、ついで第
４図に示すように、前記ソース電極３およびドレ
イン電極４に挾まれたゲート形成領域に、写真製
版技術とフオトリソグラフイ法を利用して、微細
なゲート長をもつゲート電極用レジストパターン
を形成し、蒸着工程を経てリフトオフ法により、
ゲート電極チヤネル部５ａを一旦形成させ、さら
に第５図に示すように、このゲート電極チヤネル
部５ａとそれぞれに電気的に連結されているとこ
ろの、ゲート電極ボンデイングパツト部５ｂ、お
よび外周電流遮断用のパツト部５ｃを形成するの
である。
GaAs FETの製造工程を示し、各図ａに平面
を、ｂに同断面を表わしてある。これらの各図に
おいて、この実施例方法にあつても、まず前記第
１図および第２図工程と全く同様にして、ｎ形層
２上にソース電極３およびドレイン電極４を形成
してからメサエツチング工程を実施し、ついで第
４図に示すように、前記ソース電極３およびドレ
イン電極４に挾まれたゲート形成領域に、写真製
版技術とフオトリソグラフイ法を利用して、微細
なゲート長をもつゲート電極用レジストパターン
を形成し、蒸着工程を経てリフトオフ法により、
ゲート電極チヤネル部５ａを一旦形成させ、さら
に第５図に示すように、このゲート電極チヤネル
部５ａとそれぞれに電気的に連結されているとこ
ろの、ゲート電極ボンデイングパツト部５ｂ、お
よび外周電流遮断用のパツト部５ｃを形成するの
である。
すなわち、この実施例方法では、ゲート電極を
チヤネル部５ａと、ボンデイングパツト部５ｂ
と、外周電流遮断用のパツト部５ｃとに区分して
形成するようにしたものである。
チヤネル部５ａと、ボンデイングパツト部５ｂ
と、外周電流遮断用のパツト部５ｃとに区分して
形成するようにしたものである。
なお前記実施例はGaAsを用いた電界効果トラ
ンジスタについて述べたが、このGaAsに限定さ
れるものでないことは勿論である。
ンジスタについて述べたが、このGaAsに限定さ
れるものでないことは勿論である。
以上詳述したようにこの発明方法によるとき
は、電界効果トランジスタにあつて、ゲート電極
の形成に関し、これを微細ゲート長を必要とする
チヤネル部電極領域と、ゲートボンデイングパツ
トおよび外周電流遮断パツトの各部に区分して行
なうようにしたから、各部分での露光不足および
メサエツチング部分とｎ形層との段差部分での電
極切れを完全に解消でき、これによつて微細ゲー
ト長をもつ電界効果トランジスタを歩留りよく製
造し得る特徴がある。
は、電界効果トランジスタにあつて、ゲート電極
の形成に関し、これを微細ゲート長を必要とする
チヤネル部電極領域と、ゲートボンデイングパツ
トおよび外周電流遮断パツトの各部に区分して行
なうようにしたから、各部分での露光不足および
メサエツチング部分とｎ形層との段差部分での電
極切れを完全に解消でき、これによつて微細ゲー
ト長をもつ電界効果トランジスタを歩留りよく製
造し得る特徴がある。
第１図ａ，ｂないし第３図ａ，ｂは従来例によ
る電界効果トランジスタの製造工程を示す平面お
よび各図ｂ―ｂ断面図、第４図ａ，ｂおよび第５
図ａ，ｂはこの発明の一実施例方法による電界効
果トランジスタの製造工程要部を示す平面および
各図ｂ―ｂ断面図である。 １…半絶縁性基板、２…ｎ形層、３…ソース電
極、４…ドレイン電極、５ａ…ゲート電極チヤネ
ル部、５ｂ…同ボンデイングパツト部、５ｃ…同
外周電流遮断パツト部。
る電界効果トランジスタの製造工程を示す平面お
よび各図ｂ―ｂ断面図、第４図ａ，ｂおよび第５
図ａ，ｂはこの発明の一実施例方法による電界効
果トランジスタの製造工程要部を示す平面および
各図ｂ―ｂ断面図である。 １…半絶縁性基板、２…ｎ形層、３…ソース電
極、４…ドレイン電極、５ａ…ゲート電極チヤネ
ル部、５ｂ…同ボンデイングパツト部、５ｃ…同
外周電流遮断パツト部。
Claims (1)
- １ 基板に形成した導電層上にゲート形成領域を
挾んで対向するようにソース電極およびドレイン
電極をオーミツク接触により形成する工程と、こ
れらのゲート形成領域およびソース，ドレイン各
電極部分以外の前記導電層をメサエツチング除去
する工程と、前記ゲート形成領域にゲート電極チ
ヤネル部を形成する工程と、このゲート電極チヤ
ネル部に電気的に連結させて、ゲートボンデイン
グパツト部、および外周電流遮断用パツト部を形
成する工程とを含むことを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19350781A JPS5892275A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19350781A JPS5892275A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892275A JPS5892275A (ja) | 1983-06-01 |
| JPS6231833B2 true JPS6231833B2 (ja) | 1987-07-10 |
Family
ID=16309198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19350781A Granted JPS5892275A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892275A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2738455A1 (de) * | 1977-08-26 | 1979-03-01 | Daimler Benz Ag | Aktive schwingungsdaempfer |
-
1981
- 1981-11-28 JP JP19350781A patent/JPS5892275A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5892275A (ja) | 1983-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717192B2 (en) | Schottky gate field effect transistor | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| EP0104094B1 (en) | Method of producing a semiconductor device, using a radiation-sensitive resist | |
| JPS6173377A (ja) | Ｆｅｔの製造方法 | |
| JPS6253953B2 (ja) | ||
| JPS6231833B2 (ja) | ||
| JPH0472381B2 (ja) | ||
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6115596B2 (ja) | ||
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JP2000021900A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02220449A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JP2893776B2 (ja) | 半導体装置の製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPS6161550B2 (ja) | ||
| JPS6161549B2 (ja) | ||
| JPS5892274A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62260370A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04119636A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6265462A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JPS59114826A (ja) | 半導体装置の製造方法 | |
| JPH04122033A (ja) | 電界効果トランジスタの製造方法 |