JPS5892274A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5892274A JPS5892274A JP19350481A JP19350481A JPS5892274A JP S5892274 A JPS5892274 A JP S5892274A JP 19350481 A JP19350481 A JP 19350481A JP 19350481 A JP19350481 A JP 19350481A JP S5892274 A JPS5892274 A JP S5892274A
- Authority
- JP
- Japan
- Prior art keywords
- source
- mesa etching
- electrode
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 230000001442 anti-mosquito Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電界効果トランジスタの製造方法に関するも
のである。
のである。
電界効果トランジスタ、こ＼ではヒ化ガリウムを用いた
電界効果トランジスタ（以下ＧａＡ、ＦＥＴと略称する
）を例にして説明する。
電界効果トランジスタ（以下ＧａＡ、ＦＥＴと略称する
）を例にして説明する。
Ｇ、Ａ、ＦＥＴ はマイクロ波領域において、小信号
および電力用の増巾器１発振器などとして、レーダー通
信、衛星通信を始めとする各種マイクロ波通信機器に広
く採用され、マイクロ波出力源の最も重要な素子の１つ
になっておル、これに伴なってその信頼性に対する要求
も極めて厳しい。
および電力用の増巾器１発振器などとして、レーダー通
信、衛星通信を始めとする各種マイクロ波通信機器に広
く採用され、マイクロ波出力源の最も重要な素子の１つ
になっておル、これに伴なってその信頼性に対する要求
も極めて厳しい。
第１図ないし第３図は従来のＧａＡａＦＥＴの製造工程
を示すもので、各図（＆）に平面を、（ｂ）に同断面を
表わしである。すなわち、まず第１図に示すように、半
絶縁性基板（１）と、その−主面上に形成されて不純物
濃度が１〜３Ｘ１０／ａｉのｎ形層とからなるＧ、Ａ、
ウエノ・を用意し、このウエノ・の前記ｎ形層（２）の
表面上に、写真製版技術とりフトオフ法によって、ソー
ス電極（３）およびドレイン電極（４）となる金属膜を
形成し、熱処理を施すことによってそれぞれにオーミッ
ク電極を得る。ついで第２図に示すように、静電容量低
減などのために、前記ソース電極（３）およびドレイン
電極（４）の各領域と、次のゲート電極形成領域とを除
く残余のｎ形層部分をメサエッチング除去した上で、第
３図に示すように、写真製版技術とフォトリソグラフィ
法を利用シ、ゲート電極用レジストパターン形成、電流
調整用ゲートエツチング工程を経てゲート電極金属膜を
蒸着させ、リフトオフ法によシグート電極（５）を形成
するのである。
を示すもので、各図（＆）に平面を、（ｂ）に同断面を
表わしである。すなわち、まず第１図に示すように、半
絶縁性基板（１）と、その−主面上に形成されて不純物
濃度が１〜３Ｘ１０／ａｉのｎ形層とからなるＧ、Ａ、
ウエノ・を用意し、このウエノ・の前記ｎ形層（２）の
表面上に、写真製版技術とりフトオフ法によって、ソー
ス電極（３）およびドレイン電極（４）となる金属膜を
形成し、熱処理を施すことによってそれぞれにオーミッ
ク電極を得る。ついで第２図に示すように、静電容量低
減などのために、前記ソース電極（３）およびドレイン
電極（４）の各領域と、次のゲート電極形成領域とを除
く残余のｎ形層部分をメサエッチング除去した上で、第
３図に示すように、写真製版技術とフォトリソグラフィ
法を利用シ、ゲート電極用レジストパターン形成、電流
調整用ゲートエツチング工程を経てゲート電極金属膜を
蒸着させ、リフトオフ法によシグート電極（５）を形成
するのである。
と＼でこのよう表従来の製造方法にあっては、ソース電
極（３）およびドレイン電極（４）をメサエッチング工
程前に形成すると、そのオーミック電極形成時の熱処理
によシレジストの残渣が基板表面上に固着されることが
アシ、これはメサエッチング工程によっても取シ除き得
す、時にはとの残渣が核になってエツチングにむらを生
ずる場合すらあシ、このような面状態になったチップは
信頼性を考慮する限夛においては不良品として排除され
、製品の製造歩留シを非常に悪くするという欠点があっ
た。
極（３）およびドレイン電極（４）をメサエッチング工
程前に形成すると、そのオーミック電極形成時の熱処理
によシレジストの残渣が基板表面上に固着されることが
アシ、これはメサエッチング工程によっても取シ除き得
す、時にはとの残渣が核になってエツチングにむらを生
ずる場合すらあシ、このような面状態になったチップは
信頼性を考慮する限夛においては不良品として排除され
、製品の製造歩留シを非常に悪くするという欠点があっ
た。
この発明は従来のこのような欠点に鑑み、ソース、ドレ
イン電極の形成前にメサエッチング工程を行なうことに
よシ、不要なｎ形層を完全に除去させるようにして、Ｇ
ａＡ、ＦＥＴ を歩留シよく製造し得るようにしたもの
であシ、以下、この発明方法の一実施例について詳細に
説明する。
イン電極の形成前にメサエッチング工程を行なうことに
よシ、不要なｎ形層を完全に除去させるようにして、Ｇ
ａＡ、ＦＥＴ を歩留シよく製造し得るようにしたもの
であシ、以下、この発明方法の一実施例について詳細に
説明する。
第４図ないし第６図はこの実施例方法によるＧａＡ＠Ｆ
ＥＴ の製造工程を示し、各図（ａ）に平面ｆ。
ＥＴ の製造工程を示し、各図（ａ）に平面ｆ。
（ｂ）に同断面を表わしである。これらの各図において
、この実施例方法では、半絶縁性基板α）上に導電層と
してのｎ形層０）を形成したＧａＡ、ウェハにあって、
Ｍ４図に示すように、まずソース、ドレインおよびゲー
トの各電極形成領域紋当部を除いた残余のｎ形層（２）
の部分をメサエッチング除去した上で、従来と同様の手
段で第５図に示すように、その該当領琥上にソース電極
（３）およびドレイン電極（４）を形成させ、かつその
オーミック接触を得ると共に、続いて第６図に示すよう
に、同様蚊当領域上にゲート電極（５）を形成するので
ある。
、この実施例方法では、半絶縁性基板α）上に導電層と
してのｎ形層０）を形成したＧａＡ、ウェハにあって、
Ｍ４図に示すように、まずソース、ドレインおよびゲー
トの各電極形成領域紋当部を除いた残余のｎ形層（２）
の部分をメサエッチング除去した上で、従来と同様の手
段で第５図に示すように、その該当領琥上にソース電極
（３）およびドレイン電極（４）を形成させ、かつその
オーミック接触を得ると共に、続いて第６図に示すよう
に、同様蚊当領域上にゲート電極（５）を形成するので
ある。
すなわち、との実施例方法ては、ソース、ドレイン電極
の形成前にメサエッチングを行なうことによシ、レジス
ト残渣によるメサエッチングへの影響を解消したもので
ある。
の形成前にメサエッチングを行なうことによシ、レジス
ト残渣によるメサエッチングへの影響を解消したもので
ある。
なお前記実施例はＧａＡａ を用いた電界効果トランジ
スタについて述べたが、必ずしもとのＧｄ。
スタについて述べたが、必ずしもとのＧｄ。
に限定されないことは勿論である。
以上詳述したようＫこの発明方法によれば、不要と表る
導電層を除去するメサエッチング工程を、ソースおよび
ドレインの各電極形成工程前に実施するようにしたから
、これらの電極形成時にみられるレジスト残渣がメサエ
ッチング時にはなく、とのメサエッチングによる導電層
除去を完全に実行でき、これＫよって電界効果トランジ
スタを歩留シよく製造し得る特長がある。
導電層を除去するメサエッチング工程を、ソースおよび
ドレインの各電極形成工程前に実施するようにしたから
、これらの電極形成時にみられるレジスト残渣がメサエ
ッチング時にはなく、とのメサエッチングによる導電層
除去を完全に実行でき、これＫよって電界効果トランジ
スタを歩留シよく製造し得る特長がある。
第１図（＆）、 Ｏ））ないし第３図（ａ）、伽）は従
来例による電界効果トランジスタの製造工程を示す平面
および各図（ｂ−ｂ）断面図、第４図（ａ）、（ロ）々
いし第６図（ａ）、（ロ）はこの発明の一実施例方法に
よる電界効果トランジスタの製造工程を示す平面および
各図（ｂ−ｂ）断面図である。 ■−・・・・半絶縁性基板、（２）・・・・ｎ形層、（
３）・・・・ソース電極、（４）・・・・ドレイン電極
、（５）・・―・ゲート電極。 第１図 第３図 第４図 （０） （。） 第５図
来例による電界効果トランジスタの製造工程を示す平面
および各図（ｂ−ｂ）断面図、第４図（ａ）、（ロ）々
いし第６図（ａ）、（ロ）はこの発明の一実施例方法に
よる電界効果トランジスタの製造工程を示す平面および
各図（ｂ−ｂ）断面図である。 ■−・・・・半絶縁性基板、（２）・・・・ｎ形層、（
３）・・・・ソース電極、（４）・・・・ドレイン電極
、（５）・・―・ゲート電極。 第１図 第３図 第４図 （０） （。） 第５図
Claims (1)
- 基板上に形成した導電層のゲート、およびこのゲートを
挾んで対向するソース、ドレインの各電極形成領域該当
部分を除く残余の部分をメサエッチング除去する工程と
、前記ソースおよびドレインの各電極形成領域に、ソー
ス電極およびドレイン電極上オーミック接触により形成
する工程と、前記ゲート電極形成領域にゲート電極を形
成する工程とを順次に含むことを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19350481A JPS5892274A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19350481A JPS5892274A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892274A true JPS5892274A (ja) | 1983-06-01 |
Family
ID=16309144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19350481A Pending JPS5892274A (ja) | 1981-11-28 | 1981-11-28 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892274A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60242680A (ja) * | 1984-05-17 | 1985-12-02 | Sony Corp | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
| JPS53126284A (en) * | 1977-04-11 | 1978-11-04 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS5636170A (en) * | 1979-08-31 | 1981-04-09 | Fujitsu Ltd | Manufacture of field-effect semiconductor device |
-
1981
- 1981-11-28 JP JP19350481A patent/JPS5892274A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5183478A (en) * | 1974-12-06 | 1976-07-22 | Hughes Aircraft Co | Enhansumentomoodo shotsutokiishohekiigeetohikagariumudenkaikokatoranjisutaa |
| JPS535581A (en) * | 1976-07-06 | 1978-01-19 | Toshiba Corp | Schottky gate type field effect transistor |
| JPS53126284A (en) * | 1977-04-11 | 1978-11-04 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS5636170A (en) * | 1979-08-31 | 1981-04-09 | Fujitsu Ltd | Manufacture of field-effect semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60242680A (ja) * | 1984-05-17 | 1985-12-02 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5892274A (ja) | 電界効果トランジスタの製造方法 | |
| JPH08306708A (ja) | 半導体装置およびその製造方法 | |
| JPS6253953B2 (ja) | ||
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6231833B2 (ja) | ||
| JPH0434822B2 (ja) | ||
| JPS5931073A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JPH029451B2 (ja) | ||
| JPS62190772A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0480929A (ja) | 化合物半導体装置の製造方法 | |
| JPS5850434B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61150379A (ja) | 半導体装置の製造方法 | |
| JPS58199568A (ja) | 半導体装置およびその製造方法 | |
| JPS59229875A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0442940A (ja) | 半導体装置の製造方法 | |
| JPS63197380A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPH024137B2 (ja) | ||
| JPS6161549B2 (ja) | ||
| JPS59195874A (ja) | 電界効果トランジスタの製造方法 |