JPH0620080B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0620080B2 JPH0620080B2 JP13095084A JP13095084A JPH0620080B2 JP H0620080 B2 JPH0620080 B2 JP H0620080B2 JP 13095084 A JP13095084 A JP 13095084A JP 13095084 A JP13095084 A JP 13095084A JP H0620080 B2 JPH0620080 B2 JP H0620080B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- source
- forming
- pattern body
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000992 sputter etching Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子の製造方法に関し、特にショットキ
ーゲート電界効果トランジスタ（以下MESFETという）に
関する。
ーゲート電界効果トランジスタ（以下MESFETという）に
関する。
（従来の技術） 従来、このような分野の技術は、特開昭５０−１２９８
５号公報に記載されている。そこでは、半絶縁性GaAs基
板にｎ型活性層を形成し、この上に耐熱性金属を蒸着す
る。この上にSi3N4膜のゲートパターン体を形成し、こ
のゲートパターン体をマスクとして前記金属をサイドエ
ッチングしゲート電極を得る。次に前記ゲートパターン
体をマスクとしてドナー不純物のイオン注入を行いソー
ス・ドレイン領域をセルフアライン的に形成している。
５号公報に記載されている。そこでは、半絶縁性GaAs基
板にｎ型活性層を形成し、この上に耐熱性金属を蒸着す
る。この上にSi3N4膜のゲートパターン体を形成し、こ
のゲートパターン体をマスクとして前記金属をサイドエ
ッチングしゲート電極を得る。次に前記ゲートパターン
体をマスクとしてドナー不純物のイオン注入を行いソー
ス・ドレイン領域をセルフアライン的に形成している。
（発明が解決しようとする問題点） この発明の目的は、ソース・ドレイン領域とソース・ド
レイン電極とをセルフアライン的に形成することによっ
て、従来技術のソース・ドレイン電極をゲート金属に近
づけることが難しいという欠点を解決し、より高速、高
周波動作を行うMESFETを得ることにある。
レイン電極とをセルフアライン的に形成することによっ
て、従来技術のソース・ドレイン電極をゲート金属に近
づけることが難しいという欠点を解決し、より高速、高
周波動作を行うMESFETを得ることにある。
（問題点を解決するための手段） 本発明では、第２図に示すように、半導体基体１の活性
層２上に、図示しないゲートパターン体をマスクとして
サイドエッチを行ってゲート電極３を形成し、さらにこ
のゲートパターン体をマスクとしてイオン注入を行って
セルフアライン的にソース・ドレイン領域を形成したの
ち、全面に絶縁膜を被着し、イオンミリング法を用いて
選択的に除去することにより側壁７を形成し、その後、
前記ゲートパターン体を除去し、ゲート電極３及びその
側壁７をマスクとして、表面にオーミック金属を積層す
ることによりセルフアライン的にソース・ドレイン電極
９，１０を形成する。
層２上に、図示しないゲートパターン体をマスクとして
サイドエッチを行ってゲート電極３を形成し、さらにこ
のゲートパターン体をマスクとしてイオン注入を行って
セルフアライン的にソース・ドレイン領域を形成したの
ち、全面に絶縁膜を被着し、イオンミリング法を用いて
選択的に除去することにより側壁７を形成し、その後、
前記ゲートパターン体を除去し、ゲート電極３及びその
側壁７をマスクとして、表面にオーミック金属を積層す
ることによりセルフアライン的にソース・ドレイン電極
９，１０を形成する。
（作 用） 本発明では、セルフアライン的にソース・ドレイン領域
及びソース・ドレイン電極を形成し、ゲート電極とソー
ス・ドレイン領域及びソース・ドレイン電極との間隔を
サイドエッチング量とゲート電極の側面に形成した側壁
厚さとにより決定できる。
及びソース・ドレイン電極を形成し、ゲート電極とソー
ス・ドレイン領域及びソース・ドレイン電極との間隔を
サイドエッチング量とゲート電極の側面に形成した側壁
厚さとにより決定できる。
（実施例） 第１図(a)〜第１図(c)は本発明の実施例を説明するため
の素子断面図であり、以下図面に沿って説明する。
の素子断面図であり、以下図面に沿って説明する。
まず、第１図(a)に示すようにGaAs半絶縁性基板１１の
素子領域以外の表面にマスクをして、シリコンの低濃度
イオン注入によりｎ型活性層１２を形成した後、耐熱性
ゲート材料のＷ層１３をCVD法により５０００Å程度厚
さに積層する。さらにイオン阻止能の高い、耐ドライエ
ッチ性を有するNiを２５００Å程度厚さに積層し、次い
でパターンニングすることによりゲートパターン体１４
を形成し、このゲートパターン体１４をマスクとしてＷ
層１３のサイドエッチを行いゲート電極１３を形成し、
さらに、ゲートパターン体１４をマスクとしてシリコン
の高濃度イオン注入によりｎ+層のソース・ドレイン領
域１５，１６を形成する。
素子領域以外の表面にマスクをして、シリコンの低濃度
イオン注入によりｎ型活性層１２を形成した後、耐熱性
ゲート材料のＷ層１３をCVD法により５０００Å程度厚
さに積層する。さらにイオン阻止能の高い、耐ドライエ
ッチ性を有するNiを２５００Å程度厚さに積層し、次い
でパターンニングすることによりゲートパターン体１４
を形成し、このゲートパターン体１４をマスクとしてＷ
層１３のサイドエッチを行いゲート電極１３を形成し、
さらに、ゲートパターン体１４をマスクとしてシリコン
の高濃度イオン注入によりｎ+層のソース・ドレイン領
域１５，１６を形成する。
次に第１図(b)に示すようにCVD法によりSi3N4膜を被着
し、イオンミリング法によって選択的にゲート電極側面
以外のSi3N4膜を除去することにより絶縁性の側壁１７
を残し、さらに、ゲートパターン体１４を除去したの
ち、SiO2膜のキャップ１８を形成し、活性化アニールを
８００℃程度で行う。
し、イオンミリング法によって選択的にゲート電極側面
以外のSi3N4膜を除去することにより絶縁性の側壁１７
を残し、さらに、ゲートパターン体１４を除去したの
ち、SiO2膜のキャップ１８を形成し、活性化アニールを
８００℃程度で行う。
次に第１図(c)に示すように、キャップ１８を除去した
のち、素子外領域に図示しないマスクを形成し、表面に
オーミック金属の３０００Å程度厚さに積層することに
よって、第１図(c)の如くゲート電極１３上のオーミッ
ク金属とは分離されたソース・ドレイン電極１９，２０
が得られる。最後にソース・ドレイン領域１５，１６と
ソース・ドレイン１電極９，２０とのオーミック処理を
４００℃程度で行う。
のち、素子外領域に図示しないマスクを形成し、表面に
オーミック金属の３０００Å程度厚さに積層することに
よって、第１図(c)の如くゲート電極１３上のオーミッ
ク金属とは分離されたソース・ドレイン電極１９，２０
が得られる。最後にソース・ドレイン領域１５，１６と
ソース・ドレイン１電極９，２０とのオーミック処理を
４００℃程度で行う。
本発明の実施例によれば、ゲート電極１３を５０００Å
程度厚さ、ゲートパターン体１４を2500Å程度厚さで形
成しているため、側壁の高さは７５００Å程度厚さとな
り、表面にオーミック金属を３０００℃程度厚さに積層
しても、ゲート電極１３とはそれぞれ分離されたソース
・ドレイン電極１９，２０が形成できる。
程度厚さ、ゲートパターン体１４を2500Å程度厚さで形
成しているため、側壁の高さは７５００Å程度厚さとな
り、表面にオーミック金属を３０００℃程度厚さに積層
しても、ゲート電極１３とはそれぞれ分離されたソース
・ドレイン電極１９，２０が形成できる。
また、側壁１７は絶縁膜であるため除去することなく使
用することができる。
用することができる。
また、ソース・ドレイン領域及びソース・ドレイン電極
をセルフアライン的に形成しているため、困難なマスク
合わせが不要になる。
をセルフアライン的に形成しているため、困難なマスク
合わせが不要になる。
さらに、ソース・ドレイン電極１９，２０とゲート電極
１３との間隔はサイドエッチング量及び側壁１７の厚さ
により決定することができ、寄生抵抗の小さいMESFETが
形成できる。
１３との間隔はサイドエッチング量及び側壁１７の厚さ
により決定することができ、寄生抵抗の小さいMESFETが
形成できる。
（発明の効果） 以上説明したように、本発明では、セルフアライン的に
ソース・ドレイン領域及びソース・ドレイン電極を形成
しているため、ゲート電極とソース・ドレイン領域及び
ソース・ドレイン電極との間隔をサイドエッチング量と
ゲート電極との側面に形成した側壁厚さとにより決定で
き、寄生抵抗の小さいMESFETを、再現性良く且つ簡易に
得ることができる。
ソース・ドレイン領域及びソース・ドレイン電極を形成
しているため、ゲート電極とソース・ドレイン領域及び
ソース・ドレイン電極との間隔をサイドエッチング量と
ゲート電極との側面に形成した側壁厚さとにより決定で
き、寄生抵抗の小さいMESFETを、再現性良く且つ簡易に
得ることができる。
第１図(a)〜第１図(c)は本発明の実施例を説明するため
の素子断面図、第２図は本発明の概要を説明するための
素子断面図である。 １１……GaAs半絶縁性基板、１２……活性層、１３……
ゲート電極、１４……ゲートパターン体、１５……ソー
ス領域、１６……ドレイン領域、１７……側壁、１８…
…キャップ、１９……ソース電極、２０……ドレイン電
極。
の素子断面図、第２図は本発明の概要を説明するための
素子断面図である。 １１……GaAs半絶縁性基板、１２……活性層、１３……
ゲート電極、１４……ゲートパターン体、１５……ソー
ス領域、１６……ドレイン領域、１７……側壁、１８…
…キャップ、１９……ソース電極、２０……ドレイン電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池 政弘 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭59−50567（ＪＰ，Ａ) 特開 昭60−242680（ＪＰ，Ａ)
Claims (1)
- 【請求項１】半導体基体に活性層を形成する工程と、該
活性層上にゲート電極材料を、予め決められたソース・
ドレイン電極の厚さよりも、厚く積層する工程と、該ゲ
ート電極材料の上にゲートパターン体を形成する工程
と、該ゲートパターン体をマスクとして前記ゲート電極
材料のサイドエッチングを行うことによりゲート電極を
形成する工程と、さらに前記ゲートパターン体をマスク
として高濃度にイオン注入を行うことによりソース領域
及びドレイン領域を形成する工程と、前記ゲート電極側
面を含む全面に絶縁膜を被着する工程と、該絶縁膜をイ
オンミリング法によって前記ゲート電極の側面及び前記
ゲートパターン体の側面及び下面以外の部分を除去する
ことにより側壁を残す工程と、前記ゲートパターン体を
除去したのち表面にオーミック接触をなす金属を積層す
ることによりセルフアライン的にソース電極及びドレイ
ン電極を形成する工程とを備えてなることを特徴とする
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13095084A JPH0620080B2 (ja) | 1984-06-27 | 1984-06-27 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13095084A JPH0620080B2 (ja) | 1984-06-27 | 1984-06-27 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6112079A JPS6112079A (ja) | 1986-01-20 |
| JPH0620080B2 true JPH0620080B2 (ja) | 1994-03-16 |
Family
ID=15046439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13095084A Expired - Lifetime JPH0620080B2 (ja) | 1984-06-27 | 1984-06-27 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620080B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076329B2 (ja) * | 1988-05-24 | 1995-01-30 | 株式会社大井製作所 | 窓ガラス昇降装置及びそれを自動車のドアに組付ける方法 |
| KR100242477B1 (ko) * | 1991-07-15 | 2000-02-01 | 비센트 비.인그라시아 | 반도체 장치 |
| US5384273A (en) * | 1994-04-26 | 1995-01-24 | Motorola Inc. | Method of making a semiconductor device having a short gate length |
-
1984
- 1984-06-27 JP JP13095084A patent/JPH0620080B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6112079A (ja) | 1986-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845046A (en) | Process for producing semiconductor devices by self-alignment technology | |
| JPH04269873A (ja) | 逆シリサイドｔ型ゲート構造を有するトランジスタ | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| JPH0620080B2 (ja) | 半導体素子の製造方法 | |
| JPH0621452A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS6333868A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH09116150A (ja) | Ｇｏｌｄ構造を持つ半導体装置及びその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2515572B2 (ja) | Ｍｅｓ型半導体装置の製造方法 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04162519A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0713976B2 (ja) | 電界効果トランジスタの製法 | |
| JPS6136974A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH028454B2 (ja) | ||
| JPH01199473A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6240776A (ja) | 半導体装置の製造方法 | |
| JPH04162635A (ja) | 半導体装置の製造方法 | |
| JPS63273362A (ja) | シヨツトキ−障壁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPH02143537A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0783026B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04369841A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |