JP2993536B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2993536B2 JP2993536B2 JP3259133A JP25913391A JP2993536B2 JP 2993536 B2 JP2993536 B2 JP 2993536B2 JP 3259133 A JP3259133 A JP 3259133A JP 25913391 A JP25913391 A JP 25913391A JP 2993536 B2 JP2993536 B2 JP 2993536B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- oxide film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000004151 rapid thermal annealing Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、メモリセルとしてキ
ャパシタを有する半導体装置、代表としてはＤＲＡＭ
（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）のそのキャパシタ部の特に絶縁膜の形成方法
に関するものである。
ャパシタを有する半導体装置、代表としてはＤＲＡＭ
（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）のそのキャパシタ部の特に絶縁膜の形成方法
に関するものである。
【０００２】
【従来の技術】今日、ＤＲＡＭのキャパシタ絶縁膜に
は、下部酸化膜（自然酸化膜）／シリコン窒化膜／上部
酸化膜なる積層絶縁膜が、一般に用いられており、ＤＲ
ＡＭの高集積化に伴い、この積層膜も、さらに薄いもの
が要求されてきている。
は、下部酸化膜（自然酸化膜）／シリコン窒化膜／上部
酸化膜なる積層絶縁膜が、一般に用いられており、ＤＲ
ＡＭの高集積化に伴い、この積層膜も、さらに薄いもの
が要求されてきている。
【０００３】ここでシリコン窒化膜は、ＬＰＣＶＤ（Ｌ
ｏｗ ＰｒｅｓｓｕｒｅＣｈｅｍｉｃａｌ Ｖａｐｏｕ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、膜厚１０ｎｍ
（ナノメータ）以下の極薄膜を利用するのが主流となっ
ている。
ｏｗ ＰｒｅｓｓｕｒｅＣｈｅｍｉｃａｌ Ｖａｐｏｕ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、膜厚１０ｎｍ
（ナノメータ）以下の極薄膜を利用するのが主流となっ
ている。
【０００４】また、上部酸化膜は、一般に、シリコン窒
化膜表面を８００℃〜１０００℃でＨ2 （水素）＋Ｏ2
（酸素）雰囲気中で数十分酸化し形成される。この上部
酸化膜を形成することによって、欠陥密度の低減、リー
ク電流の低減が行え、この酸化は、シリコン窒化膜を含
む積層絶縁膜の形成に不可欠である。
化膜表面を８００℃〜１０００℃でＨ2 （水素）＋Ｏ2
（酸素）雰囲気中で数十分酸化し形成される。この上部
酸化膜を形成することによって、欠陥密度の低減、リー
ク電流の低減が行え、この酸化は、シリコン窒化膜を含
む積層絶縁膜の形成に不可欠である。
【０００５】
【発明が解決しようとする課題】しかしながら、前記上
部酸化膜を形成するには、高温・長時間の熱処理が必要
であり、これによって、不純物の再分布等によりトラン
ジスタ等が劣化するという問題があった。また、さらに
高集積化が進むと、シリコン窒化膜は１０ｎｍ以下、特
に５ｎｍレベルの極薄膜の利用が必要となり、前記の上
部酸化膜形成条件で酸化を行うと、極薄シリコン窒化膜
の耐酸化性または酸化種に対するマスク性が失なわれ、
下部電極材料までが酸化されてしまう。その結果、絶縁
膜の膜厚は、数十ナノメータに増加し、初期の極薄絶縁
膜の形成という目的が達せられなくなるという問題があ
った。
部酸化膜を形成するには、高温・長時間の熱処理が必要
であり、これによって、不純物の再分布等によりトラン
ジスタ等が劣化するという問題があった。また、さらに
高集積化が進むと、シリコン窒化膜は１０ｎｍ以下、特
に５ｎｍレベルの極薄膜の利用が必要となり、前記の上
部酸化膜形成条件で酸化を行うと、極薄シリコン窒化膜
の耐酸化性または酸化種に対するマスク性が失なわれ、
下部電極材料までが酸化されてしまう。その結果、絶縁
膜の膜厚は、数十ナノメータに増加し、初期の極薄絶縁
膜の形成という目的が達せられなくなるという問題があ
った。
【０００６】シリコン窒化膜を利用した積層絶縁膜を高
集積ＤＲＡＭに適用するとき最とも問題となるのはリー
ク電流である。上部酸化を弱くすれば上記のような耐酸
化性が失なわれるような現象は回避できるが、リーク電
流が増大するため、実用上満足できるＤＲＡＭ用キャパ
シタ絶縁膜は得られなかった。
集積ＤＲＡＭに適用するとき最とも問題となるのはリー
ク電流である。上部酸化を弱くすれば上記のような耐酸
化性が失なわれるような現象は回避できるが、リーク電
流が増大するため、実用上満足できるＤＲＡＭ用キャパ
シタ絶縁膜は得られなかった。
【０００７】この発明は、以上述べたトランジスタ等が
劣化する問題と耐酸化性が失われる問題を除去するた
め、急速熱アニール法（ＲＴＡ）を用いて、Ｎ２Ｏ中で
酸化することにより、上部酸化を弱めずに行うことがで
き、電気特性的にも満足できる酸化膜換算で５ｎｍレベ
ルの積層絶縁膜の形成を可能にすることを目的とする。
劣化する問題と耐酸化性が失われる問題を除去するた
め、急速熱アニール法（ＲＴＡ）を用いて、Ｎ２Ｏ中で
酸化することにより、上部酸化を弱めずに行うことがで
き、電気特性的にも満足できる酸化膜換算で５ｎｍレベ
ルの積層絶縁膜の形成を可能にすることを目的とする。
【０００８】
【課題を解決するための手段】この発明は、絶縁膜であ
るシリコン窒化膜を酸化して上部酸化膜を形成する方法
を、急速熱アニール法（ＲＴＡ）を用いてＮ２Ｏ雰囲気
中で行うようにしたものである。
るシリコン窒化膜を酸化して上部酸化膜を形成する方法
を、急速熱アニール法（ＲＴＡ）を用いてＮ２Ｏ雰囲気
中で行うようにしたものである。
【０００９】
【作用】前述のように本発明は、Ｎ２Ｏ雰囲気中で急速
熱アニール法により上部酸化膜を形成するようにしたの
で、上部酸化を弱めることなく、電気的特性にも満足で
きる５ｎｍレベルのシリコン窒化膜を用いた絶縁膜の作
製が可能になる。
熱アニール法により上部酸化膜を形成するようにしたの
で、上部酸化を弱めることなく、電気的特性にも満足で
きる５ｎｍレベルのシリコン窒化膜を用いた絶縁膜の作
製が可能になる。
【００１０】
【実施例】以下に本発明の実施例を図１を参照の上説明
する。キャパシタ部の下部電極は、シリコン基板でもポ
リシリコンでもよいが、ここでは、ＤＲＡＭで広く用い
られているスタックト（積層型）キャパシタの形成方法
について説明する。
する。キャパシタ部の下部電極は、シリコン基板でもポ
リシリコンでもよいが、ここでは、ＤＲＡＭで広く用い
られているスタックト（積層型）キャパシタの形成方法
について説明する。
【００１１】まず、半導体基板上にポリシリコン１を１
００〜３００ｎｍＬＰＣＶＤ法により形成し、不純物と
してヒ素またはリンを拡散して下部電極を形成する。次
にＬＰＣＶＤ法によりシリコン窒化膜３を３〜１０ｎｍ
形成する。この時、下部酸化膜として自然酸化膜２が１
〜２ｎｍ形成される。
００〜３００ｎｍＬＰＣＶＤ法により形成し、不純物と
してヒ素またはリンを拡散して下部電極を形成する。次
にＬＰＣＶＤ法によりシリコン窒化膜３を３〜１０ｎｍ
形成する。この時、下部酸化膜として自然酸化膜２が１
〜２ｎｍ形成される。
【００１２】次に、Ｎ2 Ｏガス雰囲気中で、温度９５０
℃〜１１００℃で時間３０秒〜６０秒の条件で急速熱ア
ニール（ＲＴＡ）を行うと上部酸化膜４が形成される。
℃〜１１００℃で時間３０秒〜６０秒の条件で急速熱ア
ニール（ＲＴＡ）を行うと上部酸化膜４が形成される。
【００１３】この時、高温であるが、短時間のため不純
物の再拡散等はほとんど発生せず、トランジスタの劣化
等も起こらない。また、Ｎ2 Ｏによる酸化膜形成は、シ
リコン窒化膜の消費は最小限に抑えられ、耐酸化性が失
なわれ下部電極まで酸化されてしまうことはない。
物の再拡散等はほとんど発生せず、トランジスタの劣化
等も起こらない。また、Ｎ2 Ｏによる酸化膜形成は、シ
リコン窒化膜の消費は最小限に抑えられ、耐酸化性が失
なわれ下部電極まで酸化されてしまうことはない。
【００１４】続いて、上部電極としてポリシリコン５を
１００〜２００ｎｍＬＰＣＶＤ法により形成し、ヒ素ま
たはリンを拡散すると図１のような構造を得る。
１００〜２００ｎｍＬＰＣＶＤ法により形成し、ヒ素ま
たはリンを拡散すると図１のような構造を得る。
【００１５】
【発明の効果】以上、説明したように、この発明によれ
ば、絶縁膜をＮ２Ｏ雰囲気中で急速熱アニール法により
上部酸化膜を形成するようにしたので、上部酸化を弱め
ることなく、電気特性的にも満足できる５ｎｍレベルの
シリコン窒化膜を用いた絶縁膜の作製が可能となる。
ば、絶縁膜をＮ２Ｏ雰囲気中で急速熱アニール法により
上部酸化膜を形成するようにしたので、上部酸化を弱め
ることなく、電気特性的にも満足できる５ｎｍレベルの
シリコン窒化膜を用いた絶縁膜の作製が可能となる。
【図１】本発明の実施例
１ 下部電極 ２ 自然酸化膜 ３ シリコン窒化膜 ４ 上部酸化膜 ５ 上部電極
フロントページの続き (56)参考文献 特開 昭64−756（ＪＰ，Ａ) 特開 昭63−42163（ＪＰ，Ａ) 特開 平３−160720（ＪＰ，Ａ) 特開 昭60−153158（ＪＰ，Ａ) 特開 平３−79028（ＪＰ，Ａ) 特開 平３−79069（ＪＰ，Ａ) 特開 昭60−184670（ＪＰ，Ａ) 特開 平５−304145（ＪＰ，Ａ) 特開 平５−198573（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 半導体基板上に導電層を形成し、前記導
電層上に絶縁膜となるシリコン窒化膜を形成し、その表
面をＮ２Ｏガス雰囲気中で急速熱処理法にて酸化する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259133A JP2993536B2 (ja) | 1991-10-07 | 1991-10-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259133A JP2993536B2 (ja) | 1991-10-07 | 1991-10-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102423A JPH05102423A (ja) | 1993-04-23 |
| JP2993536B2 true JP2993536B2 (ja) | 1999-12-20 |
Family
ID=17329783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259133A Expired - Fee Related JP2993536B2 (ja) | 1991-10-07 | 1991-10-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993536B2 (ja) |
-
1991
- 1991-10-07 JP JP3259133A patent/JP2993536B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102423A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605594B2 (ja) | 半導体装置の製造方法 | |
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| US4931897A (en) | Method of manufacturing semiconductor capacitive element | |
| JPH0231865B2 (ja) | ||
| US6774443B2 (en) | System and device including a barrier layer | |
| JPS61214555A (ja) | 半導体装置 | |
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| JPH03139882A (ja) | 半導体記憶装置の製造方法 | |
| JP3432359B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| JP3276351B2 (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| JPH0230186B2 (ja) | ||
| JPS63174348A (ja) | 積層構造半導体装置 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JP3285618B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS5816341B2 (ja) | 半導体装置の製造方法 | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP3197033B2 (ja) | 半導体装置の製造方法 | |
| KR100268415B1 (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 | |
| JP2861025B2 (ja) | 半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |