JP2639451B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2639451B2 JP2639451B2 JP7576788A JP7576788A JP2639451B2 JP 2639451 B2 JP2639451 B2 JP 2639451B2 JP 7576788 A JP7576788 A JP 7576788A JP 7576788 A JP7576788 A JP 7576788A JP 2639451 B2 JP2639451 B2 JP 2639451B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxynitride
- oxynitride film
- semiconductor device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はMIS型半導体装置のゲート絶縁膜の形成方
法に関する。
法に関する。
MIS型半導体装置において、シリコン等の半導体基板
の表面にジクロルシラン（SiH2Cl2）ガスとアンモニア
（NH3）ガスと亜酸化窒素（N2O）ガスとの化学気相反応
によって、シリコン酸窒化膜（SiNxOy膜、x,yは比率を
示す）を形成する。次に酸化性雰囲気で熱処理する。そ
の後多結晶シリコン膜等の導電体膜を積層しMIS型半導
体装置を作成する。
の表面にジクロルシラン（SiH2Cl2）ガスとアンモニア
（NH3）ガスと亜酸化窒素（N2O）ガスとの化学気相反応
によって、シリコン酸窒化膜（SiNxOy膜、x,yは比率を
示す）を形成する。次に酸化性雰囲気で熱処理する。そ
の後多結晶シリコン膜等の導電体膜を積層しMIS型半導
体装置を作成する。
MIS型半導体装置の代表格である金属・酸化物・半導
体いわゆるMOS型半導体装置はますます微細化・高集積
化し、ゲート絶縁膜はますます薄くなりつつある。これ
までのゲート絶縁膜は熱酸化法によって形成されたシリ
コン酸化膜であった。
体いわゆるMOS型半導体装置はますます微細化・高集積
化し、ゲート絶縁膜はますます薄くなりつつある。これ
までのゲート絶縁膜は熱酸化法によって形成されたシリ
コン酸化膜であった。
ゲート酸化膜が200Å以下の膜厚になると、高電界が
ゲート酸化膜にかかるため、経時時にゲート酸化膜が破
壊するなど、従来の酸化膜では信頼性に問題があった。
ゲート酸化膜にかかるため、経時時にゲート酸化膜が破
壊するなど、従来の酸化膜では信頼性に問題があった。
上記課題を解決するためにこの発明は、ゲート絶縁膜
に化学気相成長法（CVD法）で形成したシリコン酸窒化
膜を用いる。またシリコン酸窒化膜の緻密化と界面特性
の安定化のために、酸化性雰囲気でシリコン酸窒化膜を
熱処理する。
に化学気相成長法（CVD法）で形成したシリコン酸窒化
膜を用いる。またシリコン酸窒化膜の緻密化と界面特性
の安定化のために、酸化性雰囲気でシリコン酸窒化膜を
熱処理する。
シリコン酸窒化膜はそれ自体で熱酸化膜より高い耐圧
と高い破壊電流密度を有する。しかもシリコン酸化膜換
算で行なうとさらに高い耐圧をもつ。また酸化性雰囲気
で熱処理する事により良好な安定した界面特性を有する
ので、ゲート絶縁膜としても使用できる。しかも200Å
以下の膜でも均一性良く形成できるので、薄い絶縁膜を
もつMIS型半導体装置を形成できる。
と高い破壊電流密度を有する。しかもシリコン酸化膜換
算で行なうとさらに高い耐圧をもつ。また酸化性雰囲気
で熱処理する事により良好な安定した界面特性を有する
ので、ゲート絶縁膜としても使用できる。しかも200Å
以下の膜でも均一性良く形成できるので、薄い絶縁膜を
もつMIS型半導体装置を形成できる。
本発明の実施例を第１図（ａ）〜（ｃ）に示す。第１
図（ａ）に示す様にシリコンなどの半導体基板１の上に
シリコン酸窒化膜２を積層する。このシリコン窒化膜は
化学気相成長法（Chemical vapor ‘Deposition,略して
CVD法）で形成される。すなわち、SiH2Cl2ガスとNH3ガ
スとN2Oガスの少なくとも３種類のガスを700℃〜950℃
の温度に保持されたCVD反応炉で混合反応させる事によ
りシリコン酸窒化膜２を積層する。このシリコン酸窒化
膜は化学式でSiNxOyと記される。ｘとｙは比率を示す。
生成条件によって決定される。第１図（ａ）では所望の
膜厚を有するシリコン酸窒化膜である。超LSI時代には
シリコン酸窒化膜の厚みは500Å以下が妥当である。次
に第１図（ｂ）に示すこのシリコン酸窒化膜の積層され
た半導体基板１を酸化性雰囲気で熱処理する。酸化性雰
囲気とは酸素（O2）を含んだ気流または水蒸気（H2O）
を含んだ気流などである。これらの酸素や水分は100％
の場合もあれば、窒素（N2）やアルゴン（Ar）などで希
釈されている場合もあれば、減圧である場合もあれば、
高圧の場合もある。こうした酸化性雰囲気の中で熱処理
する事により、シリコン酸窒化膜の表面はわずかに酸化
され、また酸窒化膜と半導体基板との界面も安定化す
る。シリコン酸窒化膜も緻密化する。熱処理条件（温
度、雰囲気など）を最適化する事により、シリコン酸窒
化膜の膜厚を殆んど変化させないようにする事もでき
る。酸窒化膜中を酸化剤が拡散し半導体基板界面をわず
かに酸化させる事もできる。この熱処理によりシリコン
酸窒化膜はより安定した膜となり界面準位密度も低く良
好なゲート絶縁膜となる。次に第１図（ｃ）に示す様に
ゲート電極３を形成する。このゲート電極の材料は、多
結晶シリコン（PolySi）膜が一般的であるが、シリコン
酸窒化膜は種々の材料の侵入や拡散に対して強固である
ため、100Å以下の膜の場合でもタングステン（Ｗ）や
モリブデン（Mo）あるいはチタン（Ti）などの高融点金
属やそのシリサイドをゲート電極として用いる事もでき
る。さらにAlやポリサイド膜もゲート電極として用いる
事ができる。またＰ型元素であるボロン（Ｂ）も酸窒化
膜中は拡散しにくいため、Ｐ型PolySi電極を用いたトラ
ンジスタも作成できる。
図（ａ）に示す様にシリコンなどの半導体基板１の上に
シリコン酸窒化膜２を積層する。このシリコン窒化膜は
化学気相成長法（Chemical vapor ‘Deposition,略して
CVD法）で形成される。すなわち、SiH2Cl2ガスとNH3ガ
スとN2Oガスの少なくとも３種類のガスを700℃〜950℃
の温度に保持されたCVD反応炉で混合反応させる事によ
りシリコン酸窒化膜２を積層する。このシリコン酸窒化
膜は化学式でSiNxOyと記される。ｘとｙは比率を示す。
生成条件によって決定される。第１図（ａ）では所望の
膜厚を有するシリコン酸窒化膜である。超LSI時代には
シリコン酸窒化膜の厚みは500Å以下が妥当である。次
に第１図（ｂ）に示すこのシリコン酸窒化膜の積層され
た半導体基板１を酸化性雰囲気で熱処理する。酸化性雰
囲気とは酸素（O2）を含んだ気流または水蒸気（H2O）
を含んだ気流などである。これらの酸素や水分は100％
の場合もあれば、窒素（N2）やアルゴン（Ar）などで希
釈されている場合もあれば、減圧である場合もあれば、
高圧の場合もある。こうした酸化性雰囲気の中で熱処理
する事により、シリコン酸窒化膜の表面はわずかに酸化
され、また酸窒化膜と半導体基板との界面も安定化す
る。シリコン酸窒化膜も緻密化する。熱処理条件（温
度、雰囲気など）を最適化する事により、シリコン酸窒
化膜の膜厚を殆んど変化させないようにする事もでき
る。酸窒化膜中を酸化剤が拡散し半導体基板界面をわず
かに酸化させる事もできる。この熱処理によりシリコン
酸窒化膜はより安定した膜となり界面準位密度も低く良
好なゲート絶縁膜となる。次に第１図（ｃ）に示す様に
ゲート電極３を形成する。このゲート電極の材料は、多
結晶シリコン（PolySi）膜が一般的であるが、シリコン
酸窒化膜は種々の材料の侵入や拡散に対して強固である
ため、100Å以下の膜の場合でもタングステン（Ｗ）や
モリブデン（Mo）あるいはチタン（Ti）などの高融点金
属やそのシリサイドをゲート電極として用いる事もでき
る。さらにAlやポリサイド膜もゲート電極として用いる
事ができる。またＰ型元素であるボロン（Ｂ）も酸窒化
膜中は拡散しにくいため、Ｐ型PolySi電極を用いたトラ
ンジスタも作成できる。
半導体基板１としてはシリコンの他にGaAsやInPなど
の化合物半導体にも使用できる事はいうまでもない。
の化合物半導体にも使用できる事はいうまでもない。
この発明は以上説明した様に、シリコン酸化膜より誘
電率が高いシリコン酸窒化膜をゲート絶縁膜に用いるの
で、非常に薄いシリコン酸窒化膜でも充分耐圧を高く保
持できる。また酸化性雰囲気で熱処理する事により、界
面特性も良好な為MIS構造のゲート絶縁膜として使用で
きる。さらにゲート電極に様々な材料を用いる事が可能
で高速化高性能のLSIも作成できる。
電率が高いシリコン酸窒化膜をゲート絶縁膜に用いるの
で、非常に薄いシリコン酸窒化膜でも充分耐圧を高く保
持できる。また酸化性雰囲気で熱処理する事により、界
面特性も良好な為MIS構造のゲート絶縁膜として使用で
きる。さらにゲート電極に様々な材料を用いる事が可能
で高速化高性能のLSIも作成できる。
第１図（ａ）〜（ｃ）はこの発明の製造方法の工程順を
示す断面図である。
示す断面図である。
Claims (2)
- 【請求項１】金属・絶縁膜・半導体いわゆるMIS型半導
体装置において、半導体基板の表面にゲート絶縁膜とし
てシリコン酸窒化膜をCVD法にて積層する工程と、前記
シリコン酸窒化膜を酸化性雰囲気で熱処理する工程と、
前記シリコン酸窒化膜の上に導電体膜を形成する工程と
を含む事を特徴とする半導体装置の製造方法。 - 【請求項２】前記シリコン酸窒化膜は、ジクロルシラン
ガスとアンモニアガスと亜酸化窒素ガスとの少なくとも
３種類の気体の化学気相反応によって形成した膜である
事を特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7576788A JP2639451B2 (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7576788A JP2639451B2 (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01248561A JPH01248561A (ja) | 1989-10-04 |
| JP2639451B2 true JP2639451B2 (ja) | 1997-08-13 |
Family
ID=13585690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7576788A Expired - Lifetime JP2639451B2 (ja) | 1988-03-29 | 1988-03-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639451B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871836B2 (ja) * | 1990-10-19 | 1999-03-17 | 日本電気株式会社 | 半導体不揮発性記憶装置とその製造方法 |
| JPWO2008126255A1 (ja) * | 2007-03-30 | 2010-07-22 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-03-29 JP JP7576788A patent/JP2639451B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01248561A (ja) | 1989-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617624B2 (en) | Metal gate electrode stack with a passivating metal nitride layer | |
| US4378628A (en) | Cobalt silicide metallization for semiconductor integrated circuits | |
| US20030127695A1 (en) | Semiconductor device and method for manufacturing the same | |
| US5428244A (en) | Semiconductor device having a silicon rich dielectric layer | |
| JP2009088440A (ja) | 半導体装置及びその製造方法 | |
| US6475883B2 (en) | Method for forming a barrier layer | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| KR20020075000A (ko) | 금속 게이트 형성 방법 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2639451B2 (ja) | 半導体装置の製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| JPH03119763A (ja) | 半導体装置の製造方法 | |
| KR100233222B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2764136B2 (ja) | 半導体装置の製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JP2000243961A (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| US20070190704A1 (en) | Semiconductor device and method for manufacturing the same | |
| EP0849806A2 (en) | Improvements in or relating to semiconductor devices having tungsten nitride sidewalls | |
| JPH06267973A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |