JP2593898B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2593898B2 JP2593898B2 JP62301684A JP30168487A JP2593898B2 JP 2593898 B2 JP2593898 B2 JP 2593898B2 JP 62301684 A JP62301684 A JP 62301684A JP 30168487 A JP30168487 A JP 30168487A JP 2593898 B2 JP2593898 B2 JP 2593898B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- single crystal
- layer
- substrate
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 229910003460 diamond Inorganic materials 0.000 claims description 56
- 239000010432 diamond Substances 0.000 claims description 56
- 239000013078 crystal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001308 synthesis method Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ダイヤモンドを主要な材料とする半導体素
子に関する。
子に関する。
［従来の技術］ 現在、半導体材料として用いられているのは主として
Siである。半導体市場の主流である論理回路や半導体メ
モリーなどの集積回路を構成している半導体デバイスに
Siが用いられている。半導体デバイスの中で半導体メモ
リーには、集積化の容易なMOS型電界効果トランジスタ
が用いられ、高速性を要求される論理演算子にはバイポ
ーラ型トランジスタが用いられている。
Siである。半導体市場の主流である論理回路や半導体メ
モリーなどの集積回路を構成している半導体デバイスに
Siが用いられている。半導体デバイスの中で半導体メモ
リーには、集積化の容易なMOS型電界効果トランジスタ
が用いられ、高速性を要求される論理演算子にはバイポ
ーラ型トランジスタが用いられている。
これら以外にもアナログICなど多くの電子部品におい
てSiが用いられている。また、GaAsやInPなどの化合物
半導体は光学デバイス、超高速ICのような限定された用
途に向けて開発が進んでいる。
てSiが用いられている。また、GaAsやInPなどの化合物
半導体は光学デバイス、超高速ICのような限定された用
途に向けて開発が進んでいる。
しかし、Siは200℃以上、GaAsは300℃以上の高温では
使用できないという問題がある。これは、バンドギャッ
プがSiで1.1eV、GaAsで1.5eVと小さいために、Siは200
℃以上、GaAsは300℃以上で真性領域に入り、キャリア
密度が増大してしまうためである。
使用できないという問題がある。これは、バンドギャッ
プがSiで1.1eV、GaAsで1.5eVと小さいために、Siは200
℃以上、GaAsは300℃以上で真性領域に入り、キャリア
密度が増大してしまうためである。
ところで、集積回路の集積度は近年ますます高まる傾
向にあるが、それに伴って、素子の熱発生の割合も高ま
り、これは回路の誤動作の原因となるため、放熱の手段
も問題になってきている。
向にあるが、それに伴って、素子の熱発生の割合も高ま
り、これは回路の誤動作の原因となるため、放熱の手段
も問題になってきている。
以上のことを解決するため、ダイヤモンドを用いて耐
熱性、放熱性に優れた半導体素子を製造することが提案
されている（特開昭59−213126号公報及び特開昭59−20
8821号公報参照）。ダイヤモンドは、バンドギャップが
5.5eVと大きいため、真性領域に相当する温度領域は、
ダイヤモンドが熱的に安定な1400℃以下には存在しな
い。また化学的にも非常に安定である。よって、ダイヤ
モンドで作製したデバイスは高温での動作が可能とな
り、耐環境性の優れたものとなる。また、ダイヤモンド
の熱伝導率は20［W/cm・Ｋ］とSiの10倍以上であり、放
熱性にも優れている。さらに、ダイヤモンドはキャリア
の移動度が大きい（電子移動度:2000［cm2/V・秒］、ホ
ール移動度:2100［cm2/V・秒］at300K）。誘電率が小さ
い（Ｋ＝5.5）、破壊電界が大きい（EB＝５×106V/cm）
などの特徴を有しており、高周波で大電力用のデバイス
を作製することができる可能性がある。
熱性、放熱性に優れた半導体素子を製造することが提案
されている（特開昭59−213126号公報及び特開昭59−20
8821号公報参照）。ダイヤモンドは、バンドギャップが
5.5eVと大きいため、真性領域に相当する温度領域は、
ダイヤモンドが熱的に安定な1400℃以下には存在しな
い。また化学的にも非常に安定である。よって、ダイヤ
モンドで作製したデバイスは高温での動作が可能とな
り、耐環境性の優れたものとなる。また、ダイヤモンド
の熱伝導率は20［W/cm・Ｋ］とSiの10倍以上であり、放
熱性にも優れている。さらに、ダイヤモンドはキャリア
の移動度が大きい（電子移動度:2000［cm2/V・秒］、ホ
ール移動度:2100［cm2/V・秒］at300K）。誘電率が小さ
い（Ｋ＝5.5）、破壊電界が大きい（EB＝５×106V/cm）
などの特徴を有しており、高周波で大電力用のデバイス
を作製することができる可能性がある。
半導体素子の動作層として働くダイヤモンド薄膜単結
晶層は、気相合成法によってダイヤモンド単結晶基板の
上にエピタキシャル成長させることができる。この際
に、適当な不純物をドーピングすることによってＰ型半
導体又はＮ型半導体のいずれかを形成することが可能で
ある。
晶層は、気相合成法によってダイヤモンド単結晶基板の
上にエピタキシャル成長させることができる。この際
に、適当な不純物をドーピングすることによってＰ型半
導体又はＮ型半導体のいずれかを形成することが可能で
ある。
しかし、ダイヤモンドエピタキシャル層の電気的特性
は、その結晶性に大きく左右される。欠陥などが存在
し、結晶性の悪い場合には、キャリアの移動度は小さく
なり、欠陥により半導体素子の動作が阻害される。
は、その結晶性に大きく左右される。欠陥などが存在
し、結晶性の悪い場合には、キャリアの移動度は小さく
なり、欠陥により半導体素子の動作が阻害される。
PN接合、ショットキー接合又はMIS構造を形成するに
あたって、ダイヤモンド層の結晶性が悪く欠陥の多い場
合や、PN接合でのＰ型ダイヤモンド層とＮ型ダイヤモン
ド層を積層した時の界面の凹凸、ショットキー接合での
半導体タイヤモンド層と金属層の界面の凹凸、又はMIS
構造での半導体ダイヤモンド層と絶縁体ダイヤモンド層
の界面の凹凸が激しく界面準位の多い場合などには、良
好なPN接合、ショットキー接合又はMIS構造が形成でき
ないことがある。
あたって、ダイヤモンド層の結晶性が悪く欠陥の多い場
合や、PN接合でのＰ型ダイヤモンド層とＮ型ダイヤモン
ド層を積層した時の界面の凹凸、ショットキー接合での
半導体タイヤモンド層と金属層の界面の凹凸、又はMIS
構造での半導体ダイヤモンド層と絶縁体ダイヤモンド層
の界面の凹凸が激しく界面準位の多い場合などには、良
好なPN接合、ショットキー接合又はMIS構造が形成でき
ないことがある。
［発明が解決しようとする問題点］ 本発明の目的は、表面平担性、結晶性の優れたダイヤ
モンドエピタキシャル層を用いて良好な電気的特性を有
した半導体素子を形成することにある。
モンドエピタキシャル層を用いて良好な電気的特性を有
した半導体素子を形成することにある。
［問題点を解決するための手段］ 本発明は、ダイヤモンド単結晶の（100）面に対して1
0゜を越えない角度を持つ研磨された少なくとも１つの
面を有するダイヤモンド単結晶を基板として該面上に気
相成長法により成長させたダイヤモンドエピタキシャル
層及び少なくとも１つの金属電極を有する半導体素子で
あって、基板となるダイヤモンド単結晶が、Si又はGaAs
基板上にSiC層をバッファ層としてヘテロピタキシャル
成長させたダイヤモンド単結晶膜であることを特徴とす
る半導体素子を提供する。
0゜を越えない角度を持つ研磨された少なくとも１つの
面を有するダイヤモンド単結晶を基板として該面上に気
相成長法により成長させたダイヤモンドエピタキシャル
層及び少なくとも１つの金属電極を有する半導体素子で
あって、基板となるダイヤモンド単結晶が、Si又はGaAs
基板上にSiC層をバッファ層としてヘテロピタキシャル
成長させたダイヤモンド単結晶膜であることを特徴とす
る半導体素子を提供する。
さらに本発明は、ダイヤモンド単結晶の（100）面に
対して10゜を越えない角度を持つ研磨された少なくとも
１つの面を有するダイヤモンド単結晶を基板として該面
上に気相成長法により成長させたＰ型またはＮ型の半導
体ダイヤモンドエピタキシャル層、絶縁層及び少なくと
も１つの金属電極を有するMIS構造の半導体素子であっ
て、MIS構造の絶縁層が、SiO2,Si3N4またはAl2O3からな
ることを特徴とする半導体素子を提供する。
対して10゜を越えない角度を持つ研磨された少なくとも
１つの面を有するダイヤモンド単結晶を基板として該面
上に気相成長法により成長させたＰ型またはＮ型の半導
体ダイヤモンドエピタキシャル層、絶縁層及び少なくと
も１つの金属電極を有するMIS構造の半導体素子であっ
て、MIS構造の絶縁層が、SiO2,Si3N4またはAl2O3からな
ることを特徴とする半導体素子を提供する。
本発明においては、ダイヤモンド単結晶層をエピタキ
シャル成長させるに際して、ダイヤモンド単結晶の（10
0）面に対して10゜を越えない角度を持つ研磨された面
を用いる。
シャル成長させるに際して、ダイヤモンド単結晶の（10
0）面に対して10゜を越えない角度を持つ研磨された面
を用いる。
発明者らは、ダイヤモンドエピタキシャル層を成長さ
せる際に、基板として、ダイヤモンド単結晶の（100）
面を用いた時の方が、（110）面又は（111）面などを用
いた時よりも成長層の結晶性が優れており、キャリアの
移動度が大きいことを見出した。また、成長層表面のモ
フォロジーも平坦性に優れていることを見出した。これ
らのことは、デバイスを良好に動作させる上で重要なこ
とである。
せる際に、基板として、ダイヤモンド単結晶の（100）
面を用いた時の方が、（110）面又は（111）面などを用
いた時よりも成長層の結晶性が優れており、キャリアの
移動度が大きいことを見出した。また、成長層表面のモ
フォロジーも平坦性に優れていることを見出した。これ
らのことは、デバイスを良好に動作させる上で重要なこ
とである。
（100）面を基板に用いた時には、この様な心配がな
く、良好に動作する半導体デバイスを作製することがで
きる。
く、良好に動作する半導体デバイスを作製することがで
きる。
（111）面を用いた場合には（100）面の場合に結晶性
はほぼ匹敵しているが平坦性は（100）面の場合よりは
劣る。また（111）面は、面の研磨が困難であるという
点でも（100）面より好ましくない。
はほぼ匹敵しているが平坦性は（100）面の場合よりは
劣る。また（111）面は、面の研磨が困難であるという
点でも（100）面より好ましくない。
ダイヤモンドエピタキシャル層を成長させる面は、研
磨精度等から（100）面に対して10゜を越えない角度で
傾いていており、更に好ましくは５゜を越えない角度で
傾いている。ダイヤモンドエピタキシャル層を成長させ
る面は、丁度（100）面であることが最も好ましい。
磨精度等から（100）面に対して10゜を越えない角度で
傾いていており、更に好ましくは５゜を越えない角度で
傾いている。ダイヤモンドエピタキシャル層を成長させ
る面は、丁度（100）面であることが最も好ましい。
ダイヤモンド単結晶基板は、天然ダイヤモンド、ある
いは超高圧下又は気相中で合成されたダイヤモンド単結
晶である。あるいは、ダイヤモンド単結晶基板は、Si又
はGaAs基板上にSiC層をバッファ層としてヘテロエピタ
キシャル成長させたダイヤモンド単結晶膜であってもよ
い。
いは超高圧下又は気相中で合成されたダイヤモンド単結
晶である。あるいは、ダイヤモンド単結晶基板は、Si又
はGaAs基板上にSiC層をバッファ層としてヘテロエピタ
キシャル成長させたダイヤモンド単結晶膜であってもよ
い。
ダイヤモンド層を成長させる気相合成法としては、
１）熱電子放射材を加熱して原料ガスを活性化する方
法、２）直流、高周波又はマイクロ波電界による放電を
利用する方法、３）イオン衝撃を利用する方法、４）光
によりガス分子を分解せしめる方法があるが、いずれを
用いても良好なダイヤモンドエピタキシャル層が得られ
る。
１）熱電子放射材を加熱して原料ガスを活性化する方
法、２）直流、高周波又はマイクロ波電界による放電を
利用する方法、３）イオン衝撃を利用する方法、４）光
によりガス分子を分解せしめる方法があるが、いずれを
用いても良好なダイヤモンドエピタキシャル層が得られ
る。
金属電極の材料は、半導体素子において通常に用いら
れる金属電極の材料のいずれであってもよい。
れる金属電極の材料のいずれであってもよい。
本発明の半導体素子は、通常、半導体ダイヤモンドの
少なくとも１つのPN接合を有するか、あるいは半導体ダ
イヤモンドと金属の少なくとも１つのショットキー接合
を有するか、あるいはMIS構造を有する。MIS構造におい
ては、絶縁層は、ダイヤモンド単結晶から成っていても
よく、あるいはSiO2、Si3N4又はAl2O3から成っていても
よい。
少なくとも１つのPN接合を有するか、あるいは半導体ダ
イヤモンドと金属の少なくとも１つのショットキー接合
を有するか、あるいはMIS構造を有する。MIS構造におい
ては、絶縁層は、ダイヤモンド単結晶から成っていても
よく、あるいはSiO2、Si3N4又はAl2O3から成っていても
よい。
［発明の効果］ 本発明の半導体素子は耐熱性及び耐環境性に優れてお
り、自動車のエンジンルーム、原子炉及び人工衛星など
の過酷な環境下で使用できる。
り、自動車のエンジンルーム、原子炉及び人工衛星など
の過酷な環境下で使用できる。
本発明の半導体素子は、例えば、ダイヤモンドの熱伝
導率の良好さから高集積化が容易であるので、耐熱性高
速論理素子及び高周波大出力素子などとして有用であ
る。
導率の良好さから高集積化が容易であるので、耐熱性高
速論理素子及び高周波大出力素子などとして有用であ
る。
［実施例］ 以下に本発明の実施例を示す。
実施例１ 第１図に示したような手順により、ダイヤモンド単結
晶の（100）面上にダイヤモンドから成るMIS型電界効果
トランジスタを作製した。
晶の（100）面上にダイヤモンドから成るMIS型電界効果
トランジスタを作製した。
（ｉ）３×２×1mmのIb型人工単結晶ダイヤモンド基板1
1の上に公知のマイクロ波プラズマCVD法で厚さ0.4μｍ
のＢドープＰ型ダイヤモンド薄膜層12を形成した。この
時の基板の成長面は（100）面に対して0.5゜以内であっ
た。
1の上に公知のマイクロ波プラズマCVD法で厚さ0.4μｍ
のＢドープＰ型ダイヤモンド薄膜層12を形成した。この
時の基板の成長面は（100）面に対して0.5゜以内であっ
た。
（合成条件：マイクロ波パワー＝350W、反応圧力＝30To
rr、反応ガス＝CH4（0.5％）＋B2H6（0.00005％）＋H2
（残）） （ii）CVD法で厚さ50nmのSiO2薄膜層13を形成した。
rr、反応ガス＝CH4（0.5％）＋B2H6（0.00005％）＋H2
（残）） （ii）CVD法で厚さ50nmのSiO2薄膜層13を形成した。
（iii）SiO2層の一部にCrをマスク14として蒸着し、マ
スクで覆われていないダイヤモンド薄膜層12、およびSi
O2薄膜層13を深さ150nmでエッチングした。
スクで覆われていないダイヤモンド薄膜層12、およびSi
O2薄膜層13を深さ150nmでエッチングした。
（iv）マスク14を王水で除去した。
（ｖ）Au/Mo/Tiの３層電極を蒸着後、一部エッチングを
行いソース、ゲート、ドレインのそれぞれに金属電極1
5,16,17を形成した。
行いソース、ゲート、ドレインのそれぞれに金属電極1
5,16,17を形成した。
このようにして作製したMIS型電界効果トランジスタ
の特性を測定したところ800℃でもトランジスタ動作を
示した。
の特性を測定したところ800℃でもトランジスタ動作を
示した。
第１図は、本発明の半導体素子の製造の一例を示す断面
図である。 11……基板、 12……ダイヤモンド層、 14……マスク、13……SiO2薄膜層 15,16,17……金属電極。
図である。 11……基板、 12……ダイヤモンド層、 14……マスク、13……SiO2薄膜層 15,16,17……金属電極。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−213126（ＪＰ，Ａ) 特開 昭59−137396（ＪＰ，Ａ) 特開 昭63−224225（ＪＰ，Ａ) 特開 平１−246867（ＪＰ，Ａ)
Claims (2)
- 【請求項１】ダイヤモンド単結晶の（100）面に対して1
0゜を越えない角度を持つ研磨された少なくとも１つの
面を有するダイヤモンド単結晶を基板として該面上に気
相成長法により成長させたダイヤモンドエピタキシャル
層及び少なくとも１つの金属電極を有する半導体素子で
あって、基板となるダイヤモンド単結晶が、Si又はGaAs
基板上にSiC層をバッファ層としてヘテロピタキシャル
成長させたダイヤモンド単結晶膜であることを特徴とす
る半導体素子。 - 【請求項２】ダイヤモンド単結晶の（100）面に対して1
0゜を越えない角度を持つ研磨された少なくとも１つの
面を有するダイヤモンド単結晶を基板として該面上に気
相成長法により成長させたＰ型またはＮ型の半導体ダイ
ヤモンドエピタキシャル層、絶縁層及び少なくとも１つ
の金属電極を有するMIS構造の半導体素子であって、MIS
構造の絶縁層が、SiO2,Si3N4またはAl2O3からなること
を特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301684A JP2593898B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62301684A JP2593898B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143323A JPH01143323A (ja) | 1989-06-05 |
| JP2593898B2 true JP2593898B2 (ja) | 1997-03-26 |
Family
ID=17899893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62301684A Expired - Lifetime JP2593898B2 (ja) | 1987-11-30 | 1987-11-30 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2593898B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8812216D0 (en) * | 1988-05-24 | 1988-06-29 | Jones B L | Diamond transistor method of manufacture thereof |
| JP2514721B2 (ja) * | 1989-09-06 | 1996-07-10 | 住友電気工業株式会社 | Ｍｅｓ型電界効果トランジスタ |
| JP2519328B2 (ja) * | 1989-11-18 | 1996-07-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2730271B2 (ja) * | 1990-03-07 | 1998-03-25 | 住友電気工業株式会社 | 半導体装置 |
| US5173761A (en) * | 1991-01-28 | 1992-12-22 | Kobe Steel Usa Inc., Electronic Materials Center | Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer |
| JPH0815160B2 (ja) * | 1991-03-29 | 1996-02-14 | 株式会社神戸製鋼所 | ダイヤモンドショットキーゲート型電界効果トランジスタ |
| US5382809A (en) * | 1992-09-14 | 1995-01-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device including semiconductor diamond |
| JP4911943B2 (ja) * | 2005-10-12 | 2012-04-04 | 株式会社神戸製鋼所 | 絶縁ゲート型電界効果トランジスタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59213126A (ja) * | 1983-05-19 | 1984-12-03 | Sumitomo Electric Ind Ltd | ダイヤモンド半導体素子の製造法 |
-
1987
- 1987-11-30 JP JP62301684A patent/JP2593898B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01143323A (ja) | 1989-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671259B2 (ja) | ショットキー接合半導体装置 | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US5294814A (en) | Vertical diamond field effect transistor | |
| JPH06177400A (ja) | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 | |
| KR20100046103A (ko) | 쇼트키 장벽 양자 우물 공명 터널링 트랜지스터 | |
| JPH04312982A (ja) | 半導体多結晶ダイヤモンド電子デバイス及びその製造方法 | |
| JPH0422172A (ja) | 半導体装置 | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
| JP2590161B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造法 | |
| JP2514721B2 (ja) | Ｍｅｓ型電界効果トランジスタ | |
| JP2614868B2 (ja) | 電界効果トランジスタの製造法 | |
| JP2593898B2 (ja) | 半導体素子 | |
| US5285089A (en) | Diamond and silicon carbide heterojunction bipolar transistor | |
| JPH01196873A (ja) | 炭化珪素半導体装置 | |
| US5371378A (en) | Diamond metal base/permeable base transistor and method of making same | |
| JPH03262136A (ja) | シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法 | |
| US5155559A (en) | High temperature refractory silicide rectifying contact | |
| CN117080183B (zh) | 一种金刚石-单晶AlN-GaN/AlGaN复合晶圆及其制备方法和应用 | |
| JP2519740B2 (ja) | ヘテロ接合トランジスタ及びその製造法 | |
| US3981073A (en) | Lateral semiconductive device and method of making same | |
| US5142350A (en) | Transistor having cubic boron nitride layer | |
| CN106783997A (zh) | 一种高迁移率晶体管及其制备方法 | |
| US5232862A (en) | Method of fabricating a transistor having a cubic boron nitride layer | |
| US5081053A (en) | Method for forming a transistor having cubic boron nitride layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |