JPS63133575A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、大画面を構成するアクティブマトリクス液晶
ディスプレイ等に応用される薄膜トランジス・りに関す
るものであり、詳しくはガラスの歪点温度以下の低温プ
ロセスで形成し得る薄膜トランジスタに関する。

〈、従来の技術〉 近年、液晶ディヌプレイの大画面化、高解像度化に伴い
、その駆動方式は時分割方式から単純マトリクス方式へ
と移行し、大容量の情報を表示できるようになりつつあ
る。マクティブマトリクス方式は各画素毎にスイッチン
グトランジスタを形成するもので、致方を超える画素を
有する液晶ディスプレイが可能である。

また、各種液晶ディスプレイの基板には、表示能力の高
いツィスティッド・ネマティックモードが使えること及
びカラー化するための透過型ディスプレイが可能なこと
などの理由から、ガラスや石英などの透明基板が使われ
ている。

特に透明１澁を用いて表示画面の拡大化を図る場合には
、ディスプレイ基板に安価なガラスを使用する方が経済
的に有利である。したがってこの経済性を利用するため
にアクティブマトリクス方式の液晶ディスプレイを動作
させる薄膜トランジスタを、上記ガラス基板上に安定し
た性能で形成することができる技術が望まれていた。

処で透明基板上に形成する薄膜トランジスタの活性層と
しては、通常、アモルファスシリコンや多結晶シリコン
が用いられるが、駆動回路まで一体化して薄膜トランジ
スタで形成しようとする場合には動作速度の速い多結晶
シリコンが有望視されている。

〈発明が解決しようとする問題点〉 多結晶シリコンには結晶粒界が多数存在し、これがバン
ド・ギャップ中に局在準位を形成する。

従って、ゲート電極に電圧を印加してゆくと、活性層チ
ャネル領域の多結晶シリコンに誘起された電荷はまず上
記局在準位に捕獲され、次いでキャリアとして界面に蓄
積される。このため、局在準位を補償する分だけトラン
ジスタの閾値電圧は大きくなり、特に駆動回路を形成す
る際不都合である。

石英を基板とする多結晶シリコン薄膜トランジスタの製
造に際しては、多結晶シリコンを９００〜１１００℃で
アニールして結晶粒径を拡大することにより局在準位を
減少させ、閾値電圧の低減を果すことが可能である。し
かし経済的に有利なガラスを基板として多結晶シリコン
薄膜トランジスタを形成すると、ガラスの歪点温度が５
５０〜６００℃であるため、上述の高温アニールを行な
うことは不可能である。

そこで、より低温下で活性層である多結晶シリコンの局
在準位を低下させる方法として、水素プラズマを用いて
多結晶シリコン中のダングリングボンドを水素化する方
法が挙げられる。この水素化後に半導体基板が４００℃
以上になると打ち込んだ水素が多結晶シリコン中から離
脱し、水素化を行なった効果がなくなるため、局在準位
低減のための水素化は、ガラスの歪点温度以下で４００
℃以上の温度を要するフ”ロセスを行なった後に実行し
なければならない。

したがってゲート電極形成後に水素化を行なうことにな
るため、チャネル領域で所期の目的を果すためには、水
素はゲート電極を通過してチャネル領域に到達しなけれ
ばならない。しかしチャネル領域に達する前に、水素は
ゲート電極をなす多結晶シリコン中の局在準位によりそ
の活性さが奪われており、水素化の効率は低くなる。特
に低温プロセスにおいてはゲート電極に高温アニールを
施していないため、ゲート電極をなす多結晶シリコン中
に局在準位が数多く存在し、チャネル領域の多結晶シリ
コンの水素化効率を著しく悪化させるという問題がある
。

く問題点を解決するための手段〉 本発明は上述する問題を解決するためになされたもので
、活性層をなす多結晶シリコンに対して水素化を行なう
際、高い効率が得られるような構造を有する薄膜トラン
ジスタを提供するものである。

本発明はチャネル領域上に位置するゲート電極の膜厚を
該ゲート電極の単位面積あたりの局在準位が１×１０　
個／ｄ以下になる程度に小さくした薄膜トランジスタを
提供するものである。

く作用〉 本発明の如く、ゲート電極の膜厚を調整してゲート電極
の単位面積あたりの局在準位をｌＸｌ０”個／ｄにする
ことにより、チャネル領域を含む活性層に対する水素化
効率が向上するため、低温プロセス下における薄膜トラ
ンジスタの閾値電圧の低減が可能になるものである。

〈実施例〉 本発明の効果を明確に示すために、薄膜トランジスタの
活性層、ゲート電極及びゲート絶縁膜に夫々対応する構
造をもつサンプルを作成し、ゲート電極をなす多結晶シ
リコンの膜厚に対する、活性層をなす多結晶シリコンの
水素化効率の変化を、活性層をなす多結晶シリコンの抵
抗率を測定することにより評価した。

第１図は上述するサンプルの水素化工程の断面図である
。ＲＣＡ洗浄を施したｐ全単結晶シリコン基板１を熱酸
化して４０００〜５０００Ａの膜厚の熱酸化膜２を形成
し、次いで真空蒸着法により多結晶シリコン薄膜３を蒸
着する。この多結晶シリコン薄膜３の形成は基板温度５
００℃、真空度３×１０″Ｐａ、成膜速度１＾／Ｓｅ（
の条件で行ない、形成した膜厚は１０００＾である。こ
の多結晶シリコン薄膜３上に常圧ＣＶＤ法により膜厚２
５００Ａのシリコン酸化膜４を堆積し、１１Ｂ＋を８０
ＫｅＶで５　Ｘ　１０１３個／　ｃｒ！注入し、更に窒
素雰囲気中５５０℃で１時間アニールする。

次いで上記シリコン酸化膜４を１００ＯＡまでエツチン
グし、真空蒸着法を上述の条件下で再び実施して、多結
晶シリコン薄膜５を堆積する。この多結晶シリコン薄膜
５の膜厚は０．５００．１５００及び４０００λの４種
類作成し、以下の如く多結晶シリコン薄膜３の水素化を
行なって、夫々比較検討を行なう。即ち、圧力１００ｐ
ａ　、水素／窒素比ｌの水素プラズマ雰囲気中、基板温
度３００℃、出力３００ｍＷ／洲で２時間水素化を行な
う。

最後に多結晶シリコン薄膜５及びシリコン酸化膜４を除
去し、Ａｎ電極を蒸着して抵抗率測定のためのサンプル
が完成する。ここで上記多結晶シリコン薄膜３はＭＩＳ
型トランジスタの活性層に、上記シリコン酸化膜４はＭ
ＩＳ型トランジスタのゲート絶縁膜に、上記多結晶シリ
コン薄膜５はＭＩＳ型のトランジスタのゲート電極に対
応する。

表１は以上の如く作成したゲート電極５の膜厚の異なる
４種類のサンプル及び水素化を行なわないサンプルの、
活性層をなす多結晶シリコン薄膜３の抵抗率を測定した
結果である。

表１ 上記表１からも明らかなように、サンプル５の如くゲー
ト電極をなす多結晶シリコン薄膜５の膜厚が４ｏｏｏＡ
あると、活性層をなす多結晶シリコン薄膜３に対して水
素化を行なっても、多結晶シリコン薄膜３の抵抗率は水
素化を行なわないサンプルｌと比べてもほとんど低下し
ておらず、水素化の効果がみられない。一方、サンプル
３又は４の如くゲート電極をなす多結晶シリコン薄膜５
の膜厚が５０ＯＡ又は１５００Ａになると、活性層をな
す多結晶シリコン薄膜３の抵抗率はゲート電極の膜厚４
０００Ａであるサンプル５と比べると著しく低下し、確
実に水素化が行なわれていることがわかる。つまり、ゲ
ート電極をなす多結晶シリコン薄膜の膜厚が、活性層を
なす多結晶シリコン薄膜の水素化効率に影響を与えてい
ることがわかる。

尚、全く同一の条件下で作製した多結晶シリコン薄膜に
おいてその単位面積あたりの局在準位は膜厚に対応する
。基板温度５００℃、真空度３Ｘ１０′Ｐ　ａ　、成膜
速度Ｌ　Ａ　／　ｓ　ｅ　ｃ　　という上述の条件下で
、真空蒸着法により形成した多結晶シリコン薄膜３又は
５の局在準位はＥＳＲｔＣよる電子スピン密度測定によ
ると５Ｘ１０　　個／ｉである。

即ち、ゲート電極をなす多結晶シリコン薄膜５の膜厚が
５００．１５００及び４０００Ａの時、単位面積あたり
の局在準位は夫々２．５Ｘ１０　　。

７．５Ｘ１０１８及び２×１０　個／　ａＪである。

したがって、上記表１の結果では、ゲート電極をなす多
結晶シリコン薄膜５の単位面積あたりの局在準位が７．
５Ｘ１０１３個／ｄ以下で充分な水素化効率が得られた
ため、様々な他の条件を考えに入れて、ゲート電極をな
す多結晶シリコン薄膜５の単位面積あたりの局在準位が
１×１０　個／　Ｃａ以下になるようにゲート電極の厚
さを調整すれば、このゲート電極を介して行なう活性層
をなす多結晶シリコン薄膜の水素化は充分な効率をもつ
ものとなる。

次に本発明の一実施例を図面にて詳述するが、本発明は
以下の実施例に限定されるものではない。

第２図（ａｌ〜（ｆｌはＭＩＳ型電界効果トランジスタ
を形成する多結晶シリコン薄膜トランジスタの製造工程
を示す断面図である。即ち、基板１１は絶縁物質である
パイレックスガラスを用いる。まず、有機洗浄及び酸洗
浄したパイレックスガラス基板１１上面に、真空蒸着法
により多結晶シリコン薄膜１２を１ｏｏｏＡの膜厚に蒸
着する。この多結晶シリコン薄膜１２をパターン化して
、第２図（ａ）の如く活性層部を形成する。次いで第２
図［ｂｌの如く、常圧ＣＶＤ法により４２０℃下でゲー
ト絶縁膜となるシリコン酸化膜１３を、その膜厚が８０
ＯＡとなるまで堆積し、酸素雰囲気中５５０℃で２時間
アニールを行なって、シリコン酸化膜１３の緻密化を図
る。

次に前述の真空蒸着法により、多結晶シリコン薄膜をそ
の膜厚が１５００Ａとなるまで堆積した後、第２図（ｃ
ｌｆｃ示すようにホトリソグラフＩによりゲート電極１
４を形成する。次に、第２図（ｄｌの如くイオン注入時
の汚染防止用として、常圧ＣＶＤ法によりシリコン酸化
膜１５をその膜厚が５０ＯＡとなるまで堆積した後、ボ
ロンイオン（”Ｂ＋）を３０ＫｅＶで３　Ｘ　１０１５
個／ｄ注入する。

前記シリコン酸化膜１５の表面をその膜厚が２０ＯＡと
なるまでエツチングした後、層間絶縁膜１６となるシリ
コン酸化膜を常圧ＣＶＤ法でそΦ膜厚が５０００Ａとな
るまで堆積し、ボロン活性化のために窒素雰囲気中５５
０℃で１時間アニー）Ｖを行なう。次にソース及びドレ
イン部のコンタクトホール１７，１８を第２図（ｅ）の
如く開孔し、スパッタ法でＡｌＳｉを堆積してソース電
極１９゜ドレイン電極２０を形成し、水素雰囲気中４４
０℃で３０分間アニールを行なった後、圧力１００Ｐａ
、水素／窒素比ｌの水素プラズマ雰囲気中、基板温度３
００℃、圧力３００ｍＷ／ｃｒｌという上述の条件下で
、多結晶シリコン薄膜１２の水素化を２時間行なって薄
膜トランジスタを完成する。

上述の如く作製した薄膜トランジスタをサンプルＡとし
、本発明の一実施例であるサンプルＡと比較するため、
ゲート電極をなす多結晶シリコン薄膜の膜厚を４００Ｏ
Ａとして上述の如き水素化を施した薄膜トランジスタ（
サンプルＢ）と、ゲート電極をなす多結晶シリコン薄膜
の膜厚を本実施例と同じ＜１５００Ａとして水素化を施
さなかった薄膜トランジスタ（サンプ１ｖＣ）とを作製
した。この時、他のプロセスは上記実施例と同一である
。

第３図は上記サンプルＡ、Ｂ及びＣのゲート電圧対ドレ
イン電流の特性を示すものである。尚、この薄膜トラン
ジスタのチャネル長及びチャネル幅は共に１０μｍであ
り、ソースに対するドレインのバイアス電圧は一１ｖで
ある。

この第３図より、ゲート電極１４を薄くし、更に活性層
の水素化を行なうことにより、トランジスタの閾値電圧
が低減し、オン電流が増大していることがわかる。これ
は、ゲート電極１４を薄くすることによりゲート電極１
４をなす多結晶シリコン薄膜の単位面積あたりの局在準
位を低減することができるため、活性層をなす多結晶シ
リコン薄膜１２のダングリングボンドを水素化する際、
活性な水素が活性層まで達し易くなって水素化効率が高
まり、活性層をなす多結晶シリコン薄膜中１２の局在準
位が減少するからである。

上記実施例ではゲート電極１４をなす多結晶シリコン薄
膜の膜厚として１５００Ａを採ったが、本発明はこれに
限定されるものではなく、ゲート電極の膜質や要求され
るトランジスタの特性に応じて最適化するとよい。この
場合、水素化の効果を充分に引き出すためには、ゲート
電極１４をなす多結晶シリコン薄膜の単位面積あたりの
局在準位密度を１×１０　個／ｄ以下に抑えることが必
要である。

〈発明の効果〉 本発明によれば、ガラス基板等の表面が絶縁物質である
基板上に形成する薄膜トランジスタにおいて、ゲート電
極を形成する多結晶シリコン薄膜の単位面積あたりの局
在準位密度を１×１０　個／ｄ以下に抑えるようゲート
電極の膜厚を決定することにより、活性層を形成する多
結晶シリコン薄膜中のダングリングボンドに対する水素
化工程の効率が向上し、活性層の局在準位の充分な低下
が図れるため、閾値電圧が下がる等、薄膜トランジスタ
の特性を向上させることが可能になる。これにより、安
価なガラス基板等を用いたアクティブマトリクス液晶デ
ィスプレイの製造が可能となり、大面積薄型ディスプレ
イなどへ応用することができる。

【図面の簡単な説明】

第１図は本発明の効果を推しはかるために作製したサン
プルの断面図、第２図（ａ）〜（ｆｌは本発明の一実施
例を形成するための工程を示す断面図、第３図は本実施
例と従来例との薄膜トランジスタの特性を比較した比較
図である。 １：ｐ型車結晶シリコン基板、２：熱酸化膜、３：多結
晶シリコン薄膜、４　：　ＣＶＤ−シリコン酸化膜、５
：多結晶シリコン薄膜、１１：基板（パイレックスガラ
ス基板）、１２：活性層（多結晶シリコン薄膜）、１３
：ゲート絶縁膜（ＣＶＤ−シリコン酸化膜）、１４：ゲ
ート（多結晶シリコン薄膜）。 代理人　弁理士　杉　山　毅　至（他１名）第　ｌ　■

Claims (1)

1. 【特許請求の範囲】 １、少なくとも表面が絶縁物質である基板の一方面に活
   性層を形成し、この活性層にＭＩＳ型電界効果トランジ
   スタを形成する薄膜トランジスタにおいて、 上記ＭＩＳ型電界効果トランジスタにおけるゲート電極
   は単位面積あたりの局在準位が１×１０＾１＾４個／ｃ
   ｍ＾２以下であることを特徴とする薄膜トランジスタ。