JPH0888363A

JPH0888363A - 半導体装置及びその製造方法

Info

Publication number: JPH0888363A
Application number: JP22206594A
Authority: JP
Inventors: Norio Nagahiro; 紀雄長廣; Tomotaka Matsumoto; 友孝松本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-09-16
Filing date: 1994-09-16
Publication date: 1996-04-02

Abstract

(57)【要約】（修正有）【目的】液晶表示パネルなどに利用される薄膜トランジ
スタを備えた半導体装置の薄膜トランジスタのオン／オ
フ特性を改善する。【構成】絶縁性層１上に形成され、且つソース領域２ｓ
及びドレイン領域２ｄよりも薄く形成されたチャネル領
域２ａを有する多結晶半導体膜２と、多結晶半導体膜２
のチャネル領域２ａ上にゲート絶縁膜５を介して形成さ
れたゲート電極６とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、より詳しくは、液晶表示パネルなどに利
用される薄膜トランジスタを備えた半導体装置及びその
製造方法に関する。

【０００２】

【従来の技術】近年、薄型の液晶テレビや情報端末には
液晶表示パネルが使用されており、たとえば、そのアク
ティブマトリクス型の液晶表示パネルの駆動素子とし
て、薄膜トランジスタ（以下、ＴＦＴと言う）が使用さ
れている。液晶表示パネルの表示画像を高精彩化し高性
能化するためには、移動度が大きくまたオン電流とオフ
電流の比、すなわちオン／オフ比が大きいＴＦＴが必要
とされる。そのため、非晶質シリコンの１０倍以上の移
動度を持つ多結晶シリコンを使用する高性能のＴＦＴの
開発が進められている。

【０００３】図６は、第一の従来の多結晶シリコンを使
用したＴＦＴの構造を概略的に示したものである。ガラ
スなどの透明な絶縁性基板５１上に、プラズマＣＶＤ法
や減圧ＣＶＤ法により、多結晶シリコン膜５２が島状に
パターニングされており、その多結晶シリコン膜５２の
中央のチャネル領域５２ａの上にはゲート絶縁膜５３を
介してゲート電極５４が形成されている。そのチャネル
領域５２ａの両側の多結晶シリコン白魔鵜５２にはゲー
ト電極５４をマスクにして不純物がイオン注入され、こ
のドーピングによりソース領域５２ｂとドレイン領域５
２ｃが形成されている。ソース領域５２ｂとドレイン領
域５２ｃは、層間絶縁膜５５に覆われ、そこに形成され
たスルーホールを通してソース領域５２ｂとドレイン領
域５２ｃに接続するように電極５６ｂ，ｃが形成されて
いる。このようなＴＦＴでは、ゲート電極５４に印加
する電圧によって、ソース領域５２ｂとドレイン領域５
３ｃの間のチャネル領域５２ａでの電流が制御される。

【０００４】また、図７は第二の従来のＴＦＴの構造を
概略的に示したものである。この例では、ガラスなどの
絶縁性基板６１上に、シリコンの格子定数に近い、たと
えば硫化亜鉛（ZnS ）、酸化アルミニウム（Al₂O₃）な
どからなる二元系絶縁性膜６２が形成されている。この
二元系絶縁性膜６２は、二元系材料を構成するための各
原子を含む雰囲気に交互に基板をさらす原子層堆積法に
よって成長させたものであり、＜１１１＞方向に配向し
た結晶性を有する。

【０００５】二元系絶縁性膜６２の上には、原子層堆積
法の後に真空を破らずに多結晶シリコンをプラズマＣＶ
Ｄにより成長する。その多結晶シリコンは二元系絶縁性
膜６２の結晶性を反映させて＜１１１＞方向に配向して
多結晶シリコン膜６３を成長させる。この多結晶シリコ
ン膜６３は島状にパターニングされ、その中央のチャネ
ル領域６３ａの上にはゲート絶縁膜６４を介してゲート
電極６５が形成されている。また、チャネル領域の両側
の多結晶シリコン膜６３にはゲート電極６５をマスクに
して不純物がイオン注入され、このドーピングによりソ
ース領域６３ｂとドレイン領域６３ｃが形成される。

【０００６】このように、＜１１１＞方向に配向した二
元系絶縁性膜の結晶性を反映させて成長させた多結晶シ
リコン膜を利用することにより、結晶性を良くしてコン
ダクタンスを大きくしてオン／オフ特性を改善するよう
にしている。このような半導体装置では、ＴＦＴのオン
特性やソース・ドレイン領域のコンタクト抵抗等を考慮
して、多結晶シリコン膜を第１の従来例では５０nm〜５
００nmの厚さに、第２の従来例では１００nmの厚さに成
長していた。

【０００７】

【発明が解決しようとする課題】ところで、第一の従来
のＴＦＴでは、光照射時の光電効果による光リーク電流
やＴＦＴのオフ電流の大きさはチャネル領域の抵抗に依
存し、そのチャネル領域での多結晶シリコン膜が厚くな
るほどチャネル領域の抵抗は低くなってオフ電流や光リ
ーク電流が大きくなる。オフ電流が大きくなることは、
同じ大きさのオン電流に比べてオン／オフ比が低下する
ので、第一の従来例で示した膜厚５０nm以上の多結晶シ
リコン膜では十分な特性が得られないという不都合があ
る。

【０００８】これに対し、多結晶シリコン膜を５０nm以
下に薄くすると、ソース／ドレイン領域のコンタクト抵
抗が大きくなり、オン特性が劣化し、オン／オフ比が向
上しない。一方、第二の従来のＴＦＴにおいては、原子
層堆積法により＜１１１＞方向へ配向したZnS 膜の上
に、プラズマＣＶＤにより多結晶シリコン膜を５００℃
以下という比較的低温で成長したところ、多結晶シリコ
ン膜の結晶性はその膜厚が薄いほど＜１１１＞方向への
配向性が強く、結晶性はZnS 膜に近いほど良好であるこ
とがわかり、１００nm程度の厚さではその方向への配向
性は不十分あり、オン特性・オフ特性ともに改善の余地
がある。

【０００９】本発明はこのような問題に鑑みてなされた
ものであって、オン／オフ特性の優れた薄膜トランジス
タを有する半導体装置の製造方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】上記した課題は、図１及
び図２に例示するように、絶縁性層１上に多結晶半導体
膜２を形成する工程と、チャネル領域２ａに窓３ａを有
するマスク３を前記多結晶半導体膜２の上に形成する工
程と、前記マスク３の窓３ａを通して前記チャネル領域
２ａの前記多結晶半導体膜２を選択的に薄層化する工程
と、ゲート絶縁膜５となる絶縁材料とゲート電極６とな
る導電材料を順に形成する工程と、前記マスク３を剥離
することにより前記ゲート絶縁膜５及び前記ゲート電極
６のパターンを形成する工程と、前記ゲート電極６をマ
スクに使用して前記多結晶半導体膜２に不純物を導入し
て前記チャネル領域２ａの両側にソース領域２ｓ及びド
レイン領域２ｄを形成する工程とを有することを特徴と
する半導体装置の製造方法により達成する。

【００１１】上記半導体装置の製造方法において、前記
多結晶半導体膜２の前記チャネル領域２ａを薄くする工
程は、前記マスク３の前記窓３ａを通して前記多結晶半
導体膜２の上層部に酸素イオンを注入し又は該上層部を
陽極酸化して酸化膜４を形成した後に、該酸化膜４を選
択的にエッチング除去する工程であることを特徴とす
る。又は、上記半導体装置の製造方法において、前記多
結晶半導体膜２の前記チャネル領域２ａを薄くする工程
は、前記マスク３の前記窓３ａを通して前記多結晶半導
体膜２の上層部に金属イオンを注入してシリサイド膜を
形成した後に、該シリサイド膜を選択的にエッチング除
去する工程であることを特徴とし、前記多結晶半導体膜
は多結晶シリコン膜であり、前記金属含有半導体層はシ
リサイド層であることを特徴とする。

【００１２】または、図４及び図５に例示するように、
一方向面に配向した結晶性を有する多結晶絶縁層１１を
下地絶縁層１の上に形成する工程と、前記多結晶絶縁層
１１上に、該多結晶絶縁層１１と同じ配向の結晶性を有
する多結晶半導体膜１２を２５nmよりも厚く成長させる
工程と、前記多結晶半導体膜１２のチャネル領域１２ａ
を選択的に薄層化して５〜２５nmの厚さにする工程と、
前記チャネル領域１２ａの前記多結晶半導体膜１２の上
にゲート絶縁膜１３を介してゲート電極１４を形成する
工程と、前記ゲート電極１４をマスクにして前記チャネ
ル領域１２ａの両側にある前記多結晶半導体膜１２に選
択的に不純物を導入してソース領域１２ｓ及びドレイン
領域１２ｄを形成する工程とを有することを特徴とする
半導体装置の製造方法によって解決する。

【００１３】上記半導体装置の製造方法において、前記
多結晶絶縁層１１及び前記多結晶半導体膜１２が＜１１
１＞に配向した結晶性を有することを特徴とする。又
は、上記半導体装置の製造方法において、前記多結晶絶
縁層１１は原子層堆積法により成長されることを特徴と
する。又は、上記半導体装置の製造方法において、前記
多結晶絶縁層１１は、硫化亜鉛、酸化アルミニウムのい
ずれかからなることを特徴とする。又は、上記半導体装
置の製造方法において、前記多結晶半導体膜１２は５０
０℃以下の温度で成長されることを特徴とする。

【００１４】上記半導体装置の製造方法において、前記
多結晶半導体は多結晶シリコンであることを特徴とす
る。または、図４(c) に例示するように、一方向に配向
した結晶性を有する多結晶絶縁層１１と、前記多結晶絶
縁層１１上に形成され且つ前記多結晶絶縁層１１と同じ
配向の結晶性を有し、且つチャネル領域１２ａの厚さが
５〜２５nm、ソース領域１２ｓ及びドレイン領域１２ｄ
が２５nmより厚い多結晶半導体膜１２と、前記多結晶半
導体膜１２の前記チャネル領域１２ａ上にゲート絶縁膜
１３を介して形成されたゲート電極１４とを有すること
を特徴とする半導体装置により達成する。

【００１５】

【作用】本発明によれば、薄膜トランジスタを構成す
る多結晶半導体膜のチャネル領域をソース・ドレイン領
域よりも薄くするために、多結晶半導体膜上にチャネル
領域となる部分に窓を有するマスクを形成し、そのマス
クを利用してチャネル領域の上層部を陽極酸化したり金
属又は酸素をイオン注入した後に、その上層部を選択的
にエッチングして薄型化し、続いてゲート絶縁膜とゲー
ト電極を堆積してからマスクを剥離してリフトオフして
いる。

【００１６】これにより、１枚のマスクによってチャネ
ル領域の薄層化と、ゲート絶縁膜及びゲート電極のパタ
ーニングを行うことになるので、パターニング用のマス
ク数が減少してコストが削減され、しかも高精度の位置
合わせが不要となり、製造工程が簡略化される。また、
チャネル領域の多結晶半導体膜とソース／ドレイン領域
の接合面積が小さくなるので寄生容量が減少し、ＴＦＴ
の高速動作が可能となる。そのような工程を経て形成さ
れた薄膜トランジスタのチャネル領域のオフ電流や光リ
ーク電流は十分に小さくなり、またソース・ドレイン領
域のコンタクト抵抗が小さくなってオン電流が大きくな
るために薄膜トランジスタのオン／オフ特性が高くな
る。

【００１７】また、前記半導体膜のチャネル領域を薄く
するために、レジストマスクを介して、前記半導体膜の
チャネル領域となる部分に酸素イオンを注入して酸化膜
を形成するか、陽極酸化により陽極酸化膜を形成する
か、または金属イオンを注入してシリサイド膜を形成
し、続いてその膜をエッチングにより除去することによ
って前記半導体膜のチャネル領域を薄型化することがで
きる。これらの工程は、比較的低温で処理できるので、
マスクとして通常のレジストが使用でき、そのレジスト
をゲート絶縁膜やゲート電極を形成するためのマスクと
しても使用できるので工程が簡略化される。

【００１８】また、絶縁性基板上の、＜１１１＞に配向
した結晶性を有する多結晶絶縁層上に、その結晶性を反
映させた多結晶半導体膜が形成されており、その多結晶
半導体膜には、厚さ５〜２５nmのチャネル領域、膜厚が
２５nmよりも厚いソース・ドレイン領域が形成されてい
る。これにより、チャネル領域は、厚さが薄いので多結
晶絶縁層の結晶性が十分に反映されて＜１１１＞に配向
した良好な結晶性を有するためオフ電流が小さくなる。
しかも、その厚さでキャリアの移動度が大きくなること
が実験により確認された。この場合、ソース／ドレイン
領域は２５nmよりも厚くするとコンタクト抵抗が高くな
らずにオン特性が良好になる。これらにより、オン／オ
フ特性が改善される。また、ソース・ドレイン領域は、
イオン注入などによるダメージにより非晶質化される
が、２５nm以上あれば多結晶半導体膜全体が非晶質化す
ることはなく、比較的低温（３００℃程度）の熱処理に
より低抵抗化することができる。

【００１９】また、多結晶絶縁膜の上では多結晶半導体
（多結晶シリコン）を５００℃以下で形成できるので、
多結晶絶縁膜の下地としてガラス基板を使用しても熱的
変形が生じ難くなる。

【００２０】

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。（第１の実施例）図１、図２はそれぞれ、本発明の第１
実施例の薄膜トランジスタの製造工程を示す断面図であ
る。

【００２１】まず、図１(a) に示すように、ガラス、石
英等よりなる透明な絶縁基板１上に、プラズマＣＶＤ法
により多結晶シリコン膜２を例えば８０nmの厚さに成長
した後に、これをフォトリソグラフィーによりパターニ
ングしてトランジスタの能動領域以外の部分を除去す
る。次に、多結晶シリコン膜２及び絶縁基板１の上にレ
ジスト３を塗布し、これを露光、現像して図１(b) に示
すように多結晶シリコン膜２のチャネル領域２ａの上に
窓３ａを形成する。

【００２２】この後に、レジスト３をマスクに使用して
酸素を多結晶シリコン膜２のチャネル領域２ａにイオン
注入してシリコン酸化膜４を形成する。この場合、チャ
ネル領域２ａでは、多結晶シリコン膜２の表面から約５
０nmまでの深さにシリコン酸化膜４が形成されるような
注入条件とする。続いて、レジスト３の窓３ａから露出
したシリコン酸化膜４をフッ酸を用いて除去し、図１
(c) に示すように多結晶シリコン膜２のチャネル領域２
ａを３０nmまで薄くする。

【００２３】次に、図２(a) に示すように、ＥＣＲ−Ｃ
ＶＤ法を使用してレジスト３及び多結晶シリコン膜２の
上にゲート絶縁膜５としてシリコン酸化膜を２００nmの
厚さに成長し、続いて真空蒸着法によりシリコン酸化膜
の上にゲート電極６としてアルミニウムを１５０nmの厚
さに形成する。続いて、図２(b) に示すように、レジス
ト３を溶剤で除去し、併せてリフトオフによりチャネル
領域２ａ以外のゲート絶縁膜５及びゲート電極６を除去
する。

【００２４】それから、ゲート電極６をマスクに用い
て、多結晶シリコン膜２のうちのチャネル領域２ａの両
側にリンイオンを打ち込む。そして、熱によって不純物
を活性化して多結晶シリコン膜２のイオン注入部分にｎ
⁺型のソース領域２ｓ、ドレイン領域２ｄを形成する。
この後に、ＣＶＤによりＰＳＧ、SiO₂等よりなる層間絶
縁膜７を形成し、ついでフォトリソグラフィーによりソ
ース領域２ｓとドレイン領域２ｄ上の層間絶縁膜７にス
ルーホール７ｓ，７ｄを形成し、さらに、それらのスル
ーホール７ｓ，７ｄを通してソース領域２ｓとドレイン
領域２ｄに接続するソース電極８及びドレイン電極９を
形成する。

【００２５】これにより、薄膜トランジスタが完成す
る。なお、チャネル領域２ａを薄層化するために、多結
晶シリコンのチャネル領域となる部分に酸素イオンを注
入して酸化膜を形成しているが、チタン（Ti）、バナジ
ウム（V ）、コバルト（Co）、タンタル（Ta）等の金属
イオンを打ち込んでフッ酸に可溶なシリサイド膜を形成
し、これらをフッ酸により除去してもよい。さらに、イ
オン打ち込みの代わりに陽極酸化を用いてもよく、これ
によれば加熱処理を経ていないので基板の変形が生じる
ことはない。

【００２６】以上のような製造工程において、多結晶シ
リコン膜２のうちチャネル領域２ａを薄層化する工程
と、ゲート絶縁膜５及びゲート電極６をパターニングす
る工程とをレジスト３を変えずに自己整合的に行ってい
るので、マスク数を少なくして製造工程が簡略化される
ばかりか、薄層化されるチャネル領域２ａとその上のゲ
ート電極６及びゲート絶絶縁膜５との位置合わせが容易
となる。

【００２７】また、本実施例の構造を有するＴＦＴは、
チャネル領域２ａの厚さが３０nmと比較的薄いため、多
結晶シリコン膜２のチャネル領域２ａでのリーク電流や
光電流が小さくなってオフ電流が少なくなる一方で、ソ
ース／ドレイン領域２ｓ、２ｄの厚さが８０nmと比較的
厚いので、ソース／ドレイン電極８，９とのコンタクト
抵抗が小さくなってオン電流が大きくなり、オン／オフ
特性が良好になる。

【００２８】しかも、多結晶シリコン膜２のうちチャネ
ル領域２ａだけ薄層化しているので、その両側のソース
領域２ｓとドレイン領域２ｄとチャネル領域２ａとの接
合面積は小さく、しかも、ゲート電極６とソース／ドレ
イン領域２ｓ，２ｄが重ならないので、ゲート電極６と
ソース・ドレイン領域２ｓ、２ｄの間の寄生容量が減少
してトランジスタの動作速度が速くなる。

【００２９】なお、多結晶シリコン膜２のチャネル領域
２ａを薄くする際に、イオン注入法又は陽極酸化法を用
いているので、これらを比較的低温で処理でき、絶縁基
板１をガラスのような融点の低い材料から形成しても特
に問題はない。（第２の実施例）図３及び図４は、それぞれ本発明の第
２実施例のＴＦＴの製造工程を示す断面図である。

【００３０】まず、図３(a) に示すまでの工程を説明す
る。図３(a) において、ガラス、石英等の透明な絶縁基
板１上に、原子層堆積法によって＜１１１＞に配向した
多結晶のZnS 膜（多結晶絶縁層）１１を１８０nmの厚さ
に成長する。このとき、基板温度を３００℃、雰囲気圧
力を１００Paに設定するとともに、Zn(C₂H₅)₂とH₂Sを
それぞれ交互に３秒づつ３秒のパージ時間をおいて供給
し、これを３００回繰り返す。

【００３１】続いて減圧状態を破らずに、プラズマＣＶ
Ｄ法により多結晶シリコン膜１２をZnS 膜１１上に５０
nmの厚さに成長する。この場合、基板温度を５００℃以
下、例えば４５０℃、雰囲気の圧力を１００Paに設定
し、反応ガスとしてSiH₄とH₂の混合ガスを使用する。こ
の場合、５００℃以下の温度であるので絶縁基板１１が
ガラスから構成されている場合でも熱による変形が生じ
にくくなる。

【００３２】このとき多結晶シリコン膜１２は下地のZn
S 膜１１の結晶性を反映して成長するが、多結晶シリコ
ン膜１２の結晶性は下地のZnS 膜１１に近いほど＜１１
１＞への配向性が強く、離れるににつれて＜１１１＞の
配向は弱まる。次に、図３(b) に示すように、多結晶シ
リコン膜１２の上に第一のレジスト１０を塗布し、これ
を露光、現像してトランジスタのチャネル領域１２ａの
上に窓１０ａを形成する。そして、その窓１０ａを通し
て多結晶シリコン膜１２のチャネル領域１２ａを選択的
に３５nmだけエッチングし、厚さ１５nmのチャネル領域
１２ａを形成する。次に、第一のレジスト１０を剥離し
た後に、第二のレジスト（不図示）を用いてフォトリソ
グラフィーにより多結晶シリコン膜１２をパターニング
して図３(c) に示すようにトランジスタの能動領域に島
状に残す。

【００３３】次に、図４(a) に示すように、プラズマＣ
ＶＤ法によりゲート絶縁膜１３となる酸化シリコン膜を
２００nmの厚さに形成した後に、続いてスパッタ法によ
りゲート電極１４となるモリブデンシリサイドを１５０
nmの厚さに堆積する。そしてそれらの酸化シリコン膜及
びモリブデンシリサイドをフォトリソグラフィーにより
パターニングして多結晶シリコン膜１２の凹状のチャネ
ル領域１２ａの上にだけそれらの膜を残す。

【００３４】次いで、図４(b) に示すように、ゲート電
極１４をマスクとしてイオンシャワー法により、リンを
多結晶シリコン膜１２に導入してチャネル領域１２ａの
両側にソース領域１２ｓおよびドレイン領域１２ｄを形
成する。この後に、図４(c) に示すように、ＣＶＤによ
り層間絶縁膜１５として窒化シリコンを４００nm堆積し
た後に、フォトリソグラフィーによってソース領域１２
ｓとドレイン領域１２ｄの上にコンタクトホール１５
ｓ，１５ｄを形成する。さらに、厚さ５００nmのアルミ
ニウムを形成し、これをパターニングしてコンタクトホ
ール１５ｓ，１５ｄを通してソース領域１２ｓとドレイ
ン領域１２ｄに接続するソース電極１６ｓ及びドレイン
電極１６ｄを形成する。これにより、薄膜トランジスタ
が完成する。

【００３５】なお、二元系膜としてZnS 膜１１を形成し
たが、原子層堆積法などにより＜１１１＞方向に配向し
た多結晶絶縁膜であれば、ZnS の他にAl₂O₃などを使用
してもよい。以上のように、チャネル領域１２ａを薄型
化し、ZnS 膜１１の結晶性が反映した多結晶シリコン膜
１２の下層部だけをチャネル領域１２ａとして使用する
ので、チャネル領域１２ａは結晶性が良くなる。しかも
多結晶シリコン膜１２を５００℃以下の比較的低い温度
で成長させることができ、絶縁基板１１をガラスなどの
融点の比較的低い材料を使用しても支障がない。

【００３６】図５は、本実施例に係るＴＦＴのように、
原子層堆積法により形成した絶縁膜の上の多結晶シリコ
ンの膜厚に対するキャリア移動度及びソース・ドレイン
領域のシート抵抗の変化を表したグラフである。図５に
おいて曲線Ａは、ソース・ドレイン領域の厚さが十分に
厚い場合に、チャネル領域の厚さを変化させたときの移
動度の変化を表しており、チャネル領域の厚さが５〜２
５nmの場合に移動度が大きく、約１５nmの場合に移動度
が最も大きく、それよりも厚く又は薄くなると移動度が
小さくなることがわかる。

【００３７】また曲線Ｂは、ソース・ドレイン領域の厚
さを変化させたときのソース・ドレイン領域のシート抵
抗の変化を表しており、この曲線から、ソース・ドレイ
ン領域の厚さとシート抵抗はほぼ反比例し、ソース・ド
レイン領域が厚くなるほどシート抵抗は小さくなること
がわかる。一般にシート抵抗は１０ｋΩ／□以下であれ
ばよいので、ソース／ドレイン領域は２５nmより厚けれ
ばよいが、１００nm程度であればより好ましいことがわ
かる。

【００３８】このような構造を有するＴＦＴでは、多結
晶シリコン膜１２のチャネル領域１２ａの厚さが薄いた
め下地のZnS 膜１１の結晶性が十分に反映され、チャネ
ル領域１２ａでは膜厚２５nm以下の多結晶シリコン膜１
２が＜１１１＞に配向した結晶性を有し、チャネル領域
１２ａにおけるキャリアの移動度が高くなり、オン電流
が大きくなる。さらに、チャネル領域１２ａの厚さは１
５nmと薄いので上記したようにオフ電流を低く抑えるこ
とができる。一方、ソース・ドレイン領域１２ｂ、１２
ｃの膜厚は５０nmと厚くなっているのでコンタクト抵抗
を十分に低くしてオン電流を大きくすることができ、オ
ン／オフ特性が良くなる。

【００３９】なお、ソース／ドレイン領域は、イオン注
入などによるダメージにより非晶質化されるが、２５nm
以上あれば多結晶半導体膜全体が非晶質化することはな
く、比較的低温（３００℃程度）の熱処理により低抵抗
化することができる。以上により、ＴＦＴのオン特性・
オフ特性が大幅に改善された。なお、チャネル領域での
多結晶シリコン膜の薄層化やゲート電極及びゲート絶縁
膜のパターニング方法として、第１実施例で示したよう
に１つのフォトレジストを使用してチャネル領域の上層
部に酸素又は金属をイオン注入するか陽極酸化し、つい
でその上層部を選択的にエッチングする工程を採用して
もよい。

【００４０】

【発明の効果】以上述べたように本発明によれば、ＴＦ
Ｔを構成する多結晶シリコン等の半導体膜上にチャネル
領域となる部分が開口したレジストを形成し、そのマス
クを利用してチャネル領域をエッチングした後でゲート
絶縁膜とゲート電極とをリフトオフにより自己整合的に
形成しているので、マスク数が減少して正確な位置合わ
せが不要になり、製造工程を簡略化できる。また、ゲー
ト電極とソース・ドレイン領域が重ならないので寄生容
量が減少し、ＴＦＴの動作が高速化する。また、そのよ
うな方法により形成されたＴＦＴでは多結晶シリコンな
どの半導体膜のチャネル領域だけが薄くなるので、チャ
ネル領域のオフ電流や光リーク電流が小さくなるととも
に、ソース／ドレイン領域が厚くなってコンタクト抵抗
の低下によってオン電流が大きくなり、これによりＴＦ
Ｔのオン／オフ特性を改善できる。

【００４１】また、多結晶半導体膜に薄いチャネル領域
を形成するために、例えば酸素イオンを注入して表面に
酸化膜を形成し、その酸化膜をエッチング除去している
ので、比較的低温での処理が可能となる。したがって、
絶縁基板として高価な石英基板を使用する必要がないの
でＴＦＴのコストを削減することができ、またマスクと
して通常のレジストを使用でき、またそのマスクを利用
してゲート絶縁膜やゲート電極を形成することができる
ので製造工程を簡略化できる。

【００４２】さらに、多結晶半導体膜を＜１１１＞に配
向させて成長させ、その多結晶半導体膜のチャネル領域
を５〜２５nmの厚さにすることにより、チャネル領域の
移動度を高めることができると共に、結晶性を十分ー良
好にしてオフ電流を低く抑えることができる。またソー
ス・ドレイン領域を２５nmよりも厚くすることにより、
コンタクト抵抗が十分に低くなってオン電流が大きくな
る。したがって、オン／オフ特性が向上しＴＦＴの特性
を大幅に改善することができる。

【００４３】また、多結晶絶縁膜の上では多結晶半導体
（多結晶シリコン）を５００℃以下で形成できるので、
多結晶絶縁膜の下地としてガラス基板を使用しても熱的
変形を生じ難くすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体装置の製造
工程を示す断面図（その１）である。

【図２】本発明の第１の実施例に係る半導体装置の製造
工程を示す断面図（その２）である。

【図３】本発明の第２の実施例に係る半導体装置の製造
工程を示す断面図（その１）である。

【図４】本発明の第２の実施例に係る半導体装置の製造
工程を示す断面図（その２）である。

【図５】本発明の第２の実施例に係る半導体装置におい
て、多結晶半導体膜の厚さに対する移動度、シート抵抗
の関係を表すグラフである。

【図６】第一の従来の薄膜トランジスタを示す断面図で
ある。

【図７】第二の従来の薄膜トランジスタを示す断面図で
ある。

【符号の説明】

１ガラス基板２、１２多結晶シリコン膜（多結晶半導体膜）２ａ、１２ａチャネル領域２ｓ、１２ｓソース領域２ｄ、１２ｄドレイン領域３、１３ゲート絶縁膜４、１４ゲート電極５、１５層間絶縁膜６、１６配線層１１ ZnS 膜（多結晶絶縁膜）

Claims

【特許請求の範囲】

【請求項１】絶縁性層上に多結晶半導体膜を形成する工
程と、チャネル領域に窓を有するマスクを前記多結晶半導体膜
の上に形成する工程と、前記マスクの窓を通して前記チャネル領域の前記多結晶
半導体膜を選択的に薄層化する工程と、ゲート絶縁膜となる絶縁材料とゲート電極となる導電材
料を順に形成する工程と、前記マスクを剥離することにより前記ゲート絶縁膜及び
前記ゲート電極のパターンを形成する工程と、前記ゲート電極をマスクに使用して前記多結晶半導体膜
に不純物を導入して前記チャネル領域の両側にソース領
域及びドレイン領域を形成する工程とを有することを特
徴とする半導体装置の製造方法。
【請求項２】前記多結晶半導体膜の前記チャネル領域を
薄くする工程は、前記マスクの前記窓を通して前記多結
晶半導体膜の上層部に酸素イオンを注入し又は該上層部
を陽極酸化して酸化膜を形成した後に、該酸化膜を選択
的にエッチング除去する工程であることを特徴とする請
求項１記載の半導体装置の製造方法。
【請求項３】前記多結晶半導体膜の前記チャネル領域を
薄くする工程は、前記マスクの前記窓を通して前記多結
晶半導体膜の上層部に金属イオンを注入して金属含有半
導体層を形成した後に、該金属含有半導体層を選択的に
エッチング除去する工程であることを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項４】前記多結晶半導体膜は多結晶シリコン膜で
あり、前記金属含有半導体層はシリサイド層であること
を特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】一方向面に配向した結晶性を有する多結晶
絶縁層を下地絶縁層の上に形成する工程と、前記多結晶絶縁層上に、該多結晶絶縁層と同じ配向の結
晶性を有する多結晶半導体膜を２５nmよりも厚く成長さ
せる工程と、前記多結晶半導体膜をのチャネル領域を選択的に薄層化
して５〜２５nmの厚さにする工程と、前記チャネル領域の前記多結晶半導体膜の上にゲート絶
縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマスクにして前記チャネル領域の両側
にある前記多結晶半導体膜に選択的に不純物を導入して
ソース領域及びドレイン領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項６】前記多結晶絶縁層及び前記多結晶半導体膜
が＜１１１＞に配向した結晶性を有することを特徴とす
る請求項５記載の半導体装置の製造方法。
【請求項７】前記多結晶絶縁層は原子層堆積法により成
長されることを特徴とする請求項５記載の半導体装置の
製造方法。
【請求項８】前記多結晶絶縁層は、硫化亜鉛、酸化アル
ミニウムのいずれかからなることを特徴とする請求項５
記載の半導体装置の製造方法。
【請求項９】前記多結晶半導体膜は５００℃以下の温度
で成長されることを特徴とする請求項５記載の半導体装
置の製造方法。
【請求項１０】前記多結晶半導体膜は多結晶シリコン膜
であることを特徴とする請求項１〜９いずれかに記載の
半導体装置の製造方法。
【請求項１１】一方向に配向した結晶性を有する多結晶
絶縁層と、前記多結晶絶縁層上に形成され且つ前記多結晶絶縁層と
同じ配向の結晶性を有し、且つチャネル領域の厚さが５
〜２５nm、ソース領域及びドレイン領域が２５nmより厚
い多結晶半導体膜と、前記多結晶半導体膜の前記チャネル領域上にゲート絶縁
膜を介して形成されたゲート電極とを有することを特徴
とする半導体装置。