CN100395870C - 半导体装置及其制法、集成电路、电光学装置、电子仪器 - Google Patents
半导体装置及其制法、集成电路、电光学装置、电子仪器 Download PDFInfo
- Publication number
- CN100395870C CN100395870C CNB2005100737841A CN200510073784A CN100395870C CN 100395870 C CN100395870 C CN 100395870C CN B2005100737841 A CNB2005100737841 A CN B2005100737841A CN 200510073784 A CN200510073784 A CN 200510073784A CN 100395870 C CN100395870 C CN 100395870C
- Authority
- CN
- China
- Prior art keywords
- film
- dielectric film
- semiconductor
- semiconductor film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 288
- 238000009413 insulation Methods 0.000 abstract description 22
- 239000010409 thin film Substances 0.000 abstract description 21
- 230000005684 electric field Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000000151 deposition Methods 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- HZBAVWLZSLOCFR-UHFFFAOYSA-N oxosilane Chemical compound [SiH2]=O HZBAVWLZSLOCFR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
在薄膜晶体管等半导体装置中，提供一种能避免在半导体膜边缘部分中电场集中，并提高可靠性的技术。本发明半导体装置的制造方法，包括：第一工序，在绝缘基板(10，11)上形成岛状半导体膜(12)；第二工序，将包括半导体膜(12)边缘部分在内的半导体膜(12)，用第1绝缘膜(13)覆盖；第三工序：将半导体膜(12)上部的第1绝缘膜(13)避开该半导体膜的边缘部形成开口；第四工序，至少在绝缘膜(13)开口部的半导体膜(12)上形成比第1绝缘膜(13)厚度相对薄的第2绝缘膜(14)；和第五工序，在第2绝缘膜(14)上形成电极配线膜(18)。
Description
技术领域
本发明是关于MOS晶体管等电场效应型半导体装置的改进技术。
技术背景
近年来，广泛进行着使用由低温工艺形成的结晶性半导体膜(例如，多晶硅膜)，形成高电流驱动能力的薄膜晶体管技术的研究和开发。一般讲，多晶硅膜是对非晶质硅膜进行激光照射，使其结晶化而形成。这时，如此形成的多晶硅膜，在形成结晶时，各部位成长的结晶粒子彼此之间的边界(粒界)形成突起状的隆起，导致形成表面凹凸状大的倾向。在该多晶硅膜的上侧形成栅绝缘膜及栅电极的电场效应型薄膜晶体管(TFT)中，电场集中在多晶硅膜表面的突起部分，很容易产生栅绝缘膜的绝缘破坏。对于这种问题，在特开2000～40828号公报(专利文献1)中公开了一种技术，即，形成多晶硅膜后，通过研磨其表面而形成平坦化，以避免薄膜晶体管中的栅绝缘膜的绝缘破坏。
为使薄膜晶体管进一步细微化，形成厚度更薄的栅绝缘膜时，在半导体膜的边缘部分容易形成薄的栅绝缘膜。尤其是使用溅射法或CVD法等阶差被覆性(分步覆盖)低的成膜法，形成栅绝缘膜时，这种倾向更加显著。横切该边缘部分那样形成栅电极时，在该部分电场产生集中，多数情况导致绝缘破坏。由此，产生薄膜晶体管可靠性降低的不良现象。在上述现有技术中，很难达到缓和这种半导体膜边缘部分的电场集中，所以希望一种更加改进的技术。
[专利文献1]特开2000～40828号公报
发明内容
本发明的目的是在薄膜晶体管等半导体装置中，半导体膜的边缘部分的栅绝缘膜避免绝缘破坏和泄漏发生，提高半导体装置的可靠性。
本发明中的半导体装置，包含：岛状的半导体膜；栅电极；位于所述半导体膜与所述栅电极之间的第1绝缘膜；以及，位于所述半导体膜与所述栅电极之间的第2绝缘膜，与所述半导体膜的所述栅电极重叠的区域作为通道区域发挥作用，所述通道区域的与所述第1绝缘膜重叠的区域，包围所述通道区域的与所述第2绝缘膜重叠的区域，所述第1绝缘膜的膜厚，比所述第2绝缘膜的膜厚更大。
本发明中的半导体装置的制造方法，包括：在基板上形成岛状的半导体膜的工序；在所述半导体膜上形成第1绝缘膜的工序；将所述第1绝缘膜的与所述半导体膜重叠的部分的一部分开口来形成开口部的工序；在所述半导体膜的与所述开口部重叠的部分上形成第2绝缘膜的工序；以及，在所述第1绝缘膜的一部分以及所述第2绝缘膜上形成栅电极的工序，所述半导体膜的与所述栅电极重叠的区域，作为通道区域发挥作用，所述通道区域的与所述第1绝缘膜重叠的区域，包围所述通道区域的与所述第2绝缘膜重叠的区域，所述第1绝缘膜的膜厚，比所述第2绝缘膜的膜厚更大。
另外，为了达到上述目的，本发明的半导体装置的制造方法，包括：
第一工序，在绝缘基板上形成岛状的半导体膜；
第二工序，将包括上述半导体膜的边缘部在内的上述半导体膜，用第1绝缘膜覆盖；
第三工序，将上述半导体膜上部的第1绝缘膜，避开该半导体膜的边缘部而进行开口；
第四工序，至少在上述绝缘膜开口部的半导体膜上形成厚度比上述第1绝缘膜相对薄的第2绝缘膜；和
第五工序，在上述第2绝缘膜上形成电极配线膜。
通过由上述制造工序制造半导体装置，可以消除栅绝缘膜中电场集中的部分，并能提高栅绝缘膜的可靠性。
上述第一工序，优选包括在上述绝缘基板上形成半导体膜的工序；通过热处理使上述半导体膜形成多晶的工序；将该多晶化的半导体表面进行平坦化的工序；和在元件形成区域使该多晶化的半导体膜图案形成的工序。由此可以得到平坦表面的多晶性半导体膜，并能避免因半导体膜表面凹凸，而使导致电场在栅绝缘膜中形成集中的部分。
上述第四工序，优选是通过上述半导体膜上面的热氧化形成上述第2绝缘膜的工序。由此，可得到较薄的、绝缘性优良的栅绝缘膜。
上述第四工序，优选是将绝缘材料沉积(成膜)在上述半导体膜上，形成上述第2绝缘膜的工序。由此，不减小半导体膜的厚度，就能在该半导体膜上形成栅绝缘膜。
本发明的半导体装置，具备：在绝缘基板上形成为岛状的半导体膜；在上述绝缘基板上将上述半导体膜上面形成开口，包括该半导体膜的边缘部在内，围绕外周围形成的区域分离绝缘膜；至少在上述区域分离绝缘膜开口部的上述半导体膜上面上，形成比上述区域分离绝缘膜相对薄的栅绝缘膜；和在该栅绝缘膜上形成的栅电极。
通过如此构成，可消除栅绝缘膜中电场集中的部分，并得到提高了栅绝缘膜可靠性的半导体装置。
上述栅绝缘膜，优选在上述半导体膜上面偏离该半导体膜的边缘部而形成的。由此，可避免在栅绝缘膜中产生形成强电场的部分。
上述区域分离绝缘膜，优选形成为其厚度至少是上述栅绝缘膜厚度的2倍以上。由此，可以确保区域分离绝缘膜具有充分的绝缘性。
本发明的集成电路、电光学装置及电子仪器，具有上述构成的半导体装置。
根据本发明，由于避开了半导体膜的边缘部而形成栅绝缘膜，所以可以防止局部电场集中导致栅绝缘膜被破坏。
附图说明
图1是说明本实施方式的薄膜晶体管的结构的平面图。
图2是图1所示的薄膜晶体管中II-II方向(通道宽度方向)的剖面图。
图3是说明薄膜晶体管制造方法的图。
图4是说明薄膜晶体管的另一制造方法的图。
图5是包括半导体装置在内而构成的电光学装置的电路图。
图6是说明具体电子仪器实例的图。
图中：1-薄膜晶体管，10-基板，11-基底绝缘膜，12-半导体膜，13-第1绝缘膜(元件分离膜)，14-第2绝缘膜(栅绝缘膜)，18-栅电极膜，20-源电极，22-漏电极
具体实施方式
以下对本发明的实施方式进行说明。
实施例1
图1是作为本发明实施方式的半导体装置，说明薄膜晶体管的结构的平面图。图2是图1所示的薄膜晶体管在图中II-II线方向(通道宽度方向)的薄膜晶体管的剖面图。对两图中相对应的部分付与相同的符号。如下述，薄膜晶体管是用作有机EL显示装置或液晶显示装置等的像素驱动元件等。
如图1和图2所示，薄膜晶体管1是使用了将半导体膜、绝缘膜及电极层叠的结构(MOS结构)的电场效应型晶体管，其包括：在基板10上形成绝缘膜11的绝缘基板；形成为岛状的半导体膜12；隔离半导体膜的绝缘膜(第1绝缘膜)13；栅绝缘膜(第2绝缘膜)14；栅电极18；源电极20；漏电极22；绝缘膜(保护膜)24而构成的。
例如，基板10是玻璃、水晶玻璃、塑料等基板。绝缘膜11是氧化硅膜或氮化硅膜等基底绝缘膜。绝缘膜11可使半导体膜12形成电绝缘，并防止杂质从基板10侵入半导体膜12。
半导体膜12是承担薄膜晶体管的活性区域的膜。使用结晶性半导体膜。本实施方式中，作为半导体膜12，使用多晶硅膜(聚硅膜)。
绝缘膜13围绕在基板10上形成为岛状半导体膜12的周围，同时将半导体膜12与未图示的其他半导体膜绝缘，并分离成元件区域。绝缘膜13形成为覆盖住该半导体膜12的边缘部12a，在边缘部12a的上面露出(开口)。该绝缘膜13，形成为厚度与半导体膜12大致相同。作为绝缘膜13，例如最好使用氧化硅(SiO2)膜、氮化硅(Si3N4)膜、磷硅酸盐玻璃(PSG)膜等。该绝缘膜13需要形成较厚的膜，反之，并不像栅绝缘膜14那样，要求绝缘耐压、固定电荷密度等特性，所以可采用适宜高速成膜的制造条件。
栅绝缘膜14形成得覆盖在由绝缘膜13开口部露出的半导体膜12上面。该实施例中，作为栅绝缘膜14是在等离子体气氛中，使露出的半导体膜12氧化，形成氧化硅的绝缘膜。作为栅绝缘膜16，例如，也可形成氮化硅(Si3N4)膜。栅绝缘膜16，虽然形成厚膜的必要性少，但对于绝缘耐压、固定电荷密度等，却要求高的特性，所以需采用得到更好膜质的制造条件(一般是低速成膜)来形成。如下述，可以通过如CVD那样的沉积工艺形成栅绝缘膜14。
栅绝缘膜14，由于离开了半导体膜12的边缘部12a，所以边缘部12a附近难以受到局部高电场的影响，从而避免了绝缘被破坏。
栅电极18位于绝缘膜13和栅绝缘膜14的上侧，形成得通过半导体膜12的规定位置上侧的形态。更详细讲是栅电极18，形成得如图1所示，横切半导体膜12的平行二边。该栅电极18，例如由钽、铬、铝等导电体膜形成。
源电极20和漏电极22分别贯通绝缘膜24与半导体膜12而连接。这些源电极20等，例如由铝等导电体膜形成。
绝缘膜24形成得覆盖在栅电极18和绝缘膜18等上面。该绝缘膜24承担着保护膜的作用，例如，使用氧化硅(SiO2)膜、氮化硅(Si3N4)膜、磷硅酸盐玻璃(PSG)膜等。
实施例2
以下参照图3所示得工序图说明上述半导体装置的制造方法。
(半导体膜的形成)
首先，如图3(A)所示，通过等离子体CVD法等，在玻璃基板10上形成氧化硅(SiO2)的绝缘膜11。
再利用PECVD法、LPCVD法、常压化学气相沉积法(APCVD)法、溅射法等成膜方法，作为半导体膜12，在其上形成非晶质硅膜。对这种非晶质硅膜照射激元激光等，进行处理(激光退火处理)，将非晶质硅膜转变成多晶硅膜。这时，利用激光照射进行结晶化处理，得到的多晶硅膜表面上，由于各结晶粒子边界(粒界)隆起产生凹凸状30的情况多。
因此，优选对半导体膜12进行研磨，直到使半导体膜12表面的凹凸平坦化。本实施方式中，采用CMP法(化学机械研磨法)进行该工序。作为利用CMP法进行研磨的最佳条件，例如，组合使用软质聚氨酯制的衬垫(pad)，和在氨系或胺系的碱性溶液中分散了氧化硅粒子的研磨剂(浆液)，采用30000Pa压力、50转/分钟的转数、2000sccm的研磨剂流量的条件。
接着，如图3(B)所示，在已平坦化的半导体膜12上涂布光致抗蚀膜，并进行由图案曝光、显影、蚀刻处理等构成的图像形成处理(图案形成)，在基板10上的预定的元件形成区域内，由多晶硅膜形成岛状的半导体膜12。
(第1绝缘的形成)
如图3(C)所示，在绝缘膜11和半导体膜12上形成分离元件的绝缘膜13。绝缘膜13，例如利用PECVD法等，形成氧化硅(SiO2)膜、氮化硅(Si3N4)膜、磷硅酸盐玻璃(PSG)膜等而得到。形成的绝缘膜13，在半导体膜12的边缘部要充分厚于下述工序的栅绝缘膜14。例如，形成膜的厚度是栅绝缘膜14厚度的2倍以上。
(第1绝缘膜的开口)
如图3(D)所示，对绝缘膜13实施图案形成，除了半导体膜12的边缘部外，在半导体膜上面形成开口。
(第2绝缘膜的形成)
如图3(E)所示，在由绝缘膜13的开口部露出的半导体膜12上形成第2绝缘膜14。绝缘膜14用作栅绝缘膜，需要薄而耐高压。绝缘膜14，例如在含氧的等离子体气氛中，使半导体膜12的多晶硅膜表面热氧化而得到。由此，在开口部的半导体膜12上形成厚度比绝缘膜13相对薄的栅绝缘膜14。栅绝缘膜14运离半导体膜12的边缘部12a，由于在该边缘部分没有形成，所以也就不存在因绝缘膜14覆盖(阶差部分的被覆性)引起膜厚降低的问题。
(电极膜的形成)
如图3(F)所示，利用溅射法在绝缘膜13和栅绝缘膜14上，形成钽、铝等的金属薄膜后，通过图案形成，在栅绝缘膜16上的所定位置上，形成栅电极和配线膜18。
(源/漏区域的形成)
接着，将栅电极18作为掩模，对半导体膜12打入形成供体或受体的杂质离子。由此，在栅电极18的下侧形成通道形成区域，除此之外其他部分(注入了离子的部分)上形成源/漏区域。进而实施热处理，使杂质元素活性化。
(保护膜的形成)
如图3(G)所示，在栅电极膜18和绝缘膜13上形成绝缘膜24，作为保护膜。作为绝缘膜24，例如，以PECVD法形成约500nm的氧化硅膜。
(源·漏电极配线的形成)
进一步，形成贯通绝缘膜24，到达半导体膜12的源/漏区域的连接孔20、22。连接孔20和22的形成是在绝缘膜24上形成使连接孔部开口的掩模，对绝缘膜24进行各向异性蚀刻。再利用溅射法在该连接孔内和绝缘膜24上沉积铝，通过图案形成，形成源电极20、漏电极22、和连接配线。
如上，本发明的实施方式中，由于在半导体膜的边缘部分或阶差部分没有形成栅绝缘膜，所以在栅绝缘膜中没有电场集中的部分，从而提高了栅绝缘膜的可靠性。由于不是栅绝缘膜被覆阶差部分的构成，所以在栅绝缘膜的形成中，可使用阶差被覆率差的成膜或沉积工艺。
实施例3
对本发明的半导体装置的其他方法的实施方式，参照图4进行说明。该图中与图3中对应部分付与相同的符号，该部分的说明省略。
该实施例中，利用沉积工艺进行栅绝缘膜14的形成。在该实施例中，如图4(A)～(D)所示，首先，进行从向基板10上的半导体膜12的形成到绝缘膜13的开口为止的工序。这一工序与上述图3(A)～(D)所示的工序(半导体膜的形成～第2绝缘膜的形成)相同，所以省去其说明。
接着，如图4(E)所示，在绝缘膜13和由绝缘膜13的开口部露出的半导体膜12上形成第2绝缘膜14。由于绝缘膜14用作栅绝缘膜，所以需要薄，而且耐高压。绝缘膜14是利用PECVD法等沉积工艺形成由氧化硅膜形成的栅绝缘膜16。例如，作为原料气体，使用四乙氧硅烷(TEOS)和氧(O2)，其流量分别为50sccm、5slm，气氛温度为350℃、RF功率为1.3kw、压力为200Pa，在此条件下形成氧化硅膜。这种情况下，成膜速度为30nm/min左右，可以得到具有适用于栅绝缘膜耐压特性的、良好的氧化硅膜。
由此，在开口部的半导体膜12上，形成比绝缘膜13厚度相对薄的栅绝缘膜14。栅绝缘膜14远离半导体膜12的边缘部12a，由于没有形成在该边缘部分上，所以不存在因绝缘膜14的覆盖(阶差部分的被覆性)引起膜厚降低的问题。
接着，如图4(F)和图4(G)所示，进行的工序和上述图3(F)和图3(G)一样，形成电极膜、形成源/漏区域、形成保护膜、形成源·漏电极配线，至此完成薄膜半导体。
这样，在本发明半导体装置的第2种制造方法实施方式中，由于在半导体膜的边缘部分12a上也没有形成栅绝缘膜，所以在栅绝缘膜中不存在电场集中的部分，从而提高了栅绝缘膜的可靠性。另外，由于栅绝缘膜不是被覆半导体膜边缘的构成，所以在形成栅绝缘膜时，可使用阶差被覆率差的成膜或沉积工艺。
实施例4
以下对含有上述半导体装置而构成的集成电路、电光学装置、电子仪器的具体实例进行说明。
图5是含有半导体装置而构成的电光学装置100的电路图。本实施方式的电光学装置(显示装置)100，具备各像素区域内由电场发光效果可发光的发光层OELD、为驱动它而存储电流的保持电容，进而具备本发明涉及的半导体装置(薄膜晶体管T1～T4)而构成的。由驱动器101向各像素区域供给扫描线Vsel和发光控制线Vgp。由驱动器102向各像素区域供给数据线I data和电源线Vdd。通过控制扫描线Vsel和数据线I data进行对各像素区域的电流程序，并能控制由发光部OELD发射的光。
上述驱动电路是一例在发光要件中使用电场发光元件时的电路，也可以由其他电路构成。由本发明的半导体装置最适宜形成各驱动器101、102的构成集成电路。
图6是说明含有上述电光学装置而构成的电子仪器具体实例的图。图6(A)是适用于移动电话机的实例，该移动电话机530包括天线部531、声音输出部532、声音输入部533、操作部534、和本发明的电光学装置100。如上述，本发明的电光学装置可用作显示部。图6(B)是适用于影像机的实例，该影像机540包括受像部541、操作部542、声音输入部543、和本发明的电光学装置100。图6(C)是适用于电视机的实例。该电视机550包括本发明的电光学装置100。另外，即使是个人计算机等使用的监视器中同样适用本发明的电光学装置。图6(D)是适用于卷起式(roll-up)电视机的实例，该卷起式电视机560也备有本发明的电光学装置100。而且，并不仅限于这些电子仪器，可适用于具有显示功能的各种电子仪器。除了这些，例如还包括带显示功能的传真装置、数字照相机的取景器、携带型TV、电子记事本、电光揭示盘。宣传公告用显示装置等。另外，本发明的半导体装置，作为电光学装置的构成部件，除了包含在上述电子仪器中外，也可单独用作电子仪器的构成部件。
而且，并不限于上述实例，本发明半导体装置的制造方法，可适用于各种电子仪器的制造。例如，还可适用于带显示功能的传真装置、数字照相机的取景器、携带型TV、PDA、电子记事本、电光揭示盘、宣传公告用显示装置、IC卡等。
本发明并不限于上述各种实施例，在本发明的要点范围内可作种种变形实施。
例如，上述实施方式中，作为半导体膜的一个实例，虽然对采用多晶硅膜进行了说明，但半导体膜并不仅限于此，也可使用其他半导体材料。也可使用将聚硅氮烷溶于有机溶剂中等的液体材料，形成半导体膜(硅膜)或绝缘膜(氧化硅膜)。
在上述实施方式中，作为电场效应型半导体元件的一个实例，虽然使用了薄膜晶体管，但除此之外，在单晶SOI(silicon oninsulator)晶体管中，对于利用蚀刻等将各晶体管彼此间形成元件分离结构的半导体装置等，同样也能使用本发明。
Claims (10)
1.一种半导体装置，其特征在于：
包含：岛状的半导体膜；
栅电极；
位于所述半导体膜与所述栅电极之间的第1绝缘膜；以及，
位于所述半导体膜与所述栅电极之间的第2绝缘膜，
与所述半导体膜的所述栅电极重叠的区域作为通道区域发挥作用，
所述通道区域的与所述第1绝缘膜重叠的区域，包围所述通道区域的与所述第2绝缘膜重叠的区域，
所述第1绝缘膜的膜厚，比所述第2绝缘膜的膜厚更大。
2.根据权利要求1所述的半导体装置，其特征在于：
所述半导体膜的与所述第2绝缘膜重叠的区域，与所述半导体膜的阶差部彼此分离。
3.根据权利要求1所述的半导体装置，其特征在于：
所述半导体膜为平坦的膜。
4.根据权利要求1所述的半导体装置，其特征在于：
所述半导体膜，包含多晶硅膜。
5.根据权利要求1所述的半导体装置，其特征在于：
所述第2绝缘膜，为所述半导体膜的热氧化膜。
6.一种集成电路，具有权利要求1～5中任一项所述的半导体装置。
7.一种电光学装置，具有权利要求1～5中任一项所述的半导体装置。
8.一种电子仪器，具有权利要求1～5中任一项所述的半导体装置。
9.一种半导体装置的制造方法，其特征在于：
包括：在基板上形成岛状的半导体膜的工序；
在所述半导体膜上形成第1绝缘膜的工序；
将所述第1绝缘膜的与所述半导体膜重叠的部分的一部分开口来形成开口部的工序；
在所述半导体膜的与所述开口部重叠的部分上形成第2绝缘膜的工序；以及，
在所述第1绝缘膜的一部分以及所述第2绝缘膜上形成栅电极的工序，
所述半导体膜的与所述栅电极重叠的区域，作为通道区域发挥作用，
所述通道区域的与所述第1绝缘膜重叠的区域，包围所述通道区域的与所述第2绝缘膜重叠的区域，
所述第1绝缘膜的膜厚，比所述第2绝缘膜的膜厚更大。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于：
形成所述第2绝缘膜的工序，包含对所述半导体膜进行热氧化。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217448 | 2004-07-26 | ||
| JP2004217448A JP2006041115A (ja) | 2004-07-26 | 2004-07-26 | 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1728336A CN1728336A (zh) | 2006-02-01 |
| CN100395870C true CN100395870C (zh) | 2008-06-18 |
Family
ID=35656197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100737841A Active CN100395870C (zh) | 2004-07-26 | 2005-05-24 | 半导体装置及其制法、集成电路、电光学装置、电子仪器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7393724B2 (zh) |
| JP (1) | JP2006041115A (zh) |
| KR (1) | KR100787902B1 (zh) |
| CN (1) | CN100395870C (zh) |
| TW (1) | TWI269372B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101782176B1 (ko) * | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP6232914B2 (ja) * | 2013-10-16 | 2017-11-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124768A (en) * | 1982-04-13 | 1992-06-23 | Seiko Epson Corporation | Thin film transistor and active matrix assembly including same |
| JPH0888363A (ja) * | 1994-09-16 | 1996-04-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291308A (ja) * | 1993-03-31 | 1994-10-18 | Sony Corp | 絶縁ゲート型トランジスタおよびその製造方法 |
| JP2000040828A (ja) | 1998-07-24 | 2000-02-08 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2001135823A (ja) * | 1999-11-05 | 2001-05-18 | Toshiba Corp | 電極基板の製造方法 |
| US6677646B2 (en) * | 2002-04-05 | 2004-01-13 | International Business Machines Corporation | Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS |
-
2004
- 2004-07-26 JP JP2004217448A patent/JP2006041115A/ja not_active Withdrawn
-
2005
- 2005-03-31 KR KR1020050026907A patent/KR100787902B1/ko active IP Right Grant
- 2005-04-18 US US11/107,935 patent/US7393724B2/en active Active
- 2005-05-24 CN CNB2005100737841A patent/CN100395870C/zh active Active
- 2005-07-22 TW TW094124948A patent/TWI269372B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124768A (en) * | 1982-04-13 | 1992-06-23 | Seiko Epson Corporation | Thin film transistor and active matrix assembly including same |
| JPH0888363A (ja) * | 1994-09-16 | 1996-04-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100787902B1 (ko) | 2007-12-27 |
| JP2006041115A (ja) | 2006-02-09 |
| KR20060045063A (ko) | 2006-05-16 |
| CN1728336A (zh) | 2006-02-01 |
| TWI269372B (en) | 2006-12-21 |
| TW200620417A (en) | 2006-06-16 |
| US7393724B2 (en) | 2008-07-01 |
| US20060017053A1 (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8053289B2 (en) | Manufacturing method for thin film transistor on insulator | |
| JP6310194B2 (ja) | 半導体装置 | |
| US7384827B2 (en) | Method of manufacturing semiconductor device using liquid phase deposition of an interlayer dielectric | |
| JP5478566B2 (ja) | 半導体装置及びその作製方法 | |
| US9035316B2 (en) | Device comprising EL element electrically connected to P-channel transistor | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US7235810B1 (en) | Semiconductor device and method of fabricating the same | |
| KR101238753B1 (ko) | 반도체 장치 및 이를 제조하는 방법 | |
| US20060086982A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW201025606A (en) | Semiconductor device and method for manufacturing the same | |
| CN100479093C (zh) | 半导体装置和电子装置 | |
| US7800114B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW202024761A (zh) | 半導體裝置 | |
| JP4860021B2 (ja) | 半導体装置の作製方法 | |
| CN100395870C (zh) | 半导体装置及其制法、集成电路、电光学装置、电子仪器 | |
| US6261971B1 (en) | Method of manufacturing a semiconductor device by thermal oxidation of amorphous semiconductor film | |
| JP2003163194A (ja) | 研磨方法及び半導体装置の作製方法 | |
| US20060292836A1 (en) | Manufacturing method of polysilicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220915 Address after: Irish Dublin Patentee after: 138 East LCD Display Development Co.,Ltd. Address before: Tokyo Patentee before: Seiko Epson Corp. |