JPH06291308A - 絶縁ゲート型トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、実効的ゲート幅を狭くすることに
より、ゲート容量を低減して、例えばＭＯＳトランジス
タにおける信号電荷を電圧に変換する際の変換効率の向
上を図り、かつ実効的ゲート幅の微細化プロセスを提案
する。 【構成】 半導体基体１１における実効チャネル領域３
１が形成される上面に第１のゲート絶縁膜１２を形成
し、これよりも膜厚が厚い第２のゲート絶縁膜１３を第
１のゲート絶縁膜１２に連続する状態に形成し、第１，
第２の絶縁膜１２，１３上にそれらを横切る状態にゲー
ト電極１４を形成し、さらにゲート電極１４の両側にお
ける半導体基体１１の上層側にソース・ドレイン領域１
５，１６を形成したものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁ゲート型トランジ
スタとその製造方法に関するものである。

【０００２】

【従来の技術】固体撮像装置の出力部に用いられるＭＯ
Ｓトランジスタでは、高い信号電荷を電圧に変換する必
要があるので、ゲート幅を縮小化する傾向にある。従来
のこのＭＯＳトランジスタのゲート幅は、一般に膜厚が
１００ｎｍ程度の厚いフィールド酸化膜をエッチングす
ることにより規定されている。

【０００３】

【発明が解決しようとする課題】しかしながら、膜厚が
１００ｎｍ程度の厚いフィールド酸化膜をエッチングす
ることにより、ＭＯＳトランジスタのゲート幅を規定し
たのでは、ゲート幅の微細化ができない。すなわち、フ
ィールド酸化膜の膜厚が厚いためにエッチングプロセス
のばらつきが大きくなるためである。このようにゲート
幅を微細化できないと、ゲート容量が大きくなるので、
例えば固体撮像装置の出力部に用いられるＭＯＳトラン
ジスタでは、信号電荷を電圧に変換する際の効率が大幅
に低下する。

【０００４】本発明は、ＭＯＳトランジスタの実効ゲー
ト幅を微細化するのに優れている絶縁ゲート型トランジ
スタとその製造方法を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた絶縁ゲート型トランジスタとその
製造方法である。すなわち、絶縁ゲート型トランジスタ
としては、半導体基体における実効チャネル領域が形成
される上面に形成した第１のゲート絶縁膜と、これより
も膜厚が厚いものでその両側に連続して形成した第２の
ゲート絶縁膜と、第１，第２の絶縁膜を横切る状態にそ
れら第１，第２のゲート絶縁膜の上に形成したゲート電
極と、このゲート電極の両側における半導体基体の上層
側に形成したソース・ドレイン領域とよりなるものであ
る。

【０００６】この絶縁ゲート型トランジスタの製造方法
としては、第１の工程で、半導体基体上に第２のゲート
絶縁膜を形成し、第２の工程で、半導体基体に形成され
る実効チャネル領域上の第２のゲート絶縁膜を除去す
る。次いで第３の工程で、半導体基体に形成される実効
チャネル領域上に第１のゲート絶縁膜を第２のゲート絶
縁膜に対して連続した状態に形成する。続いて第４の工
程で、第１，第２の絶縁膜を横切る状態にそれら第１，
第２のゲート絶縁膜上にゲート電極を形成する。その後
第５の工程で、ゲート電極の両側における半導体基体の
上層側にソース・ドレイン領域を形成する。また第１の
工程で形成する第２のゲート絶縁膜を酸化シリコン膜と
窒化シリコン膜と酸化シリコン膜とを積層して形成した
後、第２の工程以降の工程を行ってもよい。

【０００７】

【作用】上記絶縁ゲート型トランジスタでは、半導体基
体における実効チャネル領域が形成される上面に第１の
ゲート絶縁膜を形成し、かつ第１のゲート絶縁膜よりも
膜厚が厚い第２のゲート絶縁膜をその両側に連続して形
成したことにより、この絶縁ゲート型トランジスタの実
効チャネル領域は第１のゲート絶縁膜の下方における半
導体基体に設定される。

【０００８】上記絶縁ゲート型トランジスタの製造方法
では、半導体基体上に第２のゲート絶縁膜を形成した
後、半導体基体に形成される実効チャネル領域上の第２
のゲート絶縁膜を除去し、その後上記除去した領域に第
１のゲート絶縁膜を第２のゲート絶縁膜に対して連続し
た状態に形成する。この第２のゲート絶縁膜は、従来の
フィールド酸化膜より薄く形成されることにより、従来
のように厚いフィールド酸化膜を除去する必要がなくな
る。このため、ゲート幅は従来よりも微細な幅に形成さ
れる。

【０００９】

【実施例】本発明の第１の実施例を図１の絶縁ゲート型
トランジスタの説明図により説明する。図では、上側の
（１）にレイアウト図を示し、下側の（２）にＡ−Ａ線
概略断面図を示す。

【００１０】図に示すように、半導体基体１１の上層側
には、絶縁ゲート型トランジスタ１が形成される領域の
側周を囲む状態に、フィールド酸化膜２１が形成されて
いる。

【００１１】上記半導体基体１１における絶縁ゲート型
トランジスタの実効チャネル領域３１が形成される上面
には、第１のゲート絶縁膜１２が形成されている。この
第１のゲート絶縁膜１２は、例えば膜厚が２０ｎｍの酸
化シリコンよりなる。また上記第１のゲート絶縁膜１２
の両側における当該半導体基体１１の上面には、当該第
１のゲート絶縁膜１２よりも膜厚が厚い第２のゲート絶
縁膜１３が、当該第１のゲート絶縁膜１２に連続した状
態に形成されている。この第２のゲート絶縁膜１３は、
例えば膜厚が５０ｎｍの酸化シリコンよりなる。

【００１２】さらに上記第１，第２の絶縁膜１２，１３
の上面には、当該第１，第２のゲート絶縁膜１２，１３
を横切る状態に、ゲート電極１４が形成されている。ま
た上記ゲート電極１４の両側における半導体基体１１の
上層側にはソース・ドレイン領域１５，１６（斜線で示
す領域）が形成されている。上記のごとくに、絶縁ゲー
ト型トランジスタ１は構成されている。

【００１３】上記絶縁ゲート型トランジスタ１では、第
１のゲート絶縁膜１２を有する部分のＭＯＳトランジス
タの表面チャネルポテンシャルは、第２のゲート絶縁膜
１３を有する部分のＭＯＳトランジスタの表面チャネル
ポテンシャルよりも、およそ２Ｖ程度深くなる。このた
め、上記絶縁ゲート型トランジスタ１は、第１のゲート
絶縁膜１２の下方における半導体基体１１に実効チャネ
ル領域３１が形成されることになるので、第１のゲート
絶縁膜１２の幅が実効的ゲート幅になる。

【００１４】上記絶縁ゲート型トランジスタ１の製造方
法を、図２の製造工程図により説明する。なお図では上
記図１で説明したと同様の構成部品には同一符号を付
す。

【００１５】図２の（１）に示すように、半導体基体１
１の上層側には、絶縁ゲート型トランジスタ１を形成す
る領域の側周を囲む状態に、フィールド酸化膜２１が形
成されている。この半導体基体１１は、例えばシリコン
基板よりなる。また上記フィールド酸化膜２１は、例え
ばＬＯＣＯＳ法または改良ＬＯＣＯＳ法等によって形成
される。次いで第１の工程を行う。この工程では、例え
ば熱酸化法によって、半導体基体１１上に第２のゲート
絶縁膜１３を形成する。

【００１６】続いて図２の（２）に示す第２の工程を行
う。この工程では、通常のホトリソグラフィー技術によ
って、例えばレジストでエッチングマスク４１を形成
し、その後エッチング（例えばドライエッチング）によ
って、上記半導体基体１１に形成される実効チャネル領
域３１上における上記第２のゲート絶縁膜１３（２点鎖
線で示す部分）を除去する。その後、上記エッチングマ
スク４１を、例えばアニール処理またはウェットエッチ
ング等によって除去する。

【００１７】次いで図２の（３）に示す第３の工程を行
う。この工程では、例えば熱酸化法によって、上記半導
体基体１１に形成される実効チャネル領域３１上に第１
のゲート絶縁膜１２を上記第２のゲート絶縁膜１３に対
して連続した状態に形成する。

【００１８】続いて図２の（４）に示す第４の工程を行
う。この工程では、成膜技術として、例えばＣＶＤ法に
よって、第１，第２のゲート絶縁膜１２，１３上および
上記フィールド酸化膜２１上にゲート電極形成膜４２を
成膜する。次いで通常のホトリソグラフィー技術によっ
て、例えばレジストでエッチングマスク４３を形成し、
その後エッチング（例えばドライエッチング）によっ
て、２点鎖線で示す上記ゲート電極形成膜４２を除去し
て、上記第１，第２の絶縁膜１２，１３を横切る状態に
ゲート電極形成膜（４２）でゲート電極１４を形成す
る。そして、上記エッチングマスク４３を、例えばアニ
ール処理またはウェットエッチング等によって除去す
る。

【００１９】その後図２の（５）に示す第５の工程を行
う。この工程では、通常のイオン注入法によって、上記
ゲート電極１４の両側における半導体基体１１の上層側
にソース・ドレイン領域１５，（１６）を形成する。こ
のようにして、絶縁ゲート型トランジスタ１が形成され
る。

【００２０】上記絶縁ゲート型トランジスタ１の製造方
法では、半導体基体１１上に形成した第２のゲート絶縁
膜１３における実効チャネル領域３１上を除去し、その
領域に第１のゲート絶縁膜１２を第２のゲート絶縁膜１
３に対して連続した状態に形成する。このため、第２の
ゲート絶縁膜１３は、従来のフィールド酸化膜より薄く
形成することができるので、従来のように厚いフィール
ド酸化膜を除去する必要がなくなる。したがって、絶縁
ゲート型トランジスタ１のゲート幅は従来よりも微細な
幅に形成される。また第１，第２のゲート絶縁膜１２，
１３を通したイオン注入法によって、ソース・ドレイン
領域１５，１６を形成することにより、実効的なゲート
幅に合わせたソース・ドレイン領域１５，１６が形成さ
れる。このため、ソース・ドレイン領域１５，１６の容
量が低減される。

【００２１】次に第２の実施例として、第２のゲート絶
縁膜をいわゆる酸化シリコン膜と窒化シリコン膜とより
なる積層構造に形成した絶縁ゲート型トランジスタを図
３により説明する。なお図では、上側の（１）にレイア
ウト図を示し、下側の（２）にＢ−Ｂ線概略断面図を示
す。また図では、上記図１で説明したと同様の構成部品
には同一符号を付す。

【００２２】図に示すように、半導体基体１１の上層側
には、絶縁ゲート型トランジスタ１が形成される領域の
側周を囲む状態に、フィールド酸化膜２１が形成されて
いる。

【００２３】上記半導体基体１１における絶縁ゲート型
トランジスタの実効チャネル領域３１が形成される上面
には、第１のゲート絶縁膜１２が形成されている。この
第１のゲート絶縁膜１２は、例えば酸化シリコンよりな
る。また上記第１のゲート絶縁膜１２の両側における当
該半導体基体１１の上面には、当該第１のゲート絶縁膜
１２よりも膜厚が厚い第２のゲート絶縁膜１３が形成さ
れている。この第２のゲート絶縁膜１３は、例えば酸化
シリコン膜１７と窒化シリコン膜１８と酸化シリコン膜
１９とを積層した構造になっている。そして少なくとも
酸化シリコン膜１８と上記第１のゲート絶縁膜１２とは
連続した状態に形成されている。

【００２４】さらに上記第１，第２の絶縁膜１２，１３
の上面には、当該第１，第２のゲート絶縁膜１２，１３
を横切る状態に、ゲート電極１４が形成されている。ま
た上記ゲート電極１４の両側における半導体基体１１の
上層側にはソース・ドレイン領域１５，１６（斜線で示
す領域）が形成されている。このように、絶縁ゲート型
トランジスタ２は、第１のゲート絶縁膜１２上ではＭＯ
Ｓ構造のトランジスタになり、第２のゲート絶縁膜１３
上ではＭＯＮＯＳ構造のトランジスタになる。

【００２５】上記絶縁ゲート型トランジスタ２では、第
１のゲート絶縁膜１２を有する部分のＭＯＳトランジス
タの表面チャネルポテンシャルは、第２のゲート絶縁膜
１３を有する部分のＭＯＮＯＳトランジスタの表面チャ
ネルポテンシャルよりも、およそ２Ｖ程度深くなる。こ
のため、上記絶縁ゲート型トランジスタ１では、第１の
ゲート絶縁膜１２の下方における半導体基体１１に実効
チャネル領域３１が形成されることになるので、第１の
ゲート絶縁膜１２の幅が実効的ゲート幅になる。また上
記第２のゲート絶縁膜は、例えば酸化シリコン膜上に窒
化シリコン膜を積層して形成することも可能である。こ
の場合には、絶縁ゲート型トランジスタ２は、第２のゲ
ート絶縁膜１３上でＭＮＯＳ構造のトランジスタにな
る。

【００２６】上記絶縁ゲート型トランジスタの製造方法
を、図４の製造工程図により説明する。なお図では上記
図３で説明したと同様の構成部品には同一符号を付す。

【００２７】図４の（１）に示すように、半導体基体１
１の上層側には、絶縁ゲート型トランジスタ１を形成す
る領域の側周を囲む状態に、フィールド酸化膜２１が形
成されている。この半導体基体１１は、例えばシリコン
基板よりなる。また上記フィールド酸化膜２１は、例え
ばＬＯＣＯＳ法または改良ＬＯＣＯＳ法等によって形成
される。次いで第１の工程を行う。この工程では、例え
ば熱酸化法によって、半導体基体１１上に酸化シリコン
膜１７を形成する。さらに例えばＣＶＤ法によって、上
記酸化シリコン膜１７の上面および上記フィールド酸化
膜２１の上面に窒化シリコン膜１８を成膜する。そして
例えばＣＶＤ法によって、上記窒化シリコン膜１８の上
面に酸化シリコン膜１９を成膜する。このようにして、
酸化シリコン膜１７と窒化シリコン膜１８と酸化シリコ
ン膜１９とを積層してなる第２のゲート絶縁膜１３を形
成する。

【００２８】続いて図４の（２）に示す第２の工程を行
う。この工程では、通常のホトリソグラフィー技術によ
って、例えばレジストでエッチングマスク４４を形成す
る。その後エッチング（例えばドライエッチング）によ
って、上記半導体基体１１に形成される実効チャネル領
域３１上の上記第２のゲート絶縁膜１３（２点鎖線で示
す部分）を除去する。そして、上記エッチングマスク４
４を、例えばアニール処理またはウェットエッチング等
によって除去する。

【００２９】その後、上記図２の（３）〜（５）で説明
したと同様の工程を行って、図４の（３）に示すよう
に、第１，第２のゲート絶縁膜１２，１３上を横切る状
態にゲート電極１４を形成し、さらにソース・ドレイン
領域１５，１６を形成して、上記図３で説明した絶縁ゲ
ート型トランジスタ２を得る。

【００３０】上記絶縁ゲート型トランジスタ２の製造方
法でも、上記第１の実施例の製造方法と同様の作用が得
られる。

【００３１】上記第１，第２の実施例中で用いた数値
は、一例であって、その値に限定されることはない。

【００３２】

【発明の効果】以上、説明したように本発明によれば、
半導体基体の実効チャネル領域が形成される上面に第１
のゲート絶縁膜を形成し、それよりも膜厚が厚い第２の
ゲート絶縁膜をその両側に連続した状態で形成したの
で、この絶縁ゲート型トランジスタの実効チャネル領域
は第１のゲート絶縁膜の幅によって規定できる。したが
って、実効的に機能するゲート幅の微細化が図れる。こ
のようにゲート幅を微細化することができるので、ゲー
ト容量は小さくなる。したがって、例えば固体撮像装置
の出力部に用いるゲート絶縁型トランジスタでは、信号
電荷を電圧に変換する際の変換効率が大幅に向上でき
る。

【００３３】上記絶縁ゲート型トランジスタの製造方法
では、半導体基体上に従来のフィールド酸化膜より薄い
第２のゲート絶縁膜を形成した後、半導体基体に形成さ
れる実効チャネル領域上の第２のゲート絶縁膜を除去
し、その除去した領域に第１のゲート絶縁膜を第２のゲ
ート絶縁膜に対して連続した状態に形成する。このた
め、実効ゲート幅を規定するエッチングプロセスの加工
ばらつきが小さくなるので、ゲート幅は従来よりも微細
な幅に形成することが容易にできる。よって、絶縁ゲー
ト型トランジスタの特性ばらつきが低減できる。

【図面の簡単な説明】

【図１】第１の実施例における絶縁ゲート型トランジス
タの説明図である。

【図２】第１の実施例の製造工程図である。

【図３】第２の実施例における絶縁ゲート型トランジス
タの説明図である。

【図４】第２の実施例の製造工程図である。

【符号の説明】

１ 絶縁ゲート型トランジス ２ 絶縁ゲート型トランジス １１ 半導体基体 １２ 第１のゲート絶縁膜 １３ 第２のゲート絶縁膜 １４ ゲート電極 １５ ソース・ドレイン領域 １６ ソース・ドレイン領域 ３１ 実効チャネル領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基体における実効チャネル領域が
   形成される上面に形成した第１のゲート絶縁膜と、 前記第１のゲート絶縁膜よりも膜厚が厚いもので、当該
   第１のゲート絶縁膜の両側に連続して形成した第２のゲ
   ート絶縁膜と、 前記第１，第２の絶縁膜を横切る状態に、当該第１，第
   ２のゲート絶縁膜上に形成したゲート電極と、 前記ゲート電極の両側における前記半導体基体の上層側
   に形成したソース・ドレイン領域とよりなることを特徴
   とする絶縁ゲート型トランジスタ。
2. 【請求項２】 請求項１記載の絶縁ゲート型トランジス
   タの製造方法であって、 半導体基体上に第２のゲート絶縁膜を形成する第１の工
   程と、 前記半導体基体に形成される実効チャネル領域上の前記
   第２のゲート絶縁膜を除去する第２の工程と、 前記半導体基体に形成される実効チャネル領域上に第１
   のゲート絶縁膜を前記第２のゲート絶縁膜に対して連続
   した状態に形成する第３の工程と、 前記第１，第２の絶縁膜を横切る状態に、当該第１，第
   ２のゲート絶縁膜上にゲート電極を形成する第４の工程
   と、 前記ゲート電極の両側における半導体基体の上層側にソ
   ース・ドレイン領域を形成する第５の工程を行うことを
   特徴とする絶縁ゲート型トランジスタの製造方法。
3. 【請求項３】 請求項２記載の絶縁ゲート型トランジス
   タの製造方法において、 前記第１の工程で、前記第２のゲート絶縁膜を酸化シリ
   コン膜と窒化シリコン膜と酸化シリコン膜とを積層して
   形成した後、 前記第２の工程以降の工程を行うことを特徴とする絶縁
   ゲート型トランジスタの製造方法。