JPH06204213A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06204213A JPH06204213A JP34785792A JP34785792A JPH06204213A JP H06204213 A JPH06204213 A JP H06204213A JP 34785792 A JP34785792 A JP 34785792A JP 34785792 A JP34785792 A JP 34785792A JP H06204213 A JPH06204213 A JP H06204213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- field oxide
- oxide film
- semiconductor device
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 リーク電流を低減し、素子分離能力の高いフ
ィールド酸化膜を提供する。 【構成】 フィールド酸化膜１２ａを形成した後、Ｓｉ
Ｏ2膜１４をＣＶＤ法にて堆積させ、レジストマスク１
５を形成してウェットエッチングを行なう。これによ
り、フィールド酸化膜１２ａ上のみにＳｉＯ2膜が残
る。実質膜厚が大きくなり素子分離能力が向上する。
ィールド酸化膜を提供する。 【構成】 フィールド酸化膜１２ａを形成した後、Ｓｉ
Ｏ2膜１４をＣＶＤ法にて堆積させ、レジストマスク１
５を形成してウェットエッチングを行なう。これによ
り、フィールド酸化膜１２ａ上のみにＳｉＯ2膜が残
る。実質膜厚が大きくなり素子分離能力が向上する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、例えば低電圧トランジスタと高耐圧トランジ
スタを混載する半導体集積回路の製造に利用することが
できる。
法に関し、例えば低電圧トランジスタと高耐圧トランジ
スタを混載する半導体集積回路の製造に利用することが
できる。
【０００２】
【従来の技術】従来、この種の技術としては、図６
（Ａ），（Ｂ）に示すような構造のフィールド酸化膜２
ａを形成する方法が知られている。この方法は、図６
（Ａ）に示すように、Ｓｉ基板１上のＳｉＯ2膜２上に
リソグラフィー技術及びエッチング技術を用いてＳｉ3
Ｎ4膜３のマスクを作る。
（Ａ），（Ｂ）に示すような構造のフィールド酸化膜２
ａを形成する方法が知られている。この方法は、図６
（Ａ）に示すように、Ｓｉ基板１上のＳｉＯ2膜２上に
リソグラフィー技術及びエッチング技術を用いてＳｉ3
Ｎ4膜３のマスクを作る。
【０００３】Ｓｉ3Ｎ4膜３で覆われた領域は、素子形成
領域となり、それ以外の部分はフィールド酸化膜となる
のであるが、フィールド部にＭＯＳ反転しないように、
Ｓｉ基板１と同じ伝導形の不純物イオンを打ち込んでチ
ャネルストッパ領域１ａを形成しておく。
領域となり、それ以外の部分はフィールド酸化膜となる
のであるが、フィールド部にＭＯＳ反転しないように、
Ｓｉ基板１と同じ伝導形の不純物イオンを打ち込んでチ
ャネルストッパ領域１ａを形成しておく。
【０００４】次いで、１０００〜１２００℃の水蒸気雰
囲気中でシリコン表面を酸化する。これにより、図６
（Ｂ）に示すように、露出したＳｉ表面領域には厚いフ
ィールド酸化膜２ａが、その膜厚の約半分がＳｉ基板内
に埋置されて形成される。
囲気中でシリコン表面を酸化する。これにより、図６
（Ｂ）に示すように、露出したＳｉ表面領域には厚いフ
ィールド酸化膜２ａが、その膜厚の約半分がＳｉ基板内
に埋置されて形成される。
【０００５】
【発明が解決しようとする課題】例えば低電圧トランジ
スタと耐圧３０Ｖ以上の高耐圧トランジスタを混載する
半導体装置にあっては、低電圧トランジスタ部には微細
な分離を必要とするためのＬＯＣＯＳ素子分離が必要で
ある。また高耐圧トランジスタ部には、高い素子分離能
力を必要とするため、フィールド酸化膜（ＬＯＣＯＳ）
の厚みは約６０００〜７０００Å以上のものが必要とさ
れる。
スタと耐圧３０Ｖ以上の高耐圧トランジスタを混載する
半導体装置にあっては、低電圧トランジスタ部には微細
な分離を必要とするためのＬＯＣＯＳ素子分離が必要で
ある。また高耐圧トランジスタ部には、高い素子分離能
力を必要とするため、フィールド酸化膜（ＬＯＣＯＳ）
の厚みは約６０００〜７０００Å以上のものが必要とさ
れる。
【０００６】しかしながら、素子分離能力を得るためフ
ィールド酸化膜を厚膜化することは、局所的酸化のスト
レスによるフィールド酸化膜下の結晶欠陥を誘起し、リ
ーク電流の増加につながる問題点を有している。また、
この場合、チャネルストッパ領域の不純物イオンを酸化
膜が吸収してしまう問題がある。一方、フィールド酸化
膜を厚膜化せずに、チャネルストッパ領域１ａの不純物
イオンのドーズ量を増した場合は、トランジスタの耐圧
劣化の問題や、イオン注入によって誘起される結晶欠陥
によるリーク電流増大の問題がある。さらに、フィール
ド酸化膜の厚膜化は、周辺部の段差角度を増大すること
となるため、例えばゲート電極パターニング工程でリソ
グラフィーにおけるハレーションを引き起こし、パター
ニング精度を劣化させる問題も生じる。
ィールド酸化膜を厚膜化することは、局所的酸化のスト
レスによるフィールド酸化膜下の結晶欠陥を誘起し、リ
ーク電流の増加につながる問題点を有している。また、
この場合、チャネルストッパ領域の不純物イオンを酸化
膜が吸収してしまう問題がある。一方、フィールド酸化
膜を厚膜化せずに、チャネルストッパ領域１ａの不純物
イオンのドーズ量を増した場合は、トランジスタの耐圧
劣化の問題や、イオン注入によって誘起される結晶欠陥
によるリーク電流増大の問題がある。さらに、フィール
ド酸化膜の厚膜化は、周辺部の段差角度を増大すること
となるため、例えばゲート電極パターニング工程でリソ
グラフィーにおけるハレーションを引き起こし、パター
ニング精度を劣化させる問題も生じる。
【０００７】本発明は、上記問題点に着目して創案され
たものであって、本発明の目的は、フィールド酸化膜部
分でのリーク電流を低減し、また異なる厚みのフィール
ド酸化膜を混在させることができる半導体装置及びその
製造方法を提供することにある。
たものであって、本発明の目的は、フィールド酸化膜部
分でのリーク電流を低減し、また異なる厚みのフィール
ド酸化膜を混在させることができる半導体装置及びその
製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本出願の請求項１記載の
発明は、半導体基板表面に形成されたフィールド酸化膜
上に絶縁膜が積層されていることを構成とする。
発明は、半導体基板表面に形成されたフィールド酸化膜
上に絶縁膜が積層されていることを構成とする。
【０００９】本出願の請求項２記載の発明は、半導体基
板表面にフィールド酸化膜を形成した後、ＣＶＤ法によ
り絶縁膜を堆積させ、その後フィールド酸化膜上に該絶
縁膜を残すエッチングを行なうことを構成とする。
板表面にフィールド酸化膜を形成した後、ＣＶＤ法によ
り絶縁膜を堆積させ、その後フィールド酸化膜上に該絶
縁膜を残すエッチングを行なうことを構成とする。
【００１０】本出願の請求項３記載の発明は、半導体基
板表面にフィールド酸化膜を形成した後、全面にポリシ
リコン膜を堆積させ、その後フィールド酸化膜上に該ポ
リシリコン膜を残すエッチングを行ない、次いでフィー
ルド酸化膜上のポリシリコン膜を酸化させることを構成
とする。
板表面にフィールド酸化膜を形成した後、全面にポリシ
リコン膜を堆積させ、その後フィールド酸化膜上に該ポ
リシリコン膜を残すエッチングを行ない、次いでフィー
ルド酸化膜上のポリシリコン膜を酸化させることを構成
とする。
【００１１】
【作用】本出願の請求項１〜３記載の発明は、フィール
ド酸化膜上に絶縁膜を堆積したことにより、高耐圧トラ
ンジスタ部における素子分離能力を高める作用を有す
る。熱酸化によって膨大となるフィールド酸化膜の膜厚
が小さくてすむため、フィールド酸化膜下に結晶欠陥が
生じるのを抑制することができる。また、フィールド酸
化膜自体の膜厚を小さくすることにより、例えばゲート
電極のパターニング時のハレーション発生を抑制する作
用がある。
ド酸化膜上に絶縁膜を堆積したことにより、高耐圧トラ
ンジスタ部における素子分離能力を高める作用を有す
る。熱酸化によって膨大となるフィールド酸化膜の膜厚
が小さくてすむため、フィールド酸化膜下に結晶欠陥が
生じるのを抑制することができる。また、フィールド酸
化膜自体の膜厚を小さくすることにより、例えばゲート
電極のパターニング時のハレーション発生を抑制する作
用がある。
【００１２】
【実施例】以下、本発明に係る半導体装置及び半導体装
置の製造方法の詳細を図面に示す実施例に基づいて説明
する。
置の製造方法の詳細を図面に示す実施例に基づいて説明
する。
【００１３】（実施例１）図１（Ａ）〜（Ｃ）及び図２
（Ａ）〜（Ｄ）は実施例１の工程を示す要部断面図であ
る。
（Ａ）〜（Ｄ）は実施例１の工程を示す要部断面図であ
る。
【００１４】本実施例は、素子分離能力を十分必要とす
るデバイス、例えば耐圧３０Ｖ以上の高耐圧トランジス
タを備える半導体装置に本発明を適用したものであり、
フィールド酸化膜による分離幅は数μｍのオーダであ
る。
るデバイス、例えば耐圧３０Ｖ以上の高耐圧トランジス
タを備える半導体装置に本発明を適用したものであり、
フィールド酸化膜による分離幅は数μｍのオーダであ
る。
【００１５】先ず、本実施例では、図１（Ａ）に示すよ
うに、Ｓｉ基板１１の表面を熱酸化してシリコン酸化膜
１２を形成し、全面にＳｉ3Ｎ4（シリコンナイトライ
ド）膜１３形成し、フィールド酸化膜形成領域のみを周
知の技術でエッチングしてＳｉ3Ｎ4膜１３で成る選択酸
化用マスクとする。その後、不純物イオン（例えばボロ
ン）を打込みチャネルストッパ領域１１ａを形成する。
うに、Ｓｉ基板１１の表面を熱酸化してシリコン酸化膜
１２を形成し、全面にＳｉ3Ｎ4（シリコンナイトライ
ド）膜１３形成し、フィールド酸化膜形成領域のみを周
知の技術でエッチングしてＳｉ3Ｎ4膜１３で成る選択酸
化用マスクとする。その後、不純物イオン（例えばボロ
ン）を打込みチャネルストッパ領域１１ａを形成する。
【００１６】次に、１０００〜１２００℃の水蒸気雰囲
気中で基板表面を酸化し、図１（Ｂ）に示すように、露
出した基板表面にフィールド酸化膜１２ａを比較的薄く
形成する。そして、このような選択酸化用マスクとして
用いられたＳｉ3Ｎ4膜を、図１（Ｃ）に示すように、エ
ッチングして除去する。その後、図２（Ａ）に示すよう
に、全面にＳｉＯ2膜１４をＣＶＤ法により所望の膜厚
に堆積させる。このようにＳｉＯ2膜１４をフィールド
酸化膜１２ａ上に積層したことにより、フィールド酸化
膜１２ａ自体は厚く形成されていなくとも、素子分離能
力を高めることかできる。また、フィールド酸化膜１２
ａの厚膜化を図らないため、結晶欠陥の発生を防止で
き、リーク電流を抑制することが可能となる。
気中で基板表面を酸化し、図１（Ｂ）に示すように、露
出した基板表面にフィールド酸化膜１２ａを比較的薄く
形成する。そして、このような選択酸化用マスクとして
用いられたＳｉ3Ｎ4膜を、図１（Ｃ）に示すように、エ
ッチングして除去する。その後、図２（Ａ）に示すよう
に、全面にＳｉＯ2膜１４をＣＶＤ法により所望の膜厚
に堆積させる。このようにＳｉＯ2膜１４をフィールド
酸化膜１２ａ上に積層したことにより、フィールド酸化
膜１２ａ自体は厚く形成されていなくとも、素子分離能
力を高めることかできる。また、フィールド酸化膜１２
ａの厚膜化を図らないため、結晶欠陥の発生を防止で
き、リーク電流を抑制することが可能となる。
【００１７】次に、ＳｉＯ2膜１４をフィールド酸化膜
１２ａ上のみに残すためのレジストマスク１５を、図２
（Ｂ）に示すように、リソグラフィー技術を用いて形成
する。そして、図２（Ｃ）に示すように、ウェットエッ
チングを行なった後、レジストマスク１５を除去するこ
とにより、図２（Ｄ）に示すように、フィールド酸化膜
１２ａ上にＳｉＯ2膜１４ａを残留させることができ
る。このＳｉＯ2膜１４ａは、ウェットエッチングによ
り側部がテーパ状の斜面となり、急峻な段差を形成しな
い。また、フィールド酸化膜１２ａ自体も厚くないた
め、段差が緩く、このためＳｉＯ2膜１４ａが積層され
た状態でのリソグラフィーにおけるハレーションの発生
は抑制される。
１２ａ上のみに残すためのレジストマスク１５を、図２
（Ｂ）に示すように、リソグラフィー技術を用いて形成
する。そして、図２（Ｃ）に示すように、ウェットエッ
チングを行なった後、レジストマスク１５を除去するこ
とにより、図２（Ｄ）に示すように、フィールド酸化膜
１２ａ上にＳｉＯ2膜１４ａを残留させることができ
る。このＳｉＯ2膜１４ａは、ウェットエッチングによ
り側部がテーパ状の斜面となり、急峻な段差を形成しな
い。また、フィールド酸化膜１２ａ自体も厚くないた
め、段差が緩く、このためＳｉＯ2膜１４ａが積層され
た状態でのリソグラフィーにおけるハレーションの発生
は抑制される。
【００１８】本実施例においては、フィールド領域の絶
縁膜が全体として厚く形成できる。そして、フィールド
酸化膜１２ａ自体の厚さは、比較的薄くすることができ
るため、チャネルストッパ領域の不純物イオンを吸収す
ることがなく、また、Ｓｉ基板１１に結晶欠陥を誘起す
ることがなく、良好な素子分離能力を有する半導体装置
が実現できる。
縁膜が全体として厚く形成できる。そして、フィールド
酸化膜１２ａ自体の厚さは、比較的薄くすることができ
るため、チャネルストッパ領域の不純物イオンを吸収す
ることがなく、また、Ｓｉ基板１１に結晶欠陥を誘起す
ることがなく、良好な素子分離能力を有する半導体装置
が実現できる。
【００１９】（実施例２）図３（Ａ）〜（Ｃ）及び図４
（Ａ）〜（Ｄ）は、本発明の実施例２の工程を示す要部
断面図である。
（Ａ）〜（Ｄ）は、本発明の実施例２の工程を示す要部
断面図である。
【００２０】本実施例は、上記実施例１と同様に、図３
（Ａ）及び（Ｂ）に示すように、Ｓｉ3Ｎ4膜１３をマス
クとしてフィールド酸化膜１２ａを選択酸化して形成し
た後、図３（Ｃ）に示すように全面にポリシリコン膜１
６をＣＶＤ法により堆積させる。次に、ポリシリコン膜
１６をフィールド酸化膜１２ａ上のみに残すためのレジ
ストマスク１５をリソグラフィー技術にて形成する。次
いで、反応性イオンエッチング（ＲＩＥ）を行なって、
図４（Ａ）に示すように、ポリシリコン膜１６ａをフィ
ールド酸化膜１２ａ上に残し、図４（Ｂ）に示すように
レジストマスク１５を除去する。
（Ａ）及び（Ｂ）に示すように、Ｓｉ3Ｎ4膜１３をマス
クとしてフィールド酸化膜１２ａを選択酸化して形成し
た後、図３（Ｃ）に示すように全面にポリシリコン膜１
６をＣＶＤ法により堆積させる。次に、ポリシリコン膜
１６をフィールド酸化膜１２ａ上のみに残すためのレジ
ストマスク１５をリソグラフィー技術にて形成する。次
いで、反応性イオンエッチング（ＲＩＥ）を行なって、
図４（Ａ）に示すように、ポリシリコン膜１６ａをフィ
ールド酸化膜１２ａ上に残し、図４（Ｂ）に示すように
レジストマスク１５を除去する。
【００２１】次に、酸化処理を行なって、図４（Ｃ）に
示すように、ポリシリコン膜１６ａをＳｉＯ2膜１７に
変える。その後、Ｓｉ3Ｎ4膜１３をエッチングして除去
する。
示すように、ポリシリコン膜１６ａをＳｉＯ2膜１７に
変える。その後、Ｓｉ3Ｎ4膜１３をエッチングして除去
する。
【００２２】本実施例においても、上記実施例１と同様
にリーク電流を抑制すると共に、良好な素子分離能力を
達成することができる。
にリーク電流を抑制すると共に、良好な素子分離能力を
達成することができる。
【００２３】（実施例３）図５（Ａ）〜（Ｃ）は、本発
明の実施例３を示している。
明の実施例３を示している。
【００２４】本実施例は、リフトオフ法を用いてフィー
ルド酸化膜上に絶縁膜を形成する例である。
ルド酸化膜上に絶縁膜を形成する例である。
【００２５】本実施例は、フィールド酸化膜１２ａを形
成して、Ｓｉ3Ｎ4膜を除去した後、図５（Ａ）に示すよ
うに、レジスト１８をパターニングし、次に、図５
（Ｂ）に示すように、ＳｉＯ2膜１９をＣＶＤ法にて堆
積させる。このようにして、フィールド酸化膜１２ａ上
にＳｉＯ2膜１９を所望の膜厚に堆積させた後、レジス
トリフトオフを行ないフィールド酸化膜１２ａ上以外の
ＳｉＯ2膜１９を除去する。
成して、Ｓｉ3Ｎ4膜を除去した後、図５（Ａ）に示すよ
うに、レジスト１８をパターニングし、次に、図５
（Ｂ）に示すように、ＳｉＯ2膜１９をＣＶＤ法にて堆
積させる。このようにして、フィールド酸化膜１２ａ上
にＳｉＯ2膜１９を所望の膜厚に堆積させた後、レジス
トリフトオフを行ないフィールド酸化膜１２ａ上以外の
ＳｉＯ2膜１９を除去する。
【００２６】本実施例は、リフトオフ法によりＳｉＯ2
膜を形成したため、ＳｉＯ2膜のパターニングにエッチ
ングが不要となり、プロセスを簡略化することが可能と
なる。
膜を形成したため、ＳｉＯ2膜のパターニングにエッチ
ングが不要となり、プロセスを簡略化することが可能と
なる。
【００２７】以上、実施例１〜３について説明したが、
本発明は、これらに限定されるものではなく、構成の要
旨の範囲に基づく各種の変更が可能である。例えば、上
記実施例においては、フィールド酸化膜上に積層した絶
縁膜は、ＳｉＯ2膜であったが、他の絶縁膜を用いても
勿論よい。
本発明は、これらに限定されるものではなく、構成の要
旨の範囲に基づく各種の変更が可能である。例えば、上
記実施例においては、フィールド酸化膜上に積層した絶
縁膜は、ＳｉＯ2膜であったが、他の絶縁膜を用いても
勿論よい。
【００２８】また、上記各実施例においては、チャネル
ストッパ領域をフィールド酸化膜形成前に形成したが、
後に形成しても勿論よい。
ストッパ領域をフィールド酸化膜形成前に形成したが、
後に形成しても勿論よい。
【００２９】
【発明の効果】本出願の請求項１〜３記載の発明によれ
ば、フィールド酸化膜の実質の厚さを厚くして素子分離
能力を高める効果がある。
ば、フィールド酸化膜の実質の厚さを厚くして素子分離
能力を高める効果がある。
【００３０】また、フィールド酸化に起因する結晶欠陥
の発生を防止して、リーク電流を低減する効果がある。
の発生を防止して、リーク電流を低減する効果がある。
【００３１】さらに、フィールド酸化膜上の絶縁膜は、
チップ内で任意に残すことができるため、異なった厚み
のフィールド酸化膜を混在させることができる。即ち、
例えば低電圧トランジスタと高耐圧トランジスタを同一
チップ内に収めることが可能となる。
チップ内で任意に残すことができるため、異なった厚み
のフィールド酸化膜を混在させることができる。即ち、
例えば低電圧トランジスタと高耐圧トランジスタを同一
チップ内に収めることが可能となる。
【００３２】さらにまた、フィールド酸化膜の端部より
フィールド側に絶縁膜をよせて積層することにより、素
子形成領域との段差が急峻となるのを緩和して、リソグ
ラフィー工程におけるハレーションの影響を少なくでき
る効果がある。
フィールド側に絶縁膜をよせて積層することにより、素
子形成領域との段差が急峻となるのを緩和して、リソグ
ラフィー工程におけるハレーションの影響を少なくでき
る効果がある。
【図１】（Ａ）〜（Ｃ）は実施例１の工程を示す要部断
面図。
面図。
【図２】（Ａ）〜（Ｄ）は実施例１の工程を示す要分離
断面図。
断面図。
【図３】（Ａ）〜（Ｃ）は実施例２の工程を示す要部断
面図。
面図。
【図４】（Ａ）〜（Ｄ）は実施例２の工程を示す要部断
面図。
面図。
【図５】（Ａ）〜（Ｃ）は実施例３の工程を示す要部断
面図。
面図。
【図６】（Ａ）及び（Ｂ）は従来の工程を示す要部断面
図。
図。
１１…Ｓｉ基板 １１ａ…チャネルストッパ領域 １２…シリコン酸化膜 １２ａ…フィールド酸化膜 １３…Ｓｉ3Ｎ4膜 １４，１４ａ…ＳｉＯ2膜 １６…ポリシリコン膜 １７…ＳｉＯ2膜 １８…レジスト １９…ＳｉＯ2膜
Claims (3)
- 【請求項１】 半導体基板表面に形成されたフィールド
酸化膜上に絶縁膜が積層されていることを特徴とする半
導体装置。 - 【請求項２】 半導体基板表面にフィールド酸化膜を形
成した後、ＣＶＤ法により絶縁膜を堆積させ、その後フ
ィールド酸化膜上に該絶縁膜を残すエッチングを行なう
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 半導体基板表面にフィールド酸化膜を形
成した後、全面にポリシリコン膜を堆積させ、その後フ
ィールド酸化膜上に該ポリシリコン膜を残すエッチング
を行ない、次いでフィールド酸化膜上のポリシリコン膜
を酸化させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34785792A JPH06204213A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34785792A JPH06204213A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204213A true JPH06204213A (ja) | 1994-07-22 |
Family
ID=18393076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34785792A Pending JPH06204213A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204213A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909629A (en) * | 1995-06-27 | 1999-06-01 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate |
| US6562713B1 (en) | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
| US6642147B2 (en) | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
-
1992
- 1992-12-28 JP JP34785792A patent/JPH06204213A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5909629A (en) * | 1995-06-27 | 1999-06-01 | Micron Technology, Inc. | Semiconductor processing method of forming field oxide regions on a semiconductor substrate |
| US6642147B2 (en) | 2001-08-23 | 2003-11-04 | International Business Machines Corporation | Method of making thermally stable planarizing films |
| US6562713B1 (en) | 2002-02-19 | 2003-05-13 | International Business Machines Corporation | Method of protecting semiconductor areas while exposing a gate |
| JP2012142560A (ja) * | 2010-12-15 | 2012-07-26 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003318405A (ja) | 半導体装置およびその製造方法 | |
| JP2002313905A (ja) | 半導体装置の製造方法 | |
| JPH07193121A (ja) | 半導体装置の製造方法 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JPS61247051A (ja) | 半導体装置の製造方法 | |
| JPH06204213A (ja) | 半導体装置及びその製造方法 | |
| JPH0231464A (ja) | 半導体装置 | |
| JPS60258957A (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPH05299497A (ja) | 半導体装置およびその製造方法 | |
| JPH07122737A (ja) | 半導体装置及びその製造方法 | |
| JPH08330578A (ja) | 電界効果型高耐圧トランジスタ及びその製造方法 | |
| JP3478497B2 (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH05129335A (ja) | 縦型トランジスタの製造方法 | |
| JPH03101252A (ja) | 素子分離方法 | |
| JPH06267972A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2004128401A (ja) | 半導体装置及びその製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JP2920937B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH06268225A (ja) | 半導体装置 | |
| JPH05136123A (ja) | 素子分離方法 | |
| JPH09321283A (ja) | 半導体装置およびその製造方法 | |
| JP2003203988A (ja) | 半導体装置の製造方法 | |
| JPH0691155B2 (ja) | 半導体装置の製造方法 |