JPH03161977A - 薄膜半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜半導体装置及びその製造方法に関する。

［従来の技術］ 近年、大型で高解像度のアクティブマトリクス液晶表示
パネル、高速で高解像度の密着型イメージセンサ、３次
元ＩＣ等への実現に向けて、ガラス、石英等の絶縁性非
晶質基板や、Ｓｉ０２等の絶縁性非晶買層上に、高性能
な半導体素子を形成する試みがなされている。特に、大
型の液晶表示パネル等に於いては、低コストの要求を満
たすために、安価な低融点ガラス基板上に薄膜トランジ
スタ（ＴＰＴ）を形成することが必須の要求になりつつ
ある。従来は、低融点ガラス上に形成するＴＰＴの活性
層に、例えば　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ
Ｐｈｙｓｉｃｓ　Ｖｏｌ．６５（１０）　ｐ．３９５１
（１９８９）等ニミラレルように、非晶質Ｓｉ（ａ−Ｓ
ｉ）を用いたもの、Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｅｌｅｃ
ｔｒｏｎｉｃｓ　Ｖｏｌ．３２　（５）　ｐ．３９１　
（１９８９）、ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉ
ｃｅ　Ｌｅｔｔｅｒｓ　Ｖｏｌ．１０　（３）ｐ．１２
３　（１９８９）、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎ
ｓ　ｏｎ　Ｅｌｅｃ−ｔｒｏｎ　Ｄｅｖｉｃｅｓ，　Ｖ
ｏｌ．３６　（３）　ｐ．　５２９　（１９８９）等に
みられるように、多結晶Ｓｉ　（ｐｏｌｙ−Ｓｉ）を用
いたものがある。またゲート電極には上記公知例に見ら
れるＭｏや、そのほかＣｒ，ＡＩ、Ｔｉ、ｐｔ、等の金
属電極を用いたもの、不純物をドーブした多結晶Ｓｉを
用いたもの等がある。

［発明が解決しようとする課Ｉｉ１ しかし、ＴＰＴの活性層をａ−Ｓｉで作製すると、ａ−
Ｓｉ中の電界効果移動度が小さいため、最近開発が盛ん
になってきた高品位ＴＶ　（ＨＩ）ＴＶ）への応用を考
えるときわめて不十分な性能であった．この点を解決す
るため、ＴＰＴの活性層をａ−Ｓｉではなく減圧化学気
相成長法（ＬＰＣＶＤ）で成膜した多結晶Ｓｉや、ａ−
Ｓｉをアニールして固相或畏させることにより大粒径化
したｐｏｌｙ−Ｓｉで作製し、ＴＰＴの高性能化をはか
る試みがある。ＴＰＴのゲート電極には通常高漬度に不
純物をドーブしたｎ型ｐｏｌｙ−Ｓｉを用いてきた。こ
れは、ｐｏｌｙ−Ｓｉが高性能ＴＰＴの作成に必要な６
００゜Ｃ以上の高温に耐えるということと、ｐｏｌｙ−
ＳｉをＰＣ１０３ガス中で加熱するという拡散法で比較
的容易に低抵抗のｎ型ｐｏｌｙ−Ｓｉゲート電極が作成
できるためである。一方、ＴＰＴの高性能化を図るため
、Ｈ２プラズマ等による水素化をＴＰＴに施し、チャネ
ルの結晶粒界のトラップ準位を低減させる方法が一般的
に知られている。この場合、ゲート電極をｎ型ｐｏｌｙ
−Ｓｉで作成すると、水素化したノンドープｐｏｌｙ−
ｓｉがｎ型寄りの性質を示すため、ＴＰＴのしきい電圧
Ｖｔｈが、特にｎチャネルＴＰＴの場合で−ＩＶ程度に
シフトするという問題点があった。この特性シフトの問
題は、ｎチャネルＴＰＴではＯＦＦ電流の増大となって
現れる。この問題を解決するため従来は、ＴＰＴのチャ
ネルｐｏｌｙ−Ｓｉに微量のホウ素をドーピングする、
いわゆるチャネルドーピング法でｐｏｌｙ−Ｓｉをｐ型
寄りにする方法が取られていた。

しかし、チャネルドーピングをイオン打ち込み法で行う
場合はドーピング量の制御が難しく、工程も１工程分増
加し複雑化するという問題点があった。本発明は以上の
問題点を解決するもので、その目的は良好な特性を示す
ＴＰＴ、及びその製造方法を提供することにある。

［課題を解決するための手段］ 本発明の薄膜半導体装置は、 （１）電界効果トランジスタのゲート電極がｐ型半導体
で形成されることを特徴とする。

（２〉電界効果トランジスタのゲート電極中に粒径が１
μｍ以上の結晶粒を少なくとも含むことを特徴とする． 本発明の薄膜半導体装置の製造方法は、（３）基板上に
不純物を含む非晶質半導体薄膜を形成する工程と、該薄
膜をパタニングする工程と、該薄膜をアニールして薄膜
中の結晶粒を大粒径化させる工程を少なくとも含むこと
を特長とする． ［実施例］ 以下、第１図をもとに本発明の半導体装置の製造方法を
通して実施例を説明する。本実施例では非晶質半導体の
例にａ−Ｓｉを用いて説明するが、非晶質Ｇｅ、非晶質
ＳｉＧｅ等でも同様に適用できる． まず、石英基板上１００にプラズマ化学気相或長法（Ｐ
　ＣＶＤ　）またはＬＰＣＶＤ法により、非晶質または
多結晶Ｓｉ薄膜を約ｌ０００〜１５００Ａ成膜する。こ
のＳｉ薄膜をＴＰＴのチャネル領域１０１のパタンにエ
ッチングした後、必要ならば固相成長、レーザーアニー
リング等の手段により大粒径化する（第１図（ａ））。

大粒径化はパタニング前に行ってもよい。次に熱酸化ま
たはスバッタ法等により、Ｓｉｌｌｉ上にゲート絶縁膜
のＳｉＯｚ１０２を約３００〜５００人形成する。

コ（７）　Ｓ　ｉＯ　Ｐ上ニＰ　Ｃ　Ｖ　Ｄ法、μ波プ
ラズマＣｖＤ法（ＥＣＲ　　ＰＣＶＤ）、スバッタ法、
多結晶Ｓｉ薄膜中へのＳｉイオンインブランテーション
法等の手段によって、ｐ型ａ−Ｓｉｌ０３を約３０００
〜７０００人成膜する（第１図（ｂ））。本実施例では
ＰＣＶＤ法を例に取って説明する。ＰＣＶＤ法の成膜ガ
スはＳｉＨａ、Ｈ２ガスを用い、ドーピングガスにはＢ
２Ｈ６ガスを用いた。基板温度は１８０〜２５０℃、内
圧は０．８Ｔｏｒｒで、１３．５６ＭＨｚのｒｆ電源を
用いた。Ｂ２Ｈａ、Ｓ　ｉ　Ｈ　ａの流量比は［　Ｂ２
Ｈ６］　／　［　Ｓ　ｉ　Ｈ４］　＝　３ＸＩＯ−’〜
３Ｘ１０−２となるように設定した。ａ一Ｓｉ成膜後、
ａ−Ｓｉを非晶質ゲート電極１０４の形にパタニングす
る（第１図（Ｃ））。この状態の基板を４　５　０　’
Ｃで３０ｍｉｎ．Ｎ２でブリアニールしてａ−Ｓｉ中に
含まれるＨ２を脱離させる。

これは、Ｈ２がａ−Ｓｉ中に含まれたまま固相成長アニ
ールを行うと、Ｈ２が抜けた部分が空孔となり、多孔質
の膜になってしまうのを防ぐ目的である。

ＰＣＶＤ法を用いる場合、成膜ガスにＨｅガスを用いて
希釈を行うと、ａ−Ｓｉ中に取り込まれる水素量を減ら
すことができるという利点があるので望ましい。　　こ
の後、固相或長アニール工程に移る。アニール条件はＮ
２ガス中、５５０〜６５０℃の温度で４〜７２時間であ
る。この固相成長アニールによって、ａ−Ｓｉは多結晶
化し、ゲート電極中のＳｉグレイン平均粒径は約１〜３
μｍまでになり、５μｍ以上の粒径をしめずグレインも
多数現れる。ここでｐ″ｐｏｌｙ−Ｓｉゲート電極がで
きる。アニールはＮ２アニールに限ることはなく、レー
ザービームアニール、ハロゲンランプアニール等でもよ
い。レーザービーム、ハロゲンランプを用いる場合は、
Ｎ２アニールに比べてアニル時間を短縮できる。アニー
ル工程時にはａ−Ｓ土成膜時に混入させたＢ原子も同時
に活性化される。この結果、多結晶ゲート電極１０５の
抵抗率は、　ｐ”ｐｏｌｙ−Ｓｉで１〜３ｘｌＯ−３Ω
−ｃｍとなり、通常のＬＰＣＶＤで或膜した平均粒径３
０００Ａ以下で粒径１μｍ以上の結晶粒を全く含まない
多結晶Ｓｉを用いたｎ型ドープトゲート電極の抵抗半　
２．５ｘｌＯ−’Ω・Ｃｍと比較すると、ほぼ同程度の
抵抗率が得られる。次に、ｎチャネルＴＰＴの場合はＰ
０イオンを、ｐチャネルＴＰＴの場合はＢ３イオンをゲ
ート電極をマスクとしてイオンインブランテーションし
、ソース領域１０７及びドレイン領域１０６を形成する
。この後ソース、　ドレイン領域の活性化を目的として
、９００°Ｃ以上でＮ２アニールを施す（第１図（ｄ）
）。

この活性化アニールにより、ゲート電極１０５中のＢ原
子の完全な活性化と結晶化率の増大も同時に達成され、
ゲート電極の抵抗率はＩＸＩＯ−３Ω・ｃｍ以下まで下
がる。ゲート電極用ａ−Ｓｉの成膜はＥＣＲ　　ＰＣＶ
Ｄで成膜するのも好適である。ＥＣＲ　　ＰＣＶＤで成
膜したａ−Ｓｉは、膜中の水素含有量を減らすことがで
きるので、Ｈ２脱離のためのブリアニールが省略できる
という利点がある。または、Ｊｏｕｒｎａｌ　ｏｆ　Ｎ
ｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ　Ｓｏ１ｉｄｓ　ｖｏ１
．１０７　ｐ．２９５　（１９８９）等にみられるよう
に、遠隔プラズマＣＶＤ法を用いて基板温度３７０℃以
上でａ−Ｓｉを成膜してもよい。この方法によれば、ａ
−Ｓｉ中に含まれるＨ２をほぼ完全にゼロにできるので
、固相成長には更に好適である。いずれの場合もドーピ
ングガスはＰＣＶＤと同様にＢ　２　Ｈ　ｅでよい。

ついでこの上部にＬＰＣＶＤ法により、層間絶縁膜のＳ
ｉ０２１０８を約８０００Ａ成膜する（第１図（ｅ））
。層間絶縁膜には窒化Ｓｉ膜等でもよい．この段階で水
素プラズマ法、水素イオン注入法、あるいはプラズマ窒
化膜からの水素の拡散法等の方法で水素イオンを活性層
中に導入すると、ゲート絶縁膜／　Ｓ　ｉ界面や結晶粒
界等に存在する−９− ダングリングボンドが終端化され、欠陥準位密度が減る
効果がある。このような水素化工程は層間絶縁膜を積層
する前に行ってもよい。

最後にソース、　ドレインのコンタクトホールを空けて
配線材の金属膜（Ａｌ等）を約８０００人スパッタ法で
成膜し、ソース電極１１０、　ドレイン電極１０９を或
膜、パタニングしてＴＰＴの完成となる（第１図（ｆ）
）。以上説明は石英基板の様な非晶貿基板を例に取って
行ってきたが、基板はサファイア、ＣａＦ２等の結晶性
基板でももちろん良い。

第２図にｎチャネルＴ　Ｐ　Ｔ，　　第３図にｐチャネ
ルＴＰＴのゲート電圧−ドレイン電流特性をそれぞれ示
す。ｐ型ｐｏｌｙ−Ｓｉをゲート電極に用いた場合には
、ゲート電極／絶縁膜／半導体の構造に於てフラットバ
ンド状態を形成するための電圧が、ｎ型ｐｏｌｙ−Ｓｉ
ゲートの場合よりもＩＶ程高くなる。一方、通常の水素
化ノンドープｐｏ１ｙ−Ｓｉは僅かにｎ型寄りの性質を
示すことが知られている。このため、ｎチャネルＴＰＴ
で、−１０＝ ｎ型ｐｏｌｙ−Ｓｉゲート電極を用いた場合はＴＰＴの
しきい電圧Ｖｔｈが−ＩＶ程度を示していた（第２図、
２００）のがｐ型ｐｏｌｙ−Ｓｉゲート電極を用いた場
合はプラス方向にシフトしてＯＶ付近に来る（第２図、
２０１）。また、ｐチャネルＴＰＴではｎチャネルに比
べてＶｔｈのシフトは起こりにくく、ｐ型ｐｏｌｙ−Ｓ
ｉゲートを用いてもＯＦＦ電流の増大は問題にならず十
分な特性が得られる（第３図、３００）。このように、
ｐ型ｐｏｌｙ−Ｓｉゲート電極を用いれば、工程数の増
加を伴わすｐチャネル、ｎチャネル双方共に良好なＴＰ
Ｔ特性が得られる。このため、従来のＴＰＴで必要だっ
たチャネルドーピング工程が不用になるという利点が生
まれる。

［発明の効果］ 本発明の半導体装置及びその製造方法によれば、工程数
を増やすことなく従来問題となっていたＴＰＴ特性のシ
フトを抑えることができ、チャネルドーピングの工程を
省略できる。また、このような方法によりゲート電極の
抵抗率を下げられるの１１一 で、例えばアクテイヴマトリクスＴＰＴ大型液晶パネル
のような、ゲート配線抵抗を下げることが必須のものに
対して大きな効果がある。このため、ＴＰＴ液晶パネル
のＨＤＴＶ等への応用も容易となる。

また、走査回路と光電変換素子とを同一基板上に集積化
した密着型イメージセンサに本発明を応用した場合には
、読み取り速度の高速化、高解像化、高階調化に大きな
効果がある。またゲート配線の低減効果により密着型イ
メージセンサの長尺化が可能となりイメージセンサの大
型化に大きな効果がある。同様に、ＴＰＴ駆動液晶シャ
ツタアレイ、ＴＰＴ駆動サーマルヘッド等への応用もま
た可能である。また、ＴＰＴへの応用ばかりでなく、３
次元Ｓ○工素子等への応用も可能である。

【図面の簡単な説明】

第１図は本発明の薄膜半導体装置の製造工程を示す図。 第２図は本発明、及び従来のｎチャネル薄膜トランジス
タのゲート電圧一ドレイン電流特性を示す一１２ー 第３図は本発明のｐチャネル薄膜トランジスタのゲート
電圧一ドレイン電流特性を示す図。 １００・・・・・・・・・石英基板 １０１・・・・・・・・・チャネル領域１０２・・・・
・・・・・ゲート絶縁膜１０３・・・・・・・・・ｐ型
非晶質Ｓｉ１０４・・・・・・・・・非晶質ゲート電極
１０５・・・・・・・・・多結晶ゲート電極１０６・・
・・・・・・・ドレイン電極１０７・・・・・・・・・
ソース電極 １０８・・・・・・・・・層間絶縁膜 １０９・・・・・・・・・ドレイン領域１１０・・・・
・・・・・ソース領域 ２００・・・・・・・・・ｎ型ゲートｎチャネルＴＰＴ
特性曲線 ２０１・・・・・・・・・ｐ型ゲートｎチャネルＴＰＴ
特性曲線 ３００・・・・・・・・・ｐ型ゲートｐチャネルＴＰＴ
特性曲線 一１３− 第１ 図 ゲート電圧（Ｖ）

Claims (3)

【特許請求の範囲】
1. （１）電界効果トランジスタのゲート電極がｐ型半導体
   で形成されることを特徴とする薄膜半導体装置。
2. （２）電界効果トランジスタのゲート電極中に粒径が１
   μｍ以上の結晶粒を少なくとも含むことを特徴とする請
   求項１記載の薄膜半導体装置。
3. （３）基板上に不純物を含む非晶質半導体薄膜を形成す
   る工程と、該薄膜をパタニングする工程と、該薄膜をア
   ニールして薄膜中の結晶粒を大粒径化させる工程を少な
   くとも含むことを特長とする薄膜半導体装置の製造方法
   。