JPH01149479A - 薄膜半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質性絶縁層、半導体層、保護層等からなる
薄膜半導体素子に関するものである。

〔従来の技術〕

近年、ガラス等に基板上に非晶質シリコン等の半導体層
、絶縁膜等を積層して形成されるトランジスタ（Ｔｈｉ
ｎ　Ｆｉｌ＋＋＋　Ｔｒａｎｓｉｓｔｏｒ）等の薄膜半
導体素子が実用化されている。この種の薄膜半導体素子
は、アクティブマトリックス型液晶デイスプレィの駆動
素子として好適である。アクティブマトリックス型液晶
デイスプレィでは、各画素夫々を独立駆動して表示制御
するので、各画素夫々を比較的大電力にて駆動でき、画
素のコントラスト比が大きくなるので美しい画面表示が
可能である。

そして特にアクティブマトリックス型液晶デイスプレィ
の駆動素子として、低コストにて製作できるという利点
を有するアモルファスシリコン（ａ−Ｓｉ）　゛を使用
した薄膜トランジスタ（以下ａ−５ｔ　ＴＦＴという）
が利用されている。

第３図は従来のａ−Ｓｉ　ＴＦＴの１素子の断面構造図
であり、図中１はガラス基板、２はガラス基板１上にパ
ターン形成されたゲート電極を示す。ゲート電極２表面
を含んでガラス基板１上面には、ＳｉＮｘまたはＳｉＯ
ｘ等からなる絶縁ｒＰＪ、３．　ａ−５ｉ：Ｈ（水素原
子が添加されたアモルファスシリコン）半導体層４．ｎ
”　ａ−５ｉ：Ｈオーミックコンタクト層５がこの順に
積層形成されており、オーミックコンタクト層５はゲー
ト電極２上の部分が欠除されている。またオーミックコ
ンタクト層５の上面には、適宜幅のギャップ（このギャ
ップ間に後述する保護膜６が位置している）を隔てて、
何れもＣｒ／Ａ１層からなるドレイン電極７及びソース
電極８が形成されている。更に、オーミックコンタクト
層５が欠除している半導体層４の上面、ドレイン電極７
及びソース電極８の上面には、ＳｉＮ膜からなる保護膜
６が積層されている。

このような構造のａ−Ｓｉ　ＴＦＴにおいて、ゲート電
極２に正のバイアス（ゲート電圧）を印加することによ
り、半導体層４に誘起されたキャリアは、ソース・ドレ
イン電極に印加されるドレイン電圧によって、ドレイン
電流としてドレイン電極７またはソース電極８へ流れ込
む。このドレイン電流により、液晶層に電界が印加され
て各画素が駆動される。従って、各画素を高いコントラ
スト比にて駆動制御するためには、ａ−５ｉ　ＴＦＴの
性能及び安定性の向上が重要である。

〔発明が解決しようとする問題点〕

ところでａ−５ｉ　ＴＦＴの性能及び安定性の向上、つ
まりドレイン電流のドリフト特性向上には絶縁膜３の膜
質、半導体層４の膜質または絶縁膜３と半導体層４との
界面特性が重要であることは勿論であるが、これら以外
に保護膜６の改質がａ−Ｓｉ　ＴＦＴの性能及び安定性
の向上に影響を及ぼすことが知られている。

保護膜の絶縁性が良好でない場合には、ソース・ドレイ
ン電極間におけるリーク電流が増大し、高Ｓ／Ｎ比にて
駆動しない。また保護膜の作製条　　、件が適切でない
場合には、保護膜に正の膜中固定電荷が多数存在するこ
とにより、半導体層中に誘起されたキャリア電子が静電
的に保護膜側へ引きつけられ、絶縁膜と半導体層との界
面に沿って流れるキャリアの走行性が妨げられ、電界効
果移動度が低下する結果となる。更に、絶縁膜界面への
キャリア注入によりしきい値電圧が変動することも考え
られる。

通常のａ−５ｉ　ＴＦＴではプラズマＣＶ［ｌ装置を用
いてグロー放電分解法により、連続的に異なった膜の形
成を行い、保護膜は絶縁膜と同材質のＳｉＮ膜を用いる
ことが多い。保護膜は他の膜と異なり、その膜厚が１μ
ｍ程度であり、また最後に積層形成するので、プラズマ
ＣＶＤ方法にて、絶縁膜と同一の基板温度で長時間の薄
膜形成を行う場合には、保護膜下部の薄膜間においてド
ーパント、水素の拡散、膜の劣化等が生じ、ａ−Ｓｔ　
ＴＰＴの特性が低下することがある。また、下地の薄膜
の劣化を防止すべく、低温にて保護膜を形成する場合に
は、膜中固定電荷密度が増加し、電界効果移動度が低下
する等の前述したような問題点が発生する。

従ってａ−Ｓｔ　ＴＦＴの保護膜として、リーク電流が
少なくて絶縁性が良好であり、しかも固定電荷密度が低
い特性を有するものを使用することが必要である。

本発明はかかる事情に鑑みてなされたものであ　□す、
保護層は、形成される際の基板温度が異なる複数の層か
ら構成されることにより、低リーク電流の保護層が形成
され、上述したような熱的劣化が防止され、この結果、
安定性、信頼性において優れている薄膜半導体素子を提
供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る薄膜半導体素子は、絶縁性基板上に非晶質
性絶縁層、半導体層、オーミックコンタクト層及び保護
層がこの順に積層形成されている薄膜半導体素子におい
て、前記保護層は同一の材質からなる複数の層を有し、
該複数の層は各別に異なった基板温度にて積層形成され
ていることを特徴とする。

〔作用〕

本発明の薄膜半導体素子にあっては、形成される際の基
板温度が異なっている複数の層により保護膜が構成され
ているので、固定電荷密度が低くなる。そうすると電界
効果移動度が降下しない。

〔実施例〕

以下本発明をその実施例を示す図面に基づき具体的に説
明する。第１図は本発明に係る薄膜半導体素子の断面構
造図であり、図中１はガラス基板を示す。ガラス基板ｌ
上面にはＣｒからなるゲート電極２がパターン形成され
ている。ゲート電極２の層厚は３００人〜３０００人と
し、より望ましくは５００人〜１５００人とする。なお
ゲート電極２はＭｏ、　Ｔａ。

ＡＩまたはＮｉ−Ｃｒ等から形成されてもよい。ゲート
電極２表面を含んでガラス基板１上面には、ＳｉＮｘか
らなる絶縁膜３が形成されている。絶縁膜３の膜厚は５
００人〜５０００人とし、より望ましくは１０００人〜
３０００人とする。なお絶縁膜３はＳｉｎ、　ＳｉＯｘ
Ｎｙまたはこれらの積層体等から形成されてもよい。ま
た絶縁膜３上面にはａ−Ｓｉ　：　ｆｌｌ半体体層４積
層形成されている。ａ−Ｓｉ　：　Ｈ半導体層４の層厚
は、ＴＰＴのオフ電流及び光照射時の電流量に大きく影
響するが、通常は２００人〜４０００人とし、より望ま
しくは５００人〜３０００人とし、暗比抵抗が１０９〜
１０１Ω・口である。

ａ−Ｓｉ　：　Ｈ半導体層４の上面には、ゲート電極２
が形成されている部分を除いて、ｎ”　ａ−５ｔ　：　
Ｈオーミックコンタクト層５が積層形成されている。

ｎ”　ａ−Ｓｉ　：　Ｈオーミックコンタクト層５０層
厚は、通常は１００人〜１０００人とし、より望ましく
は１００人〜５００人とする。またｎ”ａ−５ｔ：Ｈオ
ーミンクコンタクト層５の電気的特性は、暗比抵抗が１
０５Ω・Ｃ１１〜１０Ω・備であり、より望ましくは１
０４　Ω・口〜１０”Ω・口とし、また活性化エネルギ
は０．４ｅＶ〜０、１ｅＶであり、より望ましくは０．
３ｅＶ＝　０．２ｅＶとする。またオーミックコンタク
ト層５の上面には、適宜幅のギャップ（このギャップ間
に後述する第１の保護膜６ａが位置している）を隔てて
、何れもＣｒ膜とＡＩ膜との積層構造からなるドレイン
電極７及びソース電極８が形成されている。Ｃｒ膜の膜
厚は１００人〜１０００人、より望ましくは２００人〜
５００人とし、ＡＩ膜の膜厚は２０００人〜２μｍ、よ
り望ましくは５０００人〜１．５μｍとする。

オーミックコンタクト層５が形成されていない部分のａ
−５ｔ　：　Ｈ半導体Ｎ４の上面には、保護膜６の下層
をなす第１の保護膜６ａが形成され、またこの第１の保
護膜６ａ＋　　ドレイン電極７及びソース電極８の上面
には、保護膜６の上層をなす第２の保護膜６ｂが形成さ
れている。

２層の保護膜６ａ、　６ｂは何れもＳｉＮ膜からなり、
第２の保護膜６ｂは第１の保護膜６ａよりその膜厚が厚
く、低い基板温度にて形成されている。第１の保護膜６
ａの膜厚は５００人〜５０００人であり、より望ましく
は１０００人〜３０００人とし、また第２の保護膜６ｂ
の膜厚は５０００人〜３μｍであり、より望ましくは１
μｍ〜２μｍとする。また形成の際の基板温度は、第１
の、保護膜６ａの場合が３００℃、第２の保護膜６ｂの
場合は３００℃以下（望ましくは２００℃〜３００℃）
である。第２の保護膜６ｂは低い基板温度にて形成され
るので、膜質の低下を防止すべ（その膜厚が前述したよ
うに設定されている。第１の保護膜６ａの比抵抗は、リ
ーク電流を低減すべく１０”Ω・ｃｍ以上であり、望ま
しくは１０１４Ω・σ以上とする。

次にこのような構成のａ−Ｓｔ　ＴＦＴの製造方法につ
いて説明する。

まず、充分に洗浄された２インチ角のガラス基板１にＣ
ｒを厚さ８００人にて電子ビーム蒸着し、フォトエツチ
ング加工によりゲート電極２をパターン形成する。なお
チャンネル長を１０μｍ、チャンネル幅を２００μｍと
する。

ゲート電極２が形成されたガラス基板１をプラズマＣＶ
Ｄ装置に装着し、拡散ポンプによりＣＶＤ装置内を高真
空に引くと共に、ガラス基板１の加熱を開始し、その温
度が３００℃に安定するように調節する。ＣＶＤ装置内
の真空度が５　Ｘ　１０−６Ｔｏｒｒにまで低下した時
点で拡散ポンプからメカニカルブースタポンプに切換え
ると共に、マスフローコントローラにより、ＣＶＤ装置
内に１００％モ、′シラン（ＳｉＨｉ）ガスを１０１０
５ｅ、アンモニア（ＮＨ３）ガスを４０ｓｅｃｍ、窒素
（Ｎ２）ガスを８０ｓｅｃｍ導入し、反応圧力が０．５
　Ｔｏｒｒに維持されるように調節する。

上述のようにガス流量及び反応圧力が安定した状態で１
３．５６ＭＨｚのＲＦパワーを５０Ｗに維持して印加し
、２０分間に亙ってＳｉＮ膜からなる絶縁膜３を積層さ
せる。このようにして得られる絶縁膜３は、屈折率が１
．８１．光学的バンドギャップが５．ｌｅＶ。

比誘電率が６．４．膜厚が３０００人であった。

次いで同一のＣＶＤ装置内で絶縁膜３上に、ａ−Ｓｔ　
：　ｔｌ半導体Ｎ４を厚さ１２００人にて積層形成する
。この際の形成条件は、１００％モノシランガスの流量
が１０１０５ｅ、反応圧力が０．２　Ｔｏｒｒ、　ＲＦ
パワーが１００　Ｗであって印加時間が１０分間であっ
た。このようにして得られるａ−Ｓｉ　：　Ｈ半導体層
４の電気的特性は暗比抵抗が１×１０Ｉ０Ω・口、活性
化エネルギが０．７ｅＶであり、光学的特性は光学的バ
ンドギヤ・ノブが１．７５ｅＶであった。

次に同一のＣＶＤ装置内で第１の保護膜６ａを形成する
。この際の形成条件は、基板温度が３００℃。

１００％モノシランガスの流量が１０１０５ｅ、アンモ
ニアガスの流量が５０ｓｅｃｍ、窒素ガスの流量が８０
ｓｅｃｍ、反応圧力が０．５　Ｔｏｒｒ、　ＲＦパワー
が５０Ｗであって印加時間が１０分間であった。なおこ
のようにして得うレるＳｉＮ膜にてＭＩＳダイオードを
作製し、Ｃ−ｖ特性から電荷密度Ｑｓｓを求めると８ｘ
ｌＯ”／ｃｄであった。

その後、以上の処理が施されたガラス基板１をＣＶＤ装
置内から取り出し、ソース電極、ドレイン電極及びチャ
ンネルに相当する部分以外の前記第１の保護膜６ａ及び
ａ−５ｉ　：　Ｈ半導体層４を、フォトエツチングによ
り除去する。次いでソース電極。

ドレイン電極に相当する部分の第１の保護膜６ａをフォ
トエツチングにより除去し、その部分のａ−５ｉ　：　
ＩＩ半導体層４の表面を露出させる。

以上の処理が済んだ後、再度ガラス基板１をＣＶＤ装置
内に装着し、ｎ”ａ−５ｔ：Ｈオーミックコンタクト層
５を形成する。この際の形成条件は、基板温度が１２０
℃、１００％モノシランガスの流量が１０！１ｃｃＩ１
１％　１％Ｈ２ベースのホスフィン（ＰＨ３）ガスの流
量が１０３ＣＣ１１％反応圧力が０．２　Ｔｏｒｒ、　
ＲＦパワーが１００Ｗであって印加時間が３分間であっ
た。このようにして得られるｎ　”　ａ−５ｉ　：　Ｉ
Ｉオーミックコンタクト層５の層厚は３００人であり、
比抵抗は２Ｘ　１０’Ω・０．活性化エネルギは０．３
ｅＶであった。

以上のようにしてオーミックコンタクト層５が形成され
たガラス基板１をＣＶＤ装置から取出し、ドレイン電極
及びソース電極を形成しようとする部分以外をレジスト
で覆った後、スパッタ装置内に装着し、Ｃｒ層を全面に
わたり厚さ２００人にて蒸着する。これをスパッタ装置
から取出してリフトオフによりドレイン電極及びソース
電極部分以外のレジストをオーミックコンタクト層５及
びＣｒＮと共に除去する。次いで電子ビーム蒸着により
Ａ１層を厚さ１μｍにて積層した後、フォトエツチング
によりドレイン電極及びソース電極部分以外のＡ１層を
除去してドレイン電極７及びソース電極８を形成する。

次にこのようなガラス基板１を再びＣＶＤ装置内に装着
し、第２の保護膜６ｂを形成する。この際の形成条件は
、基板温度が２２０℃、１００％モノシランガスの流量
が１０１０５ｅ、アンモニアガスの流量が５０３ＣＣ１
１１％窒素ガスの流量が８０３ＣＣ１１％反応圧力が０
．５Ｔｏｒｒｓ　ＲＰパワーが５０Ｗであって印加時間
が１時間３０分であった。なおこのようにして得られる
ＳｉＮ膜にて旧Ｓダイオードを作製し、Ｃ−■特性から
電荷密度Ｑｓｓを求めると１．５Ｘ１０”／ｃＪであっ
た。

第３図はプラズマＣＶＤ法にて形成したＳｉＮ膜におけ
る基板温度と膜中電荷密度Ｑｓｓ、フラットバンド電圧
■□との関係を示すグラフであり、横軸は基板温度（℃
）、縦軸は膜中電荷密度Ｑｓｓ　（ｃ＋＋＋−２）　。

フラットバンド電圧ＶＦ＠（Ｖ）を示し、グラフ中（ａ
ｌが膜中電荷密度、偽）がフラットバンド電圧を示して
いる。グラフから明らかな如く、基板温度が高いほど膜
中電荷密度を低く、またフラットバンド電圧を小さくす
ることが可能である。従って本発明のａ−Ｓｉ　ＴＦＴ
では、保護膜を２層構造とし、ａ−Ｓｉ：Ｈ半導体層４
に接する第１の保護膜６ａの形成時における基板温度を
３００℃、もう一方の第２の保護膜６ｂの形成時におけ
る基板温度を２００℃〜３００°Ｃとしている。

また基板温度が同一であれば、アンモニアガスの流量が
多いほど膜中電荷密度が低く、またフラットバンド電圧
が小さくなることが知られている。

従って本発明では基板温度を３００℃にて絶縁膜３゜半
導体層４を形成する場合、第１の保護膜６ａを形成する
ときに、基板温度は３００℃とし、アンモニアガスの流
量を絶縁膜形成時より多くすることにより、膜中電荷密
度を低くしてａ−５ｉ　ＴＦＴの特性の向上を図ってい
る。

以上のようにして製造されたａ−Ｓｉ　ＴＰＴの諸特性
を測定した結果、オン／オフ比が７桁、電界効果移動度
が０．７ｃｆｆｌ　／　Ｖｓｅｃ、　Ｌ／きい値電圧が
３ｖであった。

比較例として、前述の実施例とは異なり、第１の保護膜
は形成せず、第２の保護膜のみを厚さ１μｍにわたって
形成したａ−Ｓｔ　ＴＦＴを作製した。なおこの際、保
護膜以外の形成条件は本発明の実施例と同一である。こ
の比較例の諸特性を測定した結果、オン／オフ比が６桁
、電界効果移動度が０．４ｃ１ａ／Ｖｓｅｃ、　　シき
い値電圧が３ｖであった。

以上の如き結果から、本発明のａ−５ｔ　ＴＦＴでは従
来に比して良好な特性が得られている。

〔発明の効果〕

以上詳述した如く本発明の薄膜半導体素子では、保護層
が、形成される際の基板温度が異なる複数の層から構成
されている。そして、半導体層と接する側の第１の保護
膜は高い基板温度にて形成されるので膜中固定電荷が少
な（なって電界効果移動度を上昇させることができ、ま
た最後に形成される第２の保護膜は低い基板温度にて形
成されるので、他の層の熱的劣化を防ぐことができる。

従って、安定性、信頼性に優れた薄膜半導体素子を提供
でき、この結果、本発明の薄膜半導体素子を液晶デイス
プレィの駆動素子として使用した場合には、その液晶デ
イスプレィが良好な表示特性を示すことができる。

【図面の簡単な説明】

第１図は本発明の薄膜半導体素子の断面構造図、第２図
はＳｉＮ膜における基板温度と膜中電荷密度。 フラットバンド電圧との関係を示すグラフ、第３図は従
来の薄膜半導体素子の断面構造図である。 １・・・ガラス基板　２・・・ゲート電極　３・・・絶
縁膜４　・・・ａ−５ｉ　：　ＩＩ半導体層　５　・・
・ｎ　”　ａ−３ｔ　：　ＩＩオーミックコンタクト層
　６ａ・・・第１の絶縁膜　６ｂ・・・第２の絶縁膜　
７・・・ドレイン電極　８・・・ソース電極特許出願人
　　　住友金属工業株式会社代理人　弁理士　河　　野
　　登　　夫基板ＪＪｆ（ａＣ） 第　２　間

Claims (1)

1. 【特許請求の範囲】 １、絶縁性基板上に非晶質性絶縁層、半導体層、オーミ
   ックコンタクト層及び保護層がこの順に積層形成されて
   いる薄膜半導体素子において、 前記保護層は同一の材質からなる複数の層 を有し、該複数の層は各別に異なった基板温度にて積層
   形成されていることを特徴とする薄膜半導体素子。 ２、前記複数の層は、前記オーミックコンタクト層側の
   層が反対側の層より高い基板温度にて積層形成されてい
   る特許請求の範囲第１項記載の薄膜半導体素子。 ３、前記複数の層は、前記オーミックコンタクト層側の
   層が反対側の層より薄く積層形成されている特許請求の
   範囲第１項記載の薄膜半導体素子。