CN1881620B

CN1881620B - 半导体器件及其制造方法

Info

Publication number: CN1881620B
Application number: CN200610101853XA
Authority: CN
Inventors: 竹村保彦; 寺本聪
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-10-01
Filing date: 1994-09-30
Publication date: 2010-06-23
Anticipated expiration: 2014-09-30
Also published as: CN1933114A; CN1933164A; CN100539191C; CN100578795C; CN1734790A; CN1881620A; CN100530569C

Abstract

本发明的一种半导体设备，包括：在具有绝缘表面的衬底上的硅岛，所述硅岛包括源极、漏极和位于所述源极和所述漏极之间的沟道；毗邻所述沟道配置的栅电极，所述栅电极和所述沟道之间有栅绝缘层；掺杂区，其掺杂浓度比所述源极和配置在所述沟道和所述源极和所述漏极中的至少一个之间的所述漏极的浓度要低；和在所述栅电极和所述硅岛上具有氮化硅的层，所述层具有与栅绝缘层接触的部分，其中所述栅绝缘层具有在所述沟道上的第一部分和在所述掺杂区上的第二部分，且所述第二部分的厚度比所述第一部分的厚度要薄。

Description

半导体器件及其制造方法

本申请是申请人株式会社半导体能源研究所于1994年9月30日提交的发明名称为“半导体器件及其制造方法”的中国专利申请200510092720.6的分案申请。

技术领域

本发明涉及一种半导体器件及其制造方法。本发明特别涉及一种在绝缘表面，例如，在玻璃之类的绝缘衬底或形成于硅片上的氧化硅之类的绝缘膜的表面上形成的绝缘栅场效应晶体管(1GFET)。再有，本发明有利于绝缘栅场效应晶体管，特别是以较高电压驱动的N沟型场效应晶体管的形成。还应理解到，本发明对在转变温度(即扭变点)低于750℃的玻璃衬底上形成TFT特别有利。

此外，本发明还涉及液晶器件的有源矩阵、图象传感器的驱动电路或使用前述半导体器件的三维集成电路(混合集成电路)。

背景技术

在已有技术中，已知TFT用来驱动矩阵式液晶器件或图象传感器或类似器件。特别是，在使用非晶硅作有源层的非晶TFT的场合下，为了提高驱动速度，现正在开发高迁移率的晶体TFT。此外，为了进一步改善器件特性，并提高高压驱动能力，已提出在有源区内形成具有高阻区(高阻漏区)的TFT。本发明中的′高阻区′或′高阻漏区″包括具有高电阻率的杂质区(漏区)，轻掺杂漏区(LDD)及栅电极与杂质区不重叠的偏移区。

然而，在N沟型TFT中由热载流子所引起的负电荷易于被靠近漏区的那部分栅绝缘膜所俘获，因而高阻区的导电类型变换成P型。其结果，阻碍了源/漏电流。

再有，还必须使用光刻技术来形成高阻区。这就意味着，不可能改善所得到的TFT的成品率和特性的均匀性。

发明内容

本发明的目的在于，通过解决前述问题来改善TFT的质量和提高产量。特别是，本发明的目的在于防止由热载流子所引起的性能下降，不用光刻工艺以自对准方式产生高阻区。

本发明的又一个目的在于使用本发明的TFT来制造液晶器件。

本发明的再一个目的在于制作具有高度防水性的TFT，这种水份特别是包含在用TEOS气体形成的层间绝缘体内。

本发明的再一个目的在于，利用层间绝缘膜中存在的电荷来稳定TFT的特性。

本发明的一种半导体设备，包括：在衬底上具有绝缘表面的硅岛所述硅岛包括源极、漏极和位于所述源极和所述漏极之间的沟道；毗邻所述沟道配置的栅电极，所述栅电极和所述沟道之间有栅绝缘层；掺杂区，其掺杂浓度比所述源极和配置在所述沟道和所述源极和所述漏极中的至少一个之间的所述漏极的浓度要低；和在所述栅电极和所述硅岛上具有氮化硅的层，所述层具有与栅绝缘层接触的部分，其中所述栅绝缘层具有在所述沟道上的第一部分和在所述掺杂区上的第二部分，且所述第二部分的厚度比所述第一部分的厚度要薄。

在图1中，一个N^-区介于N^-型源区110与沟道区3之间。一个栅绝缘膜104位于N^-区111之上。另外，一层能俘获膜内正离子的氮化硅膜114形成在源区和栅绝缘膜104之上。应理解到，即使热电子从靠近源区的有源层注入到栅绝缘膜，也能被存在于氮化硅膜内的正电荷所中和。所以，高阻区能适当地发挥作用。另外，图1所示的TFT还包括位于沟道区3和高阻区111之间的偏移区。该偏移区是沟道区的延伸部分，它的导电类型与沟道区相同(本征的)。

附图说明

以本发明的优选实施方案并参照附图来描述本发明的前述目的及特点。

图1表示依本发明的TFT的部分剖面图；

图2A～2D表示依本发明的优选实施方案的剖面图；

图3A～3H表示依本发明第一实施例的TFT制作工艺过程；

图4A～4C表示依本发明第二实施例的TFT的制作工艺过程；

图5A～5C表示采用了本发明的TFT的单片电路的例子；

图6A～6F表示依本发明第三实施例的TFT的制作工艺过程；

图7A～7F表示依本发明第四实施例的TFT的制作工艺过程；

图8A～8F表示依本发明第五实施例的TFT的制作工艺过程；

图9A～9G表示依本发明第六实施例的TFT的制作工艺过程；

图10是表示依本发明的液晶器件的原理图；

图11A～11D表示依本发明第七实施例的TFT的制作工艺过程。

具体实施方式

在本发明的优选实施方案中，在高阻区上形成一层能俘获正电荷的膜，例如氮化硅膜，直接与高阻区或与位于其间的栅绝缘氧化硅膜接触。正电荷俘获层的厚度例如是200～

被膜所俘获的正电荷使邻近俘获层的高阻区的导电类型变为轻掺杂的N型，或中和注入到栅绝缘膜中的负电荷，从而避免了由热载流所引起的性能下降。例如，在高阻区上若未设置氧化硅膜，为给漏区施加+15V，给栅施加-20V电压时，由碰撞离化所引起的负电荷不能被氧化硅膜所俘获。当在高阻区上设有氧化硅膜时，负电荷即被氧化硅膜俘获，该电荷将被正电荷所中和。因而可以防止高阻区变为P型。

图2A～2D表示各实施例正电荷俘获层与栅绝缘膜之间的局部关系图。在图2A中，TFT具有一个沟道区3，源区和漏区1和5，一层栅绝缘膜6，一个栅电极7及环绕栅电极的阳极氧化膜12，还有一对高阻区2和4。另外，在TFT上表面上形成一层间绝缘体8，并通过该绝缘体设置源、漏电极9和10。再有如图所示设置了电荷俘获膜11。

特别在图2A中，该栅绝缘膜6覆盖了包括源区和漏区1和5的整个有源层。而电荷俘获层11叠加于该栅绝缘膜之上。

在图2B中，该栅绝缘膜6延伸到沟道区3的边缘之外，覆盖了高阻区2和4，但未覆盖源区和漏区。因而，电荷俘获层11由栅绝缘膜6与高阻区2和4分开，但与源区和漏区1和5直接接触。

在图2C中，该栅绝缘膜仅覆盖了沟道区，因而，电荷俘获层11直接与源、漏区及高阻区接触。再有，图2D所示的结构是对图2B(或图2A)所示结构的改型，其中延伸到栅电极之外那部分栅绝缘层被减薄了。

就图2A或2B所示的结构而言，当由于热载流子注入到靠近漏区5的高阻区4(图中标有″a″)的部分栅绝缘膜而俘获负电荷时，该负电荷就被电荷俘获层11中所俘获的正电荷中和。为了将俘获层11中的正电荷的作用延伸到高阻层，该栅绝缘膜不应该这么厚。例如，最好使该栅绝缘膜的厚度在或以下。

就图2C而言，高阻层2和4上未设有栅绝缘膜。因而，该高阻层2的导电类型总是弱N型，这是因为在电荷俘获层有被俘获的正电荷的存在。希望不用等离子CVD，而用光CVD或热CDV形成氮化硅膜，以免有源层被等离子体损伤。

再就图2D而论，位于高阻层之上的那部份栅绝缘膜6被腐蚀、变得比位于沟道区之上的那分栅绝缘膜薄，以便增强被电荷俘获层所俘获的正电荷的作用。这种结构是有利的，因为，可以使沟道之上的栅绝缘膜的厚度厚些，因而不必担心栅绝缘膜的可靠性受到影响。或者，使绝缘膜可覆盖源、漏区的整个表面。

本发明中的高阻区是利用栅电极和由电极阳极氧化栅电极所形成的阳极氧化膜，以自对准方式而形成的。阳极氧化膜的厚度可以精确地和非常均匀地控制。例如，可按要求使膜薄于或厚于

(例如1μm)。所以，高阻区的厚度(宽度)可以自由地精确地利用阳极氧化膜来控制。

另外，本发明中所用的阳极氧化层分两种。一种是阻挡型阳极氧化层而另一种是多孔阳极氧化层。当腐蚀阻挡型阳极氧化层时，必须使用包含氢氟酸的腐蚀剂。然而，对多孔阳极氧化层可以用含磷酸的腐蚀剂腐蚀。因而可以只腐蚀多孔阳极氧化层，而不损伤构成TFT的硅或氧化硅。另外，多孔阳极氧化层和阻挡型阳极氧化层均难以用于法腐蚀。特别是多孔阳极氧化物与氧化硅相比，其选择率特别高。所以，按下述方法可以得到图2B所示的结构。

例如至少在栅电极的侧表面首先形成1μm的多孔阳极氧化层。用阳极氧化层作掩模，通过腐蚀去掉延伸到栅电极以外的那部分栅绝缘膜，接着去掉多孔阳极氧化层。结果，栅绝缘膜延伸到超出栅电极侧边1μm，如图2B所示。为了获得高阻区2和源、漏区1和5，从栅电极的上部引入N型杂质离子。对具有一定能量的杂质离子，如对30KeV的磷离子而言，在深度方向上的杂质分布遵守Gauss分布，最大浓度大约距表面深。所以，在上方未设置栅绝缘层的那部分有源层的杂质会增加到相当高的浓度，然而在栅绝缘膜下方的半导体区域，由于大量的杂质被该绝缘膜阻挡，其杂质未增加这么多。

所以，形成了以高浓度杂质掺杂的源区和漏区1和5，而在延伸的栅绝缘膜下方，同时形成了以低1位或2位数的低浓度杂质掺杂的高阻区2。当降低杂质离子的加速能量时，通过绝缘膜被引入到高阻区的杂质总量变得更少，而其导电类型变为与沟道区相同。

[实施例1]

参照图3A～3H，解释依本发明的TFT的制作工艺过程。

首先，给无碱玻璃衬底101，例如Corning 7059(300mm×400mm或100mm×100mm)涂覆一层厚1000～的氧化硅膜102。该氧化硅膜可以氧气氛中通过溅射形成。然而，最好利用等离子CVD，以TEOS(四乙氧基硅烷)气体作原材料，以改善生产效率。可以使用其它材料代替氧化硅，例如，单层氮化铝，双层氮化硅和氮化铝。氮化铝可在氮气氛中，通过反应溅射形成。

然后，在氧化硅膜102上形成一有源层103，例如结晶硅。本发明中的″结晶硅″可以是至少部分地包括晶体的任何形式的硅，例如，单晶、多晶、或半非晶。在本实施例中，通过等离子CVD或LPCVD形成厚300～

最好500～的非晶硅膜，然后将该膜放入550～600℃的还原气氛中24小时，使其结晶化。该步骤可使用激光退火来完成。最后，把结晶的膜刻成图形，得到有源层103。

然后，形成例如由氧化硅形成的绝缘膜104覆盖住有源层103，形成栅绝缘膜。绝缘膜的厚度为300～

例如

或更薄些。可用溅射方法形成此膜。

在绝缘膜104上，形成可阳极氧化的材料用来形成栅电极。可阳极氧化的材料例如有铝，钽，钛及硅。这些材料可以分别以单层形式使用。或者，也可以利用两、三种材料多层形式，例如，由铝及叠加于其上的硅化钛组成的双层结构，或由氮化钛及叠加于其上的铝组成的双层结构。各层的厚度随所要求的器件特性而变化。在本实施例中，使用了由电子束蒸发或溅射所形成的含1wt％的Si或0.1～0.3wt％的Sc的铝膜。

再有，在铝膜上形成一层在后续阳极氧化步骤起掩模作用的膜。将用旋涂形成的光刻胶材料(即OFPR 800/30cp，Tokyo Oka产)用作掩模。为改善光刻胶材料和粘合性，最好在形成光刻胶材料之前，在铝膜的表面上形成厚100～的阻挡型阳极氧化膜。另外，该阻挡型阳极氧化膜防止在后一步骤中在铝的上部形成多孔阳极氧化物。

然后，将铝与光刻胶膜一起刻成栅电极105及掩模106图形，如图3A所示。

参照图3B，在电解液中给栅电极105施加电流，仅在栅电极的侧表面形成多孔型阳极氧化膜107。使用酸性电解液，例如用3-20％的柠檬酸、草酸、磷酸、铬酸或硫酸的水溶液可得到多孔型阳极氧化膜。所加的电压是比较低的，例如在10-30V的范围，此时保持电流恒定。采用这种低的电压，多孔阳极氧化物可生长到0.3～25μm厚，例如到1.0μm厚。

在本实施例中，阳极氧化物107的厚度优选为0.3～2μm，例如0.5μm。草酸的温度保持在30℃。外加电压为10V。阳极氧化进行～40分钟。用阳极氧化的时间来控制该膜的厚度。

另外，在形成多孔阳极氧化物107之后，最好按下列方式进行阳极氧化，在栅电极的侧表面及上表面上形成阻挡型阳极氧化物108。

即，去掉掩模106之后，在电解液中给栅电极施加电流。在此次阳极氧化中，使用含3～10％的酒石酸、硼酸或硝酸的乙二醇溶液。溶液的温度最好保持低于室温(20℃)，例如，10℃左右，以改善膜的质量。阳极氧化物108的厚度与外加电压幅度成正比增加。当外加电压为150V时，膜厚可达该膜的厚度应根据偏移或重叠区所要求的尺寸来确定。但是，必须施加高于250V的电压，以使膜的厚度增加超过所以，厚度是最好不厚于

以避免使用这样高的对TFT特性有害的电压(图3C)。

应注意，即使在形成多孔阳极氧化物之后再形成阻挡型阳极氧化物108，它也是形成在多孔阳极氧化物107的内侧。使用磷酸腐蚀剂，对多孔阳极氧化物的腐蚀速率比对阻挡型阳极氧化物的腐蚀速率大10倍。因此，阻挡型阳极氧化物几乎不被磷酸腐蚀剂腐蚀，所以在后面步骤腐蚀多孔型阳极氧化物107时，它能保护铝栅电极。

在形成多孔型阳极氧化物之后，用多孔阳极氧化物作掩模，将绝缘膜104刻成如图3D所示的栅绝缘膜104′的图形。腐蚀深度可随意确定。即，可以完全去掉绝缘膜露出有源层的表面，如附图所示，也可以仅去掉绝缘膜的上部，不使有源层露出。但从生产率、生产量、均匀性来看，希望完全腐蚀绝缘膜。位于栅电级和多孔阳极氧化物下方的那部分绝缘膜104保持了与原来形成时相同的厚度。

采用等离子干法腐蚀绝缘膜104，即可各向同性腐蚀，也可各向异性腐蚀(RIE)。必须使硅与氧化硅的选择比充分的大，以使有源层不被腐蚀那么多。在本实施例中，用CF₄气体作腐蚀剂。

另外，当栅电极主要由铝、钽或钛形成，而绝缘膜104主要由氧化硅形成时，用含氟的腐蚀气体是合适的，因为氧化硅易被腐蚀，而对铝、氧化钽及氧化钛的腐蚀速率极小。另外，也可使用含氢氟酸，如含1/100氢氟酸的腐蚀剂，采用湿法腐蚀。

在形成栅绝缘膜104′之后，使用含磷酸的腐蚀剂去掉多孔阳极氧化物107。例如一种包括磷酸、乙酸及磷酸的混合酸。腐蚀速率大约为

/分钟。下面的栅绝缘层104′不被腐蚀地保留下来，如图3E所示。

就这样形成了栅绝缘层104′，它的宽度超出了阻挡型阳极氧化物108的外缘一段距离′y′，如图3D所示。由前边的说明可知，该段距离′y′是由自对准工艺中的多孔阳极氧化膜107的厚度(宽度)确定的。

然后，参照图3F，用栅电极105及在其上形成的阳极氧化物108以及栅绝缘层104′的延伸部分作掩模，通过离子掺杂，将N型杂质离子，例如磷离子引入有源层部位。剂量为1×10⁴～5×10¹⁵at/cm²，例如2×10¹⁵at/cm²。加速能量为10～60keV，例如40keV。掺杂气体是磷化氢(PH₃)。在此条件下，使区域110和113的杂质浓度增加到足够的高，例如1×10²⁰～2×10²¹at/cm³，形成源区和漏区，同时区域111和112的杂质浓度也增加一些，例如1×10¹⁷～2×10¹⁸at/cm³，因为在其上有栅绝缘膜的存在。杂质浓度是用二次离子质谱议(SIMS)测量的。另外，这些浓度分别与5×10¹⁴～5×10¹⁵at/cm²及2×10¹³～5×10¹⁴at/cm²剂量相对应。一般说来，源、漏区110和113的杂质浓度应比高电阻率区111和112的杂质浓度高0.5～3位数。

其结果，形成了电阻率较低的源、漏区110和113及高电阻率区111和112。

随后，如图3G所示，通过等离子CVD在整个表面上形成厚200～的氮化硅膜114。使用硅烷与铵的组分比为1∶5的混合物衬底温度为250～400℃，例如350℃。其增加硅烷的组分，氮化硅中就含有过量的硅，导致形成高浓度的正电荷俘获中心。若硅烷的组分增加过多，则有害于绝缘特性。

或者，通过低压CVD，或将氮离子注入到硅膜中，也能形成氮化硅膜。

在形成氮化硅膜114之后，用xeF准分子激光(波长为355nm，脉冲宽度为40n sec)辐照，以便使已注入到有源层的杂质离子激活。应选择激光的波长，使激光能透射氮化硅膜。

代替准分子激光，使用其它激光也可。但脉冲激光比连续波激称(CW激光)更可取，因为CW激光的辐照时间长，有使被照膜受热膨胀和起皮的危险。

致于脉冲激光的例子，有红外线激光器，如Nd:YAG激光器(优选Q开关脉冲振荡)，Nd:YAG的二次谐波(可见光)，及紫外光激光器，如KrF，XeCl和ArF准分子激光器。当从金属膜上面照射激光束时，必须选择激光的波长，以使不被金属膜反射。但当金属膜十分薄时，则不成问题。另外，还可从衬底侧面照射激光。在此情况下，必须选择能透射硅的激光。

还可以采用可见光或近红外光灯退火来替代激光退火。在此情况下，为将表面区加热到600～1000℃，例如在600℃实施退火数分钟，或在1000℃退火数十秒钟。用近红外线(1.2μm)退火不能使玻璃衬加热到这么高的温度，因为该近红外线被硅半导体选择吸收了。再有，缩短辐照时，可防止玻璃受热。

在杂质激活之后，用离子掺杂，将氢离子引入到有源层。加速电压为10～50kV，例如20kV。剂量以1×10¹⁴～5×10¹⁵at/cm²，例如1×10¹⁵at/cm²。这样做是因为正常的热退火时氮化硅膜不允许氢透过它。因而，氢可自动掺杂到沟道区与源、漏区之间的区域。另外，在增添杂质的激光激活之后，最好实施氢离子掺杂。

参照图3H，通过等离子CVD淀积氧化硅膜形成厚

～1μm，例如的层间绝缘体115。随后，通过层间绝缘体形成接触孔，通过接触孔形成铝电极或布线116或117。然后，在200～400℃的氮气氛中将整个结构退火，以使前步引入的氢原子激活。于是完成制造TFT。

[实施例2]

本实施例采用与实施例1所述的直至得到图3F所示结构的相同工艺过程。略去多余的解释。但本实施例中绝缘膜104的厚度比实施例1的厚。例如，绝缘膜为1000～例如厚，以便能使栅极漏电流减至最小，并在阳极氧化过程中能承受高电压。

参照图4A，它对应于图3E，用栅电极和绝缘膜104′作掩模，用1×10¹⁴～3×10¹⁶at/cm²，例如2×10¹⁵at/cm²的剂量，以50～100kV，例如80kV的加速电压进行氮离子的离子掺杂。要使加速电压到使氮离子几乎完全穿过其上面不存在绝缘膜104′的有源层区域110和113。因而，该区域110和113未被氮有效地掺杂。当用SIMS测量时，氮的浓度低于1×10¹⁹at/cm³。另一方面，在栅绝缘膜104′伸展部分下方的区域121和122中，氮浓度具有它的最大值，即5×10¹⁹～2×10²¹at/cm³(根据深度)。这样，区域121和122将起高阻区的作用。

然后，参照图4B，根据阻挡型阳极氧化物108按自对准方式，将栅绝缘膜104′进一步刻成栅绝缘膜104″的图形。然后，通过等离子CVD以与实施例1相同的方式形成厚200～

例如厚

的氮化硅膜114。再用离子掺杂将磷离子引入到有源层内。其剂量为5×10¹⁴～5×10¹⁵at/cm²。加速电压为50～100kV，例如为80kV。用磷化氢作掺杂剂气体。其结果，使区域110，113和121、122掺入了相同量的磷。当用SIMS测量时，测得磷的浓度为1×10²⁰～2×10²¹at/cm³，这对应于5×10¹⁴～5×10¹⁵at/cm²的剂量。但因有氮存在，区域121和122的电阻率比区域110和113高。另外，氮化硅膜在磷离子掺杂时，防止了有源区的表面被损伤。

磷离子和氮离子被随后的退火步骤，例如用准分子激光(波长355nm，脉宽40ns)激活。然后，按与实施例1相同的方式，通过离子掺杂引入氢离子。

最后，参照图4C，通过CVD形成含氧化硅的厚

的层间绝缘体115。通过形成于层间绝缘体中的接触孔形成铝电极或布线116和117。再在200～400℃的氮气中进行退火。这样就完成了实施例2的TFT。

参照图5A，描述使用依本发明的TFT的单片电路实施例。单片电路例如被用作有源矩阵液晶器件的电路基片，其中的象素TFT及由TFT形成的外围电路都集成在同一基片上。在图中示出了TFT1～TFT3。TFT1和TFT2被用作驱动级TFTS，其阻挡型阳极氧化物为200～

例如

厚。因在离子掺杂过程中的杂质离子的绕射，栅电极和高阻区相互间有轻微重叠。N沟型TFT1的漏极经过布线503与P沟型TFT2的漏极相互连接。另外，TFT1的源极接地，而TFT2的源极与电源连接，以构成一个CMOS反相器。应注意，其它类型的CMOS电路可以用作外围电路。

另一方面，TFT3被用作驱动象素的象素TFT。其阳极氧化物的厚度为

TFT1及TFT2亦然。TFT1和TFT2的高电阻率区的宽度′y′(例如)薄至0.2μm，TFT3的高电阻率区的宽度做成0.4～2μm，例如0.5μm之厚，以便降低漏电流及栅漏间的寄生电容。如上所述为改变高电阻率区的宽度，应控制多孔阳极氧化物的厚度。因此，最好将各TFT的栅电极相互分开，以便针对各个TFT栅电极独立地进行阳极氧化过程。

另外，虽然TFT1和TFT3是N沟型的，而TFT2是P沟型的。所以，实施例1和实施例2的工艺过程不适用于形成TFT2。因此，虽然将栅绝缘膜104′刻成如图4c所示的膜104″图形，但本步骤不应对TFT2实施，以使氮化硅膜114不直接与高电阻率区接触。如果氮化硅膜与高电阻率区直接接触，被氮化硅膜所俘获的正电荷会把高电阻率区的导电类型转变为N型，导致阻碍源、漏电流。因此，P沟TFT具有如图所示的结构。

[实施例3]

参照图6A，按与实施例1相同的方法，在Corning 7059玻璃衬底101上形成含氧化硅的底膜102、具有一定结晶度的

厚岛状硅膜103、厚

的氧化硅膜104、由铝制成的200nm～1μm厚的栅电极105、以及在栅电极侧表面上的多孔阳极氧化膜107(～1μm，如

厚)。

再按与实施例1的方法形成厚1000～

的阻挡型阳极氧化膜108(图6B)。

用多孔阳极氧化物107作掩膜，将氧化硅膜104腐蚀成栅绝缘膜104′。然后用阻挡型阳极氧化物108作掩膜，腐蚀掉多孔阳极氧化物107。随后，用栅电极及在其上形成的阻挡型阳极氧化物以及栅绝缘膜作掩模，通过离子掺杂引入杂质，形成低阻杂质区110和113及高阻杂质区111和112。剂量为1～5×10¹⁴at/cm²。加速电压为30～90kV。杂质元素是磷(图6c)。

再用溅射在整个表面上形成一层金属膜123，例如厚50～的钛膜。也可使诸如镍、钼、钨、铂及钯之类的其它金属。结果形成直接与低阻区110和113接触的金属膜123(图6D)。

然后，用KrF准分子激光(波长248nm、脉宽20ns)照射该膜，以便激活引入的杂质，并使金属膜与有源层的硅反应。这样就形成了金属硅化物区(硅化钛)125和126。激光的能量密度为200～400mJ/cm²，优选250～300mJ/cm²。另外，在激光辐照过程中衬底被加热至200～500℃，以免金属膜起皮。然后用含过氧化氢、氨和水、组分为5∶2∶2的混合液腐蚀剂腐蚀掉残留在栅电极上的金属膜及未与硅反应的栅绝缘膜。这就形成了硅化金属区125和126。

然后，用栅电极部分作掩模，腐蚀栅绝缘膜104′，形成如图6E所示具有较薄部位(200～厚)的新栅绝缘膜104″。再通过等离子CVD在整个表面上形成厚200～

的氮化硅膜114。因高阻区111和112被栅绝缘膜的较薄部分所覆盖，即可避免由等离子CVD所招致的损伤。

然后，按与实施例1相同的方法，通过离子掺杂，将氢离子引入有源层。

最后，参照图6F，用CVD形成～1μm，例如

含氧化硅的层间绝缘体115。通过形成于层间绝缘体的接触孔形成厚

～1μm，如的铝电极或布线116或117。

在本实施例中，因铝电极116和117与硅化钛接触，因而可以改善源、漏区与电极116和117之间界面，并改善接触的可靠性。另外最好在铝电极与硅化钛之间形成氮化钛层作为势垒金属。硅化金属区的薄层电阻为10～50Ω/口。高阻区111和112的薄层电阻为10～500Ω/口。

另外，形成在高阻区111和112上的氮化硅膜114凭借栅绝缘膜防止如钠一类游离的离子从外部侵入。

再有，掺入高浓度磷杂质的区域110和113大致与硅化金属区125和126一致。另外，低阻区110和113与高阻区111和112的各边界是与栅绝缘膜104′的侧缘同时扩张的。还有，栅绝缘膜104′的侧缘还与硅化金属区125和126的内侧缘同时扩张。

图5B表示一种使用图6A～6F所示工艺的TFT的单片电路的实施例。图5B的单片电路被用作，例如有源矩阵液晶器件，其中由TFT形成的象素TFT和外围电路集成在同一衬底上。在图中，表示出TFT1～TFT3。用TFT1和TFT2作为驱动级TFT，其阻挡型阳极氧化物厚为200～

例如

厚。另一方面，用TFT3作象素晶体管，其阻挡型阳极氧化物也是厚。TFT3的源、漏电极与由ITO形成的象素电极505连接。标号506表示反相器的输出端子。

阻挡型阳极氧化物的厚度是这样选择的，使栅电极的边缘对准源、漏区的边缘，要考虑注入杂质的扩散。当TFT1和TFT2高阻区的宽度′y′为0.2μm(例如)，使TFT3高阻区的宽度为0.4～5μm，例如0.5μm。为了改变高阻区的宽度，应按上述解释控制多孔阳极氧化物的厚度。为此，要求各TFT的栅电极相互分开，以便能对各TFT的栅电极单独进行阳极氧化。因为TFT3的高阻区宽度宽些，当施加电压时可以减小栅电极与漏之间存在的寄生电容。

另外，当TFT1和TFT3为N沟型时，TFT2为P沟型。因而，实施例1和实施例2的工艺不适于制作TFT2，解释同前例。

此外，在杂质离子注入前，可以形成钛膜。在此情况下，这有助于钛膜防止表面在离子掺杂过程中充电。另外，可以在离子掺杂步骤之后，用激光或类似光进行退火，然后形成钛膜。在钛膜形成步骤之后，用光辐照或热退火可形成硅化钛。

[实施例4]

参照图7A，按与实施例1相同的方法，在Corning 7059玻璃衬底101上形成包括氧化硅的底膜102，结晶硅岛状区103，氧化硅膜104，由铝制作的厚

～1μm的栅电极105，以及在栅电极侧表面的多孔阳极氧化膜107(宽)。再参照实施例1所描述的方法，形成阻挡型阳极氧化膜108。

用多孔阳极氧化物107作掩模，腐蚀氧化硅膜104，形成栅绝缘膜104′。然后，用阻挡型阳极氧化物108作掩膜，腐蚀掉多孔阳极氧化物107。然后，用溅射法在整个表面上形成厚50～

的如钛之类的金属膜123。

随后用离子掺杂引入杂质元素。其剂量为5×10¹⁴～5×10¹⁵at/cm²。加速电压为10～30kV。杂质元素为磷。因为加速电压十分低，当区域110和113掺入足够量的杂质时，掺入到区域111和112的杂质浓度却比较低，因为有栅绝缘膜的存在。就这样形成了低阻区(源、漏区)110和113及高阻区111和112用磷化氢(PH₃)作掺杂气体(图7C)。

然后，将KrF准分子激光(波长248nm脉冲宽度20ns)照射到该膜上，以便激活区域111和112已引入的杂质，并使钛膜与有源层的硅反应。这样就形成了硅化钛层125和126。激光的能量密度为200～400mJ/cm²，优选为250～300mJ/cm²。另外，在激光辐照期间，最好将衬底加热到200～500℃，以免金属膜起皮。可以使用可见光或近红外灯退火替代激光(图7D)。

然后，用含过氧化氢、铵和水组分比5∶2∶2的混合物的腐蚀剂，腐蚀掉未与硅反应尚留在栅电极和栅绝缘膜上的金属膜。就这样形成了硅化金属区125和126。

此后，用栅电极部作掩模，通过于腐蚀将栅绝缘膜104形成图形，形成新的如图7E所示的栅绝缘膜104″。再用等离子CVD在整个表面上形成厚200～

的氮化硅膜114。

此后，通过离子掺杂将氢离子引入有源层，接着将该结构在氮气氛中退火。再通过CVD形成包括氧化硅的，例如的层间绝缘体115。通过在层间绝缘体形成的接触孔形成铝电极或布线116和117。这就完成具有高阻区的T FT。

图5C表示将按照第四实施例的TFT用于有源矩阵液晶器件象素的一个实例。在图中，区域507表示一个TFT区域，区域508表示补助象素电极的电容的辅助电容器，区域509表示第一和第二布线的接触区。氮化硅膜512覆盖住TFT的有源层、栅电极以及在与栅电极相同的平面上形成的布线510和511(其上金设有阳极氧化膜)。再在氮化硅膜上形成层间绝缘体513。

该TFT设有源电极516和漏电极517。该电极517与I TO象素电极514连接。在区域515去掉覆盖布线510的层间绝缘体513。象素电极514和布线510通过中间的阳极氧化膜和氮化硅膜512相互面对形成电容器。在此情况下，因为电极间隔小，而氮化硅和阳极氧化物(氧化铝)的介电常数大，因而可用小面积获得大电容。

[实施例5]

参照图8，在Corning 7059玻璃衬底101上，按与实施例1相同的方法，形成包括氧化硅的底膜102，结晶半导体岛状区103，例如，硅半导体区氧化膜104，以及由铝制成的厚

～1μm的栅电极105。

然后，用与实施例1相同的条件，在栅电极的上表面和侧表面，形成多孔阳极氧化膜107(厚)(图8B)。

再在栅电极和多孔阳极氧化物之间形成阻挡型阳极氧化膜108(图8C)。

随后，用栅电极及其上形成的阻挡型阳极氧化物作掩模，通过离子掺杂，以5×10¹⁴～5×10¹⁵at/cm²的剂量引入N型杂质元素。加速电压为40～100kV。用磷作掺杂气体。因此形成低电阻率杂质区110和113。沟道区超出栅电极侧边的距离″Z″，形成基本上本征的偏移区。该距离由多孔和阻挡型阳极氧化物107和108的宽度决定。就这样形成高阻区(图8D)。

然后，用腐蚀法去掉多孔型阳极氧化物107，露出阻挡型阳极氧化物108的表面。

然后，将KrF准分子激光(波长355nm，脉宽40ns)照射到膜上，使引入的杂质激活。激光能量密度为200～400mJ/cm²，优选250～300mJ/cm²。另外，在激光辐照期间，可将衬底加热到200～500℃，以免金属膜起皮。再有，可用可见光或近红外线灯退火进行该步工艺。再通过等离子CVD在整个表面上形成厚200～例如的氮化硅膜114。

此后，通过离子掺杂将氢离子引入有源层，接着将该结构在氮气氛中退火，以激活氢(图8E)。

最后，参照图8F，用CVD形成包括氧化硅的的层间绝缘体115。在层间绝缘体上形成接触孔，再通孔接触形成由氮化钛和铝多层膜制成的电要和布线116和117。这样就完成了本发明第四实施例的TFT。

[实施例6]

图9A～9F表示依本发明第六实施例TFT的制造方法。在玻璃衬底101上面通过溅射或等离子CVD形成厚的氧化硅膜102。在该氧化硅膜102上，通过等离子CVD或LPCVD形成

厚的非晶硅膜，接着通过加热或激光辐照使硅膜结晶化。然后将硅膜刻成绝缘栅场效应晶体管的有源层103。并非必须如此不可，非晶硅膜也可不经结晶化而直接作有源层(图9A)。

然后，通过等离子CVD或减压热CVD形成厚的氧化硅膜104作层间绝缘体。再用电子束蒸发形成含0.18％钪的铝膜。然后，阳极氧化该铝膜表面，在含5％酒石酸的乙二醇溶液中形成薄到

的氧化层127。

将铝膜与阳极氧化膜一起刻成岛状铝膜105图形，形成栅电极(图9B)。

然后，用10％的柠檬酸溶液，通过阳极氧化形成宽

的多孔阳极氧化膜107(图9C)。

随后，去掉致密氧化膜127，接着用含5％酒石酸的乙二醇溶液，再次进行阳极氧化，形成阻挡阳极氧化膜108。

用栅电极105、阻挡型阳极氧化物108及多孔阳极氧化物107作掩模，腐蚀一部分氧化硅膜104(图9D)。

下面参照图9E，以5×10¹⁴～5×10¹⁵at/cm²的剂量，将N型杂质元素磷引入，以形成源、漏区110和113。同时，形成轻掺杂区111和112，因为在其上有氧化硅存在。另外，也形成了偏移栅区128和129，其导电类型与沟道区相同，即本征型。此后，用热处理，激光或强光辐照来激活添入的杂质。

磷在源、漏区110和113的浓度高于轻掺杂区111和112二至三数位。例如，源、漏区的浓度为1×10²⁰～2×10²¹at/cm³，而在轻掺杂区为10¹⁷～2×10¹⁸at/cm³。

参照图9F，在整个表面上再形成氮化硅膜114。作为形成氮化硅膜的方法，可使用等离子CVD。然而，为改善表面条件，也可使用光CVD或热CVD。另外，可用硅烷和铵、硅烷和N₂O或二者的混合物作为原材料。可用二氯硅烷替代硅烷。氮化硅膜厚500～例如

在氮化硅膜形成之后，对叠层结构在350℃进行2小时热退火处理，以便消除由杂质添入步骤所引起的对氧化硅栅绝缘膜104、源、漏区110和113的损伤。在退火过程中，含在氮化硅中的氢会扩散，经退火可消除存在于氧化硅膜104及源、漏区110和113表面的缺陷。

然后，通过等离子CVD，用TEOS作原始气体，淀积或更厚的氧化硅，形成层间绝缘膜115。应理解，由TEOS形成的氧化硅膜有俘获电子的趋势。然而，氮化硅膜114俘获正电荷，这样就中和了电子。因而，毗邻由TEOS形成的氧化硅形成氮化硅膜是极为有利的。

[实施例7]

本发明的实施例7涉及使用依照本发明形成的电路基片制造TFT的液晶器件。图10表示液晶器件的意示电路图，内有一对基片，在双基片间设置液晶，其中的一个基片设有通常装配在计算机主板上的半导体芯片。因而，是一种小型的轻而薄的元件。

在图中，标号15表示液晶单元的基片。在基片15上，形成有源矩阵电路14，它包括若干象素，每个象素都包括一个TFT11、象素电极12以及辅助电容13。另外，在基片上由TFT形成x-译码器/驱动器，Y-译码器/驱动器以及XY-驱动器，用以驱动象素。当然，可以使用前述各实施例描述的TFT。再通过布线键合法或COG(把芯片装在玻璃上)法，在基片上形成半导体芯片。在图中，由这些芯片构成校正存储器、存储器、CPU以及输入端口。也可形成其它芯片。

输入端口读取从外边输入的信号，并转变为显示信号。校正存储器根据有源矩阵板的具体特性来校正每个象素的输入信号或类似信号。尤其，校正存储器包括存贮了该板的每个象素特别信息的非易失存储器，例如，当在一个电光器件中有一个点缺陷时，给缺陷周围的象素提供校正信号，这样就显不出缺陷。另外，当一个象素的亮度比其它象素低时，为补偿亮度，将一较强信息送到该象素。因为每个板内的象素的缺陷信息不同，故每个板内存贮在校正存储器内的信息也不同。

CPU和存储器的作用与常规计算机所用的相同。特别是，存储器包括一个具有与每个象素相对应的显示存储的RAM。这些芯片全是CMOS型的。

另外，一部分前述芯片是由本发明的TFT构成的。本实施例的液晶基片具有一个CPU和装配于其上的存储器，可与简单电子器件，如个人计算机相比。这对使液晶显示系统小型化及扩大应用是很有利的。

按下述方法形成象素TFT11。

参照图11A，在玻璃衬底101上通过溅射形成底层氧化硅膜102。然后，通过等离子CVD或低压热CVD形成厚的非晶硅膜。以加热或激光辐照使非晶硅膜结晶化，接着，将该膜刻成有源层103的图形。

参照图11B，通过等离子CVD或溅射，形成厚

的氧化硅膜104，作栅绝缘膜。再通过淀积含0.18wt％钪的厚

铝膜并刻图，形成栅电栅105。将该铝电极105在含5％酒石酸的乙二醇溶液中进行阳极氧化，形成厚的密实的阳极氧化膜108。

用栅电极和阳极氧化膜108作掩模，通过等离子掺杂，将磷离子，N型杂质引入部分有源层103，形成源、漏区110和113。因为有阳极氧化膜108存在，在沟道区3和源、漏区110和113之间形成一对偏移区128和129在掺入磷离子之后，用热处理或激光或强光辐照激活源、漏区。

参照图11C，用硅烷和铵，通过等离子CVD形成厚

的氮化硅膜114。随后，在300～500℃例如400℃的惰性气氛中加热整个结构。加热持续1小时。由此加热，含在氮化硅膜中的氢原子扩散到氧化硅膜104中，消除了由于磷掺杂步骤给氧化硅膜带来的缺陷。

再通过等离子CVD，用TEOS和氧做原始材料形成厚的氧化硅膜115。在等离子CVD过程中衬底温度为300～550℃。通过氧化硅膜115形成接触孔，通过接触孔形成源、漏电极116和117，如图11D所示。漏电极117与ITO制成的象素电极130连接。

依照本发明的N沟TFT的高阻区可以是N型导电区，掺C、N或O的区，也可是偏移栅区。再有还可以是它们中的二种或二种以上的组合。不管怎样，由于邻近高阻区，或与之直接接触，或有氧化硅膜介于其间，有能俘获正电荷的膜存在，则可避免在高阻区内出现寄生沟道。特别是，本发明有效地避免了在栅电压为数伏时迁移率的降低。因此，为使用N沟TFT作液晶器件的象素体管时，可控制精细电压，并重现具有灰度柔和的图象。

另外，本发明的TFT对三维IC的TFT是适合的，其中的TFT是形成在有集成电路形成的基片上。本发明的TFT也可形成在玻璃或树脂衬底上。无论如何，本发明的TFT是形成在绝缘衬底上的。

当本发明的TFT被用作电子光学器件的TFT，例如，用在同一衬底上具有外围电路的单片型有源矩阵电路时是极为有利的，因为本发明的TFT的漏电流(I截止电流)低，能用高电压驱动，并且可靠性高，而这些正是有源矩阵电路象素TFT所要求的。

可以用其它材料如氮化硅、氮氧化硅(SiON)来替代氧化硅作栅绝缘膜。另外，可使用这些材料的多层材料。

再有，用于本发明的氮化硅膜可有多层结构。例如，该膜包括第一和第三氮化硅层，其中的Si∶N比近似3∶4，及介于第一和第三层之间的第二氮化硅层。第二层膜中的Si∶N比为10∶1～10∶5。另外，第一层的厚度在10～

的范围内，例如

第二层为20～

例如而第三层为100～如这种结构可通过在淀积过程中改变含氮气体对含硅气体的流量比来形成。

虽然公开了关于本发明的优选实施方案的几种实施例，但应理解，本发明不应限于这些特别的实施例，在不脱离权利要求的精神实质前提下，普通技术人员可以作出许许多多的改型。

Claims

1.一种液晶显示器件，包括：

在具有绝缘表面的衬底上的硅岛，所述硅岛包括源极、漏极和位于所述源极和所述漏极之间的沟道；

毗邻所述沟道配置的栅电极，所述栅电极和所述沟道之间有栅绝缘层；

掺杂区，其掺杂浓度比所述源极和所述漏极的掺杂浓度要低，所述掺杂区配置在所述沟道与所述源极和所述漏极中的至少一个之间；和

在所述栅电极和所述硅岛上的包括氮化硅的层，所述层具有与所述栅绝缘层接触的部分，

其中所述栅绝缘层具有在所述沟道上的第一部分和在所述掺杂区上的第二部分，所述第二部分的至少一部分比所述第一部分要薄。

2.一种液晶显示器件，包括：

在所述栅电极和所述硅岛上的包括氮化硅的层，所述层具有分别与所述栅绝缘层、源极和漏极接触的部分，

3.一种液晶显示器件，包括：

其中所述栅绝缘层覆盖所述沟道、所述源极和所述漏极，且

4.一种液晶显示器件，包括：

其中所述栅绝缘层延伸过所述栅电极的侧边以覆盖所述掺杂区，且所述栅绝缘层在所述掺杂区一部分上的延伸部分比所述栅绝缘层在所述沟道上的一部分要薄。

5.一种液晶显示器件，包括：

6.一种半导体器件，包括：

在衬底上的绝缘膜上的单晶半导体岛，所述单晶半导体岛包括第一掺杂区、第二掺杂区和位于所述第一掺杂区和所述第二掺杂区之间的沟道区；

所述沟道区上的栅电极，所述栅电极和所述沟道区之间有绝缘层；

第一硅化金属区和第二硅化金属区；和

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

其中，所述氮化硅膜具有与所述绝缘层相接触的部分，

其中，所述第一掺杂区具有比所述第一硅化金属区低的掺杂浓度，并且位于所述沟道区与所述第一硅化金属区之间，

其中，所述第二掺杂区具有比所述第二硅化金属区低的掺杂浓度，并且位于所述沟道区与所述第二硅化金属区之间，及其中，所述氮化硅膜接触所述第一硅化金属区和第二硅化金属区的上表面。

7.如权利要求1到5中任一项所述的液晶显示器件，其特征在于，所述栅绝缘层包含氧化硅。

8.如权利要求1到5中任一项所述的液晶显示器件，其特征在于，所述栅绝缘层的厚度等于或小于

9.如权利要求1到5中任一项所述的液晶显示器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

10.如权利要求1到5中任一项所述的液晶显示器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

11.如权利要求1到5中任一项所述的液晶显示器件，还包括：

在所述包括氮化硅的层上的像素电极，所述像素电极电连接到源极和漏极中的一个。

12一种半导体器件，包括：

在具有绝缘表面的衬底上的硅岛，所述硅岛包括源区、漏区和位于所述源区和所述漏区之间的沟道区；

毗邻所述沟道区配置的栅电极，所述栅电极和所述沟道区之间有栅绝缘层；

掺杂区，其掺杂浓度比所述源区和所述漏区的掺杂浓度要低，所述掺杂区配置在所述沟道区与所述源区和所述漏区中的至少一个之间；和

其中所述栅绝缘层具有在所述沟道区上的第一部分和在所述掺杂区上的第二部分，所述第二部分的至少一部分比所述第一部分要薄。

13.一种半导体器件，包括：

在所述栅电极和所述硅岛上的包括氮化硅的层，所述层具有分别与所述栅绝缘层、源区和漏区接触的部分，

其中所述栅绝缘层具有在所述沟道区上的第一部分和在所述掺杂区上的第二部分，所述第二部分的至少一部分比所述第一部分的厚度要薄。

14.一种半导体器件，包括：

其中所述栅绝缘层覆盖所述沟道区、所述源区和所述漏区，以及

15.一种半导体器件，包括：

其中所述栅绝缘层延伸过所述栅电极的侧边以覆盖所述掺杂区，且所述栅绝缘层在所述掺杂区一部分上的延伸部分比所述栅绝缘层在所述沟道区上的一部分要薄。

16.一种半导体器件，包括：

掺杂区，其掺杂浓度比所述源区和所述漏区的掺杂浓度要低，并且所述掺杂区配置在所述沟道区与所述源区和所述漏区中的至少一个之间；和

17.一种半导体器件，包括：

在衬底上的绝缘层上的单晶半导体岛，所述单晶半导体岛包括第一掺杂区、第二掺杂区和位于所述第一掺杂区和所述第二掺杂区之间的沟道区；

所述沟道区上的栅电极；

第一硅化金属区和第二硅化金属区；

在所述第一掺杂区上并与所述第一掺杂区相接触的包括氧化硅的绝缘膜，和

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

其中，所述氮化硅膜具有与所述绝缘膜相接触的部分，

其中，所述第二掺杂区具有比所述第二硅化金属区低的掺杂浓度，并且位于所述沟道区与所述第二硅化金属区之间，及

其中，所述氮化硅膜接触所述第一硅化金属区的上表面。

18.如权利要求12所述的半导体器件，其特征在于，所述栅绝缘层包含氧化硅。

19.如权利要求13所述的半导体器件，其特征在于，所述栅绝缘层包含氧化硅。

20.如权利要求14所述的半导体器件，其特征在于，所述栅绝缘层包含氧化硅。

21.如权利要求15所述的半导体器件，其特征在于，所述栅绝缘层包含氧化硅。

22.如权利要求16所述的半导体器件，其特征在于，所述栅绝缘层包含氧化硅。

23.如权利要求17所述的半导体器件，其特征在于，所述绝缘膜包含氧化硅。

24.如权利要求12所述的半导体器件，其特征在于，所述栅绝缘层的厚度等于或小于

25.如权利要求13所述的半导体器件，其特征在于，所述栅绝缘层的厚度等于或小于

26.如权利要求14所述的半导体器件，其特征在于，所述栅绝缘层的厚度等于或小于

27.如权利要求15所述的半导体器件，其特征在于，所述栅绝缘层的厚度等于或小于

28.如权利要求16所述的半导体器件，其特征在于，所述栅绝缘层的厚度等于或小于

29.如权利要求17所述的半导体器件，其特征在于，所述绝缘膜的厚度等于或小于

30.如权利要求12所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

31.如权利要求13所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

32.如权利要求14所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

33.如权利要求15所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

34.如权利要求16所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是N-沟道型薄膜晶体管。

35.如权利要求17所述的半导体器件，其特征在于，包括所述单晶半导体岛的薄膜晶体管是N-沟道型薄膜晶体管。

36.如权利要求12所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

37.如权利要求13所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

38.如权利要求14所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

39.如权利要求15所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

40.如权利要求16所述的半导体器件，其特征在于，包括所述硅岛的薄膜晶体管是P-沟道型薄膜晶体管。

41.如权利要求17所述的半导体器件，其特征在于，包括所述单晶半导体岛的薄膜晶体管是P-沟道型薄膜晶体管。

42.如权利要求12所述的半导体器件，还包括：

在所述包括氮化硅的层上的像素电极，所述像素电极电连接到所述源区和所述漏区中的一个。

43.如权利要求13所述的半导体器件，还包括：

44.如权利要求14所述的半导体器件，还包括：

45.如权利要求15所述的半导体器件，还包括：

46.如权利要求16所述的半导体器件，还包括：

47.如权利要求17所述的半导体器件，还包括：

在所述包括氮化硅的层上的像素电极，所述像素电极电连接到所述第一硅化金属区和所述第二硅化金属区中的一个。

48.如权利要求6所述的半导体器件，其中，所述栅电极由选自如下构成的组中的材料制成：铝、钽、钛和硅。

49.如权利要求6所述的半导体器件，其中，所述第一硅化金属区是选自由如下金属构成的组中的金属的硅化物：钛、镍、钼、钨、铂和钯。

50.如权利要求6所述的半导体器件，其中，所述第一硅化金属区的薄层电阻是10-50Ω/口，并且所述第一掺杂区的薄层电阻是10-500kΩ/口。

51.如权利要求6所述的半导体器件，其中，所述氮化硅膜厚为200-

52.如权利要求6所述的半导体器件，其中，所述衬底是硅片。

53.如权利要求17所述的半导体器件，其中，所述第一硅化金属区是选自由如下金属构成的组中的金属的硅化物：钛、镍、钼、钨、铂和钯。

54.如权利要求17所述的半导体器件，其中，所述第一硅化金属区的薄层电阻是10-50Ω/口，并且所述第一掺杂区的薄层电阻是10-500kΩ/口。

55.如权利要求17所述的半导体器件，其中，所述氮化硅膜厚为200-

56.如权利要求17所述的半导体器件，其中，所述衬底是硅片。

57.一种半导体器件，包括：

第一硅化金属区和第二硅化金属区；和

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

在所述氮化硅膜上的包括氧化硅的层间绝缘膜，

其中，所述氮化硅膜具有与所述绝缘层相接触的部分，

其中，所述氮化硅膜与所述第一硅化金属区和所述第二硅化金属区的上表面相接触。

58.如权利要求57所述的半导体器件，其中，所述第一硅化金属区是选自由如下金属构成的组中的金属的硅化物：钛、镍、钼、钨、铂和钯。

59.如权利要求57所述的半导体器件，其中，所述第一硅化金属区的薄层电阻是10-50Ω/口，并且所述第一掺杂区的薄层电阻是10-500kΩ/口。

60.如权利要求57所述的半导体器件，其中，所述氮化硅膜厚为200-

61.如权利要求57所述的半导体器件，其中，所述衬底是硅片。

62.一种半导体器件，包括：

在所述沟道区上的栅电极，所述栅电极和所述沟道区之间有绝缘层；

第一硅化金属区和第二硅化金属区；和

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

其中，所述氮化硅膜具有与所述绝缘层相接触的部分，

其中所述第一掺杂区和所述第二掺杂区中的每个都包括硅化镍，并且所述氮化硅膜与所述第一硅化金属区的上表面相接触。

63.如权利要求62所述的半导体器件，其中，所述栅电极由选自如下构成的组中的材料制成：铝、钽、钛和硅。

64.如权利要求62所述的半导体器件，其中，所述氮化硅膜厚为200-

65.如权利要求62所述的半导体器件，其中，所述衬底是硅片。

66.一种半导体器件，包括：

在所述沟道区上的栅电极；

第一硅化金属区和第二硅化金属区；

在所述掺杂区上并与所述掺杂区相接触的包括氧化硅的绝缘膜，和

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

其中，所述氮化硅膜具有与所述绝缘膜相接触的部分，

其中所述第一掺杂区和所述第二掺杂区中的每个都包括硅化镍，并且所述氮化硅膜与所述第一硅化金属区的上表面相接触，

其中所述栅电极位于所述沟道区上，所述栅电极和所述沟道区之间有所述绝缘膜。

67.如权利要求66所述的半导体器件，其中，所述氮化硅膜厚为200-

68.如权利要求66所述的半导体器件，其中，所述衬底是硅片。

69.一种半导体器件，包括：

第一硅化金属区和第二硅化金属区；

在所述栅电极和所述单晶半导体岛上的氮化硅膜，

在所述氮化硅膜上的包括氧化硅的层间绝缘膜，

其中，所述氮化硅膜具有与所述绝缘层相接触的部分，

其中所述第一硅化金属区和所述第二硅化金属区中的每个都包括硅化镍，并且所述氮化硅膜与所述第一硅化金属区的上表面相接触。

70.如权利要求69所述的半导体器件，其中，所述氮化硅膜厚为200-

71.如权利要求69所述的半导体器件，其中，所述衬底是硅片。