CN101933148B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN101933148B
CN101933148B CN200980102800.1A CN200980102800A CN101933148B CN 101933148 B CN101933148 B CN 101933148B CN 200980102800 A CN200980102800 A CN 200980102800A CN 101933148 B CN101933148 B CN 101933148B
Authority
CN
China
Prior art keywords
mentioned
semiconductor element
layer
film
oxygen containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980102800.1A
Other languages
English (en)
Other versions
CN101933148A (zh
Inventor
齐藤裕一
守口正生
河野昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101933148A publication Critical patent/CN101933148A/zh
Application granted granted Critical
Publication of CN101933148B publication Critical patent/CN101933148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体元件101具备：基板1；活性层4，形成于基板1上，具有沟道区域4c和分别位于沟道区域4c两侧的第1区域4a和第2区域4b；第1接触层6a和第2接触层6b，分别与活性层4的第1区域4a及第2区域4b相接；第1电极7，通过第1接触层6a而与第1区域4a电连接；第2电极8，通过第2接触层6b而与第2区域4b电连接；以及栅极电极2，其各种栅极绝缘层3与活性层4相对设置，控制沟道区域4c的导电性。活性层4含有硅，在活性层4与第1接触层和第2接触层6a、6b之间还具备含氧的硅层5，含氧的硅层5以比活性层4和第1接触层及第2接触层6a、6b高的浓度含有氧。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法。 
背景技术
液晶显示装置等所用的有源矩阵基板按每个像素具备薄膜晶体管(Thin Film Transistor；以下称为“TFT”)等开关元件。作为这样的开关元件，以前广泛采用将非晶硅膜作为活性层的TFT(以下称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下称为“多晶硅TFT”)。 
多晶硅膜的电子及空穴的迁移率比非晶硅膜的迁移率高，因而多晶硅TFT具有比非晶硅TFT高的导通电流，可进行高速动作。因此，当用多晶硅TFT形成有源矩阵基板时，不仅能使用多晶硅TFT作为开关元件，而且能将其用于驱动器等周边电路。因此，具有能在同一基板上一体形成驱动器等周边电路的一部分或全部和显示部的优点。另外，还具有能以较短的开关时间对液晶显示装置等的像素电容进行充电的优点。 
但是，当要制造多晶硅TFT时，除需要进行用于使非晶硅膜晶化的激光晶化工序以外，还需要进行热退火工序、离子掺杂工序等复杂的工序，存在基板的每单位面积的制造成本变高的问题。因而，多晶硅TFT主要用于中型和小型的液晶显示装置。 
另一方面，非晶硅膜比多晶硅膜容易形成，因而利于大面积化。因此，非晶硅TFT适用于需要大面积的装置的有源矩阵基板。尽管具有比多晶硅TFT低的导通电流，非晶硅TFT仍然用于很多液晶电视的有源矩阵基板。 
然而，当使用非晶硅TFT时，因为非晶硅膜的迁移率低，所以其高性能化受到限制。特别是近几年对于液晶电视等液晶显示装置除强烈要求大型化之外，还强烈要求高画质化和低功耗化，非晶硅TFT难以充分应对这样的要求。 
因此，为了在抑制制造工序数量、制造成本的情况下实现更高性能的TFT，正在尝试使用非晶硅、多晶硅以外的材料作为TFT的活性层的材料。专利文献1、专利文献2和非专利文献1中提出用微晶硅(μc-Si)膜形成TFT的活性层。这样的TFT称为“微晶硅TFT”。 
微晶硅膜是在内部具有微晶粒的硅膜，微晶粒的晶界主要是非晶相。即，具有微晶粒和非晶相的混合状态。各微晶粒的尺寸比多晶硅膜中包含的晶粒的尺寸小。还有，后面详述，在微晶硅膜中，各微晶粒具有例如从基板面按柱状生长的柱状形状。 
微晶硅膜可只通过采用等离子CVD法等的成膜工序来形成。作为原料气体，可采用用氢气稀释了的硅烷气体。在形成多晶硅膜时，用CVD装置等形成非晶硅膜之后，需要利用激光、热使非晶硅膜晶化的工序(退火工序)。相比之下，在形成微晶硅膜时，可利用CVD装置等形成包含基本结晶相的微晶硅膜，因而能省去利用激光、热的退火工序。这样，以比多晶硅膜的形成所需的工序数量少的工序数量来形成微晶硅膜，因而能以与非晶硅TFT相同程度的生产率，即相同程度的工序数量和成本来制造微晶硅TFT。还有，也可以利用用于制造非晶硅TFT的装置来制造微晶硅TFT。 
微晶硅膜具有比非晶硅膜高的迁移率，因而用微晶硅膜能获得比非晶硅TFT高的导通电流。还有，微晶硅膜不用像多晶硅膜那样进行复杂的工序就能形成，因而大面积化也容易。 
专利文献1中记载了用微晶硅膜作为TFT的活性层来获得非晶硅TFT的1.5倍的导通电流的情况。还有，非专利文献1中记载了用由微晶硅和非晶硅构成的半导体膜来获得导通/截止电流比为106、迁移率为约1cm2/Vs、阈值为约5V的TFT。该迁移率是非晶硅TFT的迁移率的同等以上。另外，在非专利文献1所记载的TFT中，为了降低截止电流，在微晶硅层上形成了非晶硅层。 
再有，专利文献2中披露了采用微晶硅的反交错型的TFT。 
专利文献1：日本特开平6-196701号公报 
专利文献2：日本特开平5-304171号公报 
非专利文献1：Zhongyang Xu等“A Novel Thin-film Transistors With μc-Si/a-Si Dual Active Layer Structure For AM-LCD”ID W′96Proceedings of The Third International Display Workshops VOLUME1，1996，p.117-120 
发明内容
发明要解决的问题
本发明的发明者研究后发现，专利文献1和专利文献2等中记载的现有微晶硅TFT，虽然能获得比非晶硅TFT高的迁移率和导通电流，但是存在截止电流比非晶硅TFT大得多的问题。因此，当用微晶硅TFT作为液晶显示装置的开关元件时，存在不能充分保持像素电位的可能性。还有，当用于液晶显示装置的驱动器等周边电路时，有时难以降低消耗功率。 
本发明是鉴于上述现状而完成的，其目的在于提供一种确保迁移率和导通电流的情况下降低了截止电流的半导体元件。 
用于解决问题的方案
本发明的半导体元件，具备：基板；活性层，形成于上述基板，具有沟道区域和分别位于上述沟道区域两侧的第1区域和第2区域；第1接触层和第2接触层，分别与上述活性层的第1区域和第2区域相接；第1电极，通过上述第1接触层与上述第1区域电连接；第2电极，通过上述第2接触层与上述第2区域电连接；以及栅极电极，隔着栅极绝缘层与上述活性层相对设置，控制上述沟道区域的导电性，其中，上述活性层含有硅，在上述活性层与上述第1接触层和第2接触层之间还具备含氧的硅层，上述含氧的硅层以比上述活性层和上述第1接触层及第2接触层高的浓度含有氧。 
在有的优选实施方式中，上述活性层由具有晶粒和非晶相的微晶硅膜形成。 
优选上述非晶相在上述微晶硅膜中占的体积率为5％以上95％以下。 
优选上述含氧的硅层以比1×1020atoms/cm3高的浓度含有氧。 
上述栅极电极可以设置在上述活性层和上述基板之间。 
上述半导体元件可以具有沟道保护型构造。 
本发明的有源矩阵基板具备上述半导体元件。还有，本发明的显示装置具备上述半导体元件。 
本发明的半导体元件的制造方法包括：(A)在基板上形成栅极电极的工序；(B)形成栅极绝缘层来覆盖上述栅极电极的工序；(C)在上述栅极绝缘层上形成成为活性层的具有晶粒和非晶相的微晶硅膜的工序；(D)在上述微晶硅膜中的至少位于成为沟道区域的部分的两端的第1区域和第2区域上形成含氧的硅膜的工序；(E)形成通过上述含氧的硅膜与上述第1区域电连接的第1接触层和通过上述含氧的硅膜与上述第2区域电连接的第2接触层的工序；以及(F)形成与上述第1接触层电连接的源极电极和与上述第2接触层电连接的漏极电极的工序。 
在有的优选实施方式中，上述工序(C)和上述工序(D)在同一腔内连续进行。 
在有的优选实施方式中，上述工序(D)包括通过使上述微晶硅膜的表面氧化而在上述微晶硅膜上形成含氧的硅膜的工序。 
在有的优选实施方式中，在上述工序(C)之后包括进行上述微晶硅膜的图案化的工序(G)，在上述工序(D)之后还包括进行上述含氧的硅膜的图案化的工序(H)，上述工序(G)和上述工序(H)同时进行。 
在有的优选实施方式中，上述工序(E)包括在上述含氧的硅膜上形成接触层形成用的半导体膜的工序(E1)和通过进行上述半导体膜的图案化而形成上述第1接触层和第2接触层的工序(E2)，上述工序(E2)包括将上述含氧的硅膜作为蚀刻停止层而蚀刻上述半导体膜的工序。 
在有的优选实施方式中，在上述工序(C)和上述工序(E)之间，还包括形成对上述微晶硅膜中的至少成为沟道区域的部分进行覆盖的蚀刻停止层的工序，上述工序(D)是在上述微晶硅膜中的未被上述蚀刻停止层覆盖的部分上形成含氧的硅膜的工序。 
发明效果
根据本发明，通过在活性层和接触层之间设置含氧的硅层，不使迁移率和导通电流下降就能降低截止电流。因而，能获得与现有情况相比导通截止电流比高的薄膜晶体管。 
当将本发明应用于微晶硅TFT时，能获得具有高的导通截止电流比，且生产率优良的TFT，因而是有利的。 
还有，根据本发明的半导体元件的制造方法，不增加制造工序数量和制造成本就能制造导通截止电流比高的薄膜晶体管。特别是若在制造微晶硅TFT时使用本发明，就能更有效地提高生产率和TFT特性。 
再有，将本发明应用于沟道蚀刻型的薄膜晶体管的情况下，若将含氧的硅层用作蚀刻停止层进行沟道蚀刻，就能降低沟道蚀刻对活性层的损害。因而，能抑制活性层在基板面内的特性偏差，提高薄膜晶体管的性能和可靠性。 
图1的(a)～(c)是示意地表示本发明的实施方式1的半导体元件的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
附图说明
图2是表示本发明的实施方式1的半导体元件的制造方法的一个例子的图。 
图3的(a)～(c)是用于说明本发明的实施方式1的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图4的(a)～(c)是用于说明本发明的实施方式1的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图5的(a)～(c)是用于说明本发明的实施方式1的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a) 所示的A-A′线和B-B′线的截面图。 
图5的(a)～(c)是用于说明本发明的实施方式1的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图6的(a)～(c)是用于说明本发明的实施方式1的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图7的(a)～(c)是示意地表示比较例1的半导体元件的图， 
(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图8是表示实施例和比较例1、2的半导体元件的电流-电压特性的坐标图。 
图9的(a)～(c)是示意地表示本发明的实施方式2的半导体元件的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图10的(a)～(c)是示意地表示本发明的实施方式3的半导体元件的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图11的(a)～(c)是示意地表示本发明的实施方式4的半导体元件的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图12是表示本发明的实施方式4的半导体元件的制造方法的一个例子的图。 
图13的(a)～(c)是用于说明本发明的实施方式4的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图14的(a)～(c)是用于说明本发明的实施方式4的半导体元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图15的(a)～(c)是用于说明本发明的实施方式4的半导体 元件的制造工序的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图16的(a)～(c)是示意地表示参考例的半导体元件的图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
图17的(a)～(c)是示意地表示本发明的实施方式5的半导体元件的图，(a)是半导体元件的平面图，(b)是沿着A-A′线的截面图，(c)沿着B-B′线的截面图。 
图18是示意地表示本发明的实施方式6的半导体元件的截面图。 
图19是示意地表示本发明的实施方式7的半导体元件的截面图。 
图20的(a)是示意地表示采用了本发明的半导体元件的液晶显示装置的截面图，(b)是示意地表示(a)的液晶显示装置的有源矩阵基板的俯视图。 
图21的(a)～(c)分别是例示非晶硅膜、多晶硅膜和微晶硅膜的示意性放大截面图。 
图22(a)～(c)是例示本发明的实施方式1的半导体元件的其它构成的示意图，(a)是平面图，(b)和(c)分别是沿着(a)所示的A-A′线和B-B′线的截面图。 
附图标记说明：
1：基板；2：栅极电极；3：栅极绝缘层；4、74：微晶硅层；4a、4b、74a、74b：微晶硅层的区域；4c：微晶硅层的沟道区域；5：含氧的硅层；6a、6b：接触层；7：源极电极；8：漏极电极；9：间隙部；10：微晶硅膜；11：含氧的硅膜；12：n+型硅膜；10′：微晶硅加工膜；11′：含氧的硅加工膜；12′：n+型硅加工膜；15：抗蚀剂图案膜；16、19：侧壁；17：蚀刻停止层；18：氮化硅膜；40：硅层；40L：下层；40U：上层；40a、40b：硅层的区域；40c：硅层的沟道区域；72：凹部；78：钝化膜；79：平坦化膜；80：透明电极；101、102、103、104、105、106、107、108：半导体元件； 201、202：半导体元件。 
具体实施方式
本发明是具备含有硅的活性层、源极电极和漏极电极、分别配置在活性层和源极及漏极电极之间的第1接触层和第2接触层的半导体元件，其特征在于，在活性层和第1接触层及第2接触层之间还具备含氧的硅层。“含氧的硅层”是指由含有硅的材料构成，以比活性层和第1接触层、第2接触层高的浓度含有氧的层。因此，除含有硅和氧之外还可以含有其它材料。 
根据本发明，设置在活性层与第1接触层及第2接触层之间的含氧的硅层作为电阻体工作，因而可以降低截止电流。另一方面，导通电流几乎不由于含氧的硅层而下降。结果，能改善半导体元件的导通截止电流比(导通电流和截止电流的比，以下简称“导通截止比”)。 
优选含氧的硅层的氧浓度为1×1020atoms/cm3以上，由此，能更可靠地降低半导体元件的截止电流。更优选1×1021atoms/cm3以上。当氧浓度为1×1021atoms/cm3以上时，含氧的硅层的电阻急剧地上升，因而能大幅度降低截止电流，能更有效地提高导通截止比。另一方面，当氧浓度超过1×1023atoms/cm3时，含氧的硅层的电阻变得过高，有可能妨碍半导体元件的动作，所以优选氧浓度为1×1023atoms/cm3以下。另外，含氧的硅层的氧浓度例如可通过二次离子质量分析(SIMS)来测量。 
含氧的硅层的厚度也取决于含氧的硅层的氧浓度，不过，优选例如1nm以上30nm以下。只要是1nm以上，就能更可靠地降低截止电流。另一方面，当超过30nm时，含氧的硅层的电阻变得过大，导通电流有可能下降。 
含氧的硅层也可以是活性层的表面氧化膜。这样就不需要用于形成含氧的硅层的制膜装置，因而能提高半导体元件的生产率。或者，含氧的硅层也可以是以CVD法等在活性层上形成的沉积膜。该情况下，例如当用等离子CVD装置连续形成活性层和含氧的硅层 时，能减少制造工序数量，因而是有利的。 
优选活性层含有微晶硅膜。在用微晶硅膜作为活性层的现有微晶硅TFT中，活性层的迁移率高，因而能加大导通电流，不过，同时截止电流也会变大，不能得到良好的导通截止比。相比之下，当将本发明应用于微晶硅TFT时，能在确保导通电流的情况下降低截止电流，因而能特别有效地改善导通截止比。 
此处，详细地说明微晶硅膜。 
微晶硅膜具有晶质硅相和非晶质硅相混合的构造。非晶相在微晶硅膜中占的体积率能控制在例如5％以上95％以下的范围。另外，优选非晶相的体积率为5％以上40％以下，由此，能更有效地改善TFT的导通截止比。还有，当对微晶硅膜进行利用可见光的拉曼散射谱分析时，其谱在作为晶质硅的峰的520cm-1的波长具有最高的峰，并且在作为非晶硅的峰的480cm-1的波长具有宽广的峰。480cm-1附近的非晶硅的峰高度为520cm-1附近看到的晶质硅的峰高度的例如1/30以上1以下。 
为了比较，当对多晶硅膜进行拉曼散射谱分析时，几乎确认不到非晶成分，非晶硅的峰的高度大致为零。 
另外，形成多晶硅膜时，根据晶化条件，有时会局部地残留非晶相，不过，即使这种情况下，非晶相在多晶硅膜中占的体积率大概也不到5％，拉曼散射谱分析给出的非晶硅的峰高度不到多晶硅的峰高度的大概1/30。 
这样的微晶硅膜可以通过CCP(电容耦合等离子)方式、例如ICP(感应耦合等离子)方式那样的高密度等离子CVD来形成。可以通过等离子CVD的条件来调整上述峰强度比。 
以下，参照附图，通过与多晶硅膜和非晶硅膜的构造进行比较来说明本发明的实施方式所适用的微晶硅膜的构造。 
图21的(a)～(c)分别是例示非晶硅膜、多晶硅膜和微晶硅膜的示意性放大截面图。 
非晶硅膜，如图21的(a)所示，由非晶相构成。这样的非晶硅膜通常通过等离子CVD法等形成于基板91上。 
多晶硅膜，如图21的(b)所示，由以结晶晶界92规定的多个晶粒93构成。还有，多晶硅膜大致由结晶硅构成，结晶晶界92在多晶硅膜中占的体积率极小。多晶硅膜例如是对基板91上形成的非晶硅膜，进行利用激光、热的晶化工序来获得。 
微晶硅膜，如图21的(c)所示，包含微晶粒94和由非晶相构成的结晶晶界95。还有，在微晶硅膜的基板侧，形成了薄的非晶层(以下称为“潜伏层”)96。在该例中，粒晶晶界95和潜伏层96成为微晶硅膜的“非晶相”97，多个微晶粒94成为“晶质硅相”。 
还有，在图21的(c)所示的例子中，各微晶粒94沿着微晶硅膜的厚度方向，从潜伏层96上到微晶硅膜的上面按柱状延伸。这样的微晶硅膜，例如可以将用氢气稀释了的硅烷气体作为原料气体，采用与非晶硅膜的制作方法同样的等离子CVD法来形成。 
微晶粒94比多晶硅膜的晶粒93(图21的(b))小。当用透射型电子显微镜(TEM)观察微晶硅膜的截面时，微晶粒94的平均粒径为2nm以上300nm以下。因此，微晶粒94的结晶断面与半导体元件的大小相比充分小，因而能使半导体元件的特性均匀化。 
潜伏层96在微晶硅膜的成膜初期容易生长。潜伏层96的厚度取决于微晶硅膜的成膜条件，例如为数nm。但是，特别是使用高密度等离子CVD的情况下等，根据微晶硅膜的成膜条件、成膜方法的不同，也有几乎看不到潜伏层96的情况。 
在图21的(c)所示的微晶硅膜中，各微晶粒94是在基板91的大致法线方向延伸的柱状，不过，微晶硅膜的构造随微晶硅膜的形成方法、条件而不同，不限于图示的构造。但是，不论微晶硅膜的构造如何，优选微晶硅膜中的非晶相的体积率和峰强度比(非晶硅的峰高度对晶质硅的峰高度的比)处于上述范围内，由此就能实现具有高导通特性的TFT。 
本发明能特别适用于沟道蚀刻型的微晶硅TFT。以前存在的问题是，当用微晶硅膜形成沟道蚀刻型的TFT时，沟道蚀刻使得微晶硅容易受伤害；由于基板面内的蚀刻率偏差，容易产生基板面内的迁移率等的特性偏差。相比之下，在本实施方式中，利用含氧的硅 层作为蚀刻停止层，可以选择性地蚀刻第1接触层和第2接触层，因而能抑制基板面内的特性偏差。因此，能提高微晶硅TFT的特性和可靠性，并且提高生产率。 
再有，优选本实施方式的半导体元件为具有底栅构造的微晶硅TFT。现有非晶硅TFT大多为底栅构造，因而能利用现有非晶硅TFT的制作所使用的制造设备，能实现量产性高的工艺。 
本发明的半导体元件能广泛适用于有源矩阵基板等电路基板、具备这样的电路基板的液晶显示装置、有机电致发光显示装置等显示装置以及摄像装置等具备TFT的装置。 
(实施方式1) 
以下，参照附图来说明本发明的半导体元件的实施方式1。本实施方式的半导体元件是将微晶硅膜作为活性层的微晶硅TFT。 
图1是示意地表示本实施方式的半导体元件的结构的图，图1的(a)是半导体元件的平面图，图1的(b)是沿着图1的(a)的A-A′线的截面图，图1的(c)是沿着图1的(a)的B-B′线的截面图。 
半导体元件101是具有底栅构造的反交错沟道蚀刻型TFT，具备玻璃基板等基板1、在基板1上形成的栅极电极2、在基板1上覆盖栅极电极2而形成的栅极绝缘层3、在栅极绝缘层3上形成的微晶硅层4、含氧的硅层5、接触层6a、6b以及在接触层6a、6b上形成的源极电极7和漏极电极8。微晶硅层4发挥活性层的功能，具有沟道区域4c和分别位于沟道区域4c两侧第1区域和第2区域4a、4b。第1区域4a通过接触层6a而与源极电极7电连接。还有，第2区域4b通过接触层6b而与漏极电极8电连接。栅极电极2与微晶硅层4隔着栅极绝缘层3配置，控制沟道区域4c的导电性。含氧的硅层5配置在微晶硅层4和接触层6a、6b之间。还有，在本实施方式中，将含氧的硅层5、接触层6a、6b、源极电极7和漏极电极8图案化，使它们不位于沟道区域4c上，由此，在沟道区域4c上形成间隙部9。 
微晶硅层4，如参照图21的(c)说明的那样，具有多个柱状的微晶粒和由非晶相构成的结晶晶界。非晶相在微晶硅层4中占的体积率例如为5％以上40％以下。还有，拉曼散射谱分析所给出的非 晶相的峰高度为微结晶部分的峰高度的1/10～1/3倍。另外，也可以用非晶硅层、多晶硅层代替微晶硅层4作为活性层。 
接触层6a、6b是为了使微晶硅层4与源极电极7及漏极电极8之间的电导通变得良好而设置的，例如用n+型硅来形成。另外，接触层6a、6b可以是多晶硅层、微晶硅层或非晶硅层等的单一层，也可以具有包含这些层中的至少一种的层叠构造。 
在半导体元件101中，电流在源极电极7和漏极电极8之间流动。例如，电流从源极电极7向漏极电极8方向流动时，该电流从源极电极7经由接触层6a和含氧的硅层5，流到微晶硅层4的沟道区域4c，此后，再次经由含氧的硅层5和接触层6b而到达漏极电极8。这样，在源极电极7和漏极电极8之间流动的电流的路径上，设有电阻比微晶硅层4高的含氧的硅层5，在截止状态下，含氧的硅层5仍然为电阻，因而能降低截止电流。另一方面，在导通状态下，施加于栅极电极2的电压使得可动电荷集聚于微晶硅层4。因此，源极电极7和微晶硅层4之间、漏极电极8和微晶硅层4之间的电流由于隧道效应而能在低的电阻下流动，不会由于含氧的硅层5的电阻而大受影响。因此，与现有情况相比，能大幅度提高导通截止比。另外，电流从漏极电极8向源极电极7流动时为其相反路径，可以同样考虑。 
还有，在本实施方式中，使用具有比非晶硅层高的迁移率的微晶硅层4作为活性层，因而与现有非晶硅TFT相比能流过大的导通电流，能得到优良的导通特性。 
另外，虽未图示，不过，与一般的TFT同样，在源极电极7和漏极电极8的上部，可以设置钝化膜来覆盖间隙部9及其周边。该钝化膜可以是氮化硅等无机材料的膜或者丙烯树脂等有机膜，也可以是它们的层叠物。在本实施方式和以下叙述的实施方式中，以没有这样的钝化膜的半导体元件作为例子，不过，设有钝化膜的半导体元件也包含在本发明的半导体元件中。 
在本实施方式和以下叙述的实施方式中，含氧的硅层5与微晶硅层4和接触层6a、6b相接，不过，含氧的硅层5只要形成于源极电极7和漏极电极8之间的电流路径上即可，也可以不与微晶硅层4和 接触层6a、6b相接。例如，也可以在含氧的硅层5和微晶硅层4之间设置非晶硅层。同样，也可以在含氧的硅层5和接触层6a、6b之间设置非晶硅层。 
还有，微晶硅层4是单层，不过，微晶硅4可以具有层叠构造。再有，半导体元件101的活性层不是必须只由微晶硅层4构成，例如也可以具有微晶硅层和非晶硅层的层叠构造。栅极电极2、源极电极7和漏极电极8也不是必须只由单一金属层等导电物层构成，也可以具有由同一或多个导电物层构成的层叠构造。 
作为基板1，除可以采用玻璃基板以外，也可以采用塑料基板等绝缘基板。或者，也可以采用表面具有绝缘膜的不锈钢基板。另外，基板1也可以不是透明基板。 
虽然未图示，不过，可将用于向栅极电极2输入规定电压等电信号的开口部适当地设置于栅极绝缘层3。因此，本发明的半导体元件中也包含利用光刻等方法设置了这样的开口部的半导体元件。也可以具有如下结构：栅极电极2、源极电极7和漏极电极8通过开口部、配线适当连接，能从外部输入电信号。 
<半导体元件101的制造方法> 
下面，参照附图来说明本实施方式的半导体元件101的制造方法的一个例子。 
图2是用于说明本实施方式的制造方法的概要的图。如图2所示，半导体元件101的制造方法包括：形成栅极电极的栅极电极形成工序S71；形成栅极绝缘层和成为活性层的岛状的半导体层的栅极绝缘层/半导体层形成工序S 72；形成源极和漏极电极的源极/漏极电极形成工序S73；以及对源极和漏极电极进行电分离的源极/漏极分离工序S74。 
以下，参照图3～图6按每个工序详细地进行说明。图3～图6是用于说明半导体元件101的制造方法的工序图。图3的(a)是平面图，图3的(b)是沿着图3的(a)所示的A-A′线的截面图，图3的(c)是沿着图3的(a)所示的B-B′线的截面图。图4～图6也同样，各图的(a)是平面图，各图的(b)是沿着对应的平面图的A-A′ 线的截面图，各图的(c)是沿着对应的平面图的B-B′线的截面图。 
(1)栅极电极形成工序S71 
如图3的(a)～(c)所示，在基板1上形成栅极金属膜，将其图案化而形成栅极电极2。 
具体而言，首先，以使用氩(Ar)气体的溅射法在玻璃基板等基板1上以0.2μm的厚度沉积钼(Mo)而形成栅极金属膜(未图示)。形成栅极金属膜时的基板1的温度为200～300℃。 
接着，在栅极金属膜上形成光致抗蚀剂材料的抗蚀剂图案膜(未图示)，以该抗蚀剂图案膜为掩模进行栅极金属膜的图案化(光刻工序)。由此得到栅极电极2。栅极金属膜的蚀刻例如采用湿蚀刻法。作为蚀刻剂，可采用由10～80重量％的磷酸、1～10重量％的硝酸、1～10重量％的醋酸和其余的水组成的溶液。蚀刻结束后，用含有有机碱的剥离液除去抗蚀剂图案膜。 
栅极电极2的材料除可以是钼(Mo)以外，还可以是铟锡氧化物(ITO)、钨(W)、铜(Cu)、铬(Cr)、钽(Ta)、铝(Al)、钛(Ti)等单体金属，或者它们之中含有氮、氧或其它金属的材料。栅极电极2可以是使用上述材料的单一层，也可以具有层叠构造。例如，栅极电极2可以是钛和铝的Ti/Al/Ti层叠膜，也可以是钛和铜的Ti/Cu/Ti层叠膜，或者铜和钼的Mo/Cu/Mo层叠膜。 
作为栅极金属膜的形成方法，除可以采用溅射法以外，还可以采用蒸镀法等。栅极金属膜的厚度也没有特别限制。还有，栅极金属膜的蚀刻方法也不限于上述湿蚀刻法，还可以采用将氯(Cl2)气体和三氯化硼(BCl3)气体、四氟化碳(CF4)气体、氧(O2)等组合的干蚀刻法等。 
(2)栅极绝缘层和半导体层形成工序S72 
接着，如图4的(a)～(c)所示，在栅极电极2上，按顺序形成栅极绝缘层3、微晶硅膜10和含氧的硅膜11。 
首先，在形成了栅极电极2的基板1，以等离子化学气相生长(PECVD)法，形成由氮化硅(SiNx)构成的栅极绝缘层(厚度：例如0.4μm)3。在本实施方式中，用具有平行平板型(电容耦合型) 的电极构造的成膜腔，在基板温度：300℃，压力：50～300Pa，功率密度：10～20mW/cm2的条件下进行栅极绝缘层3的形成。还有，作为成膜用的气体，采用硅烷(SiH4)、氨(NH3)和氮(N2)的混合气体。 
接着，用同一成膜腔，形成微晶硅膜(厚度：例如0.12μm)10。在本实施方式中，微晶硅膜10的形成是在基板温度：250～300℃，压力：50～300Pa，功率密度：5～30mW/cm2的条件下进行，作为成膜用的气体，采用以氢气稀释了的硅烷气体。硅烷(SiH4)和氢(H2)的流量比为1∶200～1∶1000。 
之后，从成膜腔取出形成了微晶硅膜10的基板1，将其置于含氧的空气中。此时的基板温度为15～30℃，置于空气中的时间为24～48小时。由此，将微晶硅膜10的表面氧化，得到表面氧化膜(含氧的硅膜)11。在本实施方式中，含氧的硅膜11的厚度为1～10nm，氧浓度为1×1021～1×1022atoms/cm3。另外，置于空气中时的基板温度、时间等不限于上述温度、时间，可适当地选择。还有，在形成含氧的硅膜11之前，在微晶硅膜10上形成了表面氧化膜的情况下，也可以用氟化氢水一下除去该表面氧化膜之后，以上述方法形成含氧的硅膜11。 
含氧的硅膜11的形成方法只要是能形成含有氧的硅膜的方法即可，也可以通过利用臭氧的表面氧化法、利用氧等离子的氧化法、利用氧化性药品的氧化法等来形成微晶硅膜10的表面氧化膜。或者，也可以采用PECVD法等，在微晶硅膜10上形成氧化硅膜等含有氧和硅的膜。 
接着，在含氧的硅膜11上形成n+型硅膜(厚度：例如0.05μm)之后，通过光刻进行微晶硅膜10、含氧的硅膜11和n+型硅膜的图案化。由此，如图5的(a)～(c)所示，得到岛状的微晶硅加工膜10′、含氧的硅加工膜11′、n+型硅加工膜12′。该加工膜10′、11′、12′，如图5的(b)所示，在沿着沟道方向的截面具有覆盖栅极电极2的图案。 
n+型硅膜的形成可以用PECVD法进行。在本实施方式中，用 具有平行平板型(电容耦合型)的电极构造的成膜腔，在基板温度：250～300℃，压力：50～300Pa，功率密度：10～20mW/cm2的条件下进行。还有，作为成膜用的气体，采用硅烷(SiH4)、氢(H2)和磷化氢(PH3)的混合气体。 
微晶硅膜10、含氧的硅膜11和n+型硅膜的图案化是用在n+型硅膜上形成的抗蚀剂图案膜作为掩模来进行(光刻工序)。在这里，作为蚀刻方法，采用主要使用氯(Cl2)气体的干蚀刻法。之后，用含有有机碱的剥离液除去抗蚀剂图案膜。 
(3)源极/漏极电极形成工序S73 
在n+型硅加工膜12′和栅极绝缘层3上形成源极/漏极电极形成用的导电膜。在本实施方式中，通过使用氩(Ar)气体的溅射法，在基板1的表面以0.2μm的厚度沉积钼(Mo)，从而形成导电膜(厚度：例如0.2μm)。形成导电膜时的基板温度为200～300℃。 
之后，如图6的(a)～(c)所示，在导电膜上形成抗蚀剂图案膜15，将其作为掩模进行该导电膜的图案化，从而得到源极电极7和漏极电极8。 
导电膜的图案化例如可以用湿蚀刻法进行。在本实施方式中，作为蚀刻剂，使用由10～80重量％的磷酸、1～10重量％的硝酸、1～10重量％的醋酸和其余的水组成的溶液。源极电极7和漏极电极8上的抗蚀剂图案膜15在蚀刻结束后也不除去而是留到下工序。 
另外，源极电极7和漏极电极8的材料除可以是钼(Mo)以外，还可以是铟锡氧化物(ITO)、钨(W)、铜(Cu)、铬(Cr)、钽(Ta)、铝(Al)、钛(Ti)等单体金属，或者它们之中含有氮、氧或其它金属的材料。源极电极7和漏极电极8可以是使用上述材料的单一层，也可以具有层叠构造。例如，源极电极7和漏极电极8可以是钛和铝的Ti/Al/Ti层叠膜，也可以是钛和铜的Ti/Cu/Ti层叠膜，或者铜和钼的Mo/Cu/Mo层叠膜。 
作为源极/漏极电极形成用的导电膜的形成方法，除可以采用溅射法以外，还可以采用蒸镀法等。还有，导电膜的形成方法也不限于上述使用蚀刻剂的湿蚀刻。再有，导电膜的厚度也不限于上述 厚度。 
(4)源极/漏极分离工序S74 
接着，除去含氧的硅加工膜11′和n+型硅加工膜12′中的不被源极电极7和漏极电极8覆盖的部分。此时，微晶硅膜10中的不被源极电极7和漏极电极8覆盖的部分，通过过蚀刻被除去表面的一部分，变得比其它部分薄。由此，从含氧的硅加工膜11′和n+型硅加工膜12′分别得到含氧的硅层5和接触层6a、6b。还有，微晶硅膜10成为微晶硅层4。蚀刻后，除去抗蚀剂图案膜15。这样就能得到图1的(a)～(c)所示的半导体元件101。 
在本实施方式中，含氧的硅加工膜11′和n+型硅加工膜12′的蚀刻采用使用氯(Cl2)气体的干蚀刻法。抗蚀剂图案膜15在蚀刻结束后使用含有有机碱的剥离液来除去。另外，蚀刻方法不限于上述方法。 
在上述一连串的工艺中，由半导体元件101的微晶硅层4、含氧的硅层5和接触层6a、6b的端部构成的侧壁16(图1的(b))被置于大气等中，结果，侧壁16上有时会产生氧化层。然而，其氧化的程度不会对本发明的效果带来影响，本实施方式的半导体元件也包括形成了这样的氧化层的半导体元件。 
另外，在图1所示的例子中，半导体层(微晶硅层4)是岛状，不过，也可以不是岛状。图22是表示本实施方式的半导体元件的其它例子的图，图22(a)是半导体元件的平面图，图22(b)是沿着图22(a)的A-A′线的截面图，并且图22(c)是沿着图22(a)的B-B′线的截面图。为简单起见，对与图1同样的结构要素附加相同的附图标记而省略说明。 
在半导体元件108中，除间隙部9以外，源极/漏极电极7、8、源极配线(未图示)、接触层6a、6b的图案和半导体层(微晶硅层)4的图案大致相同。 
半导体元件108可以用与上述半导体元件101的制造方法同样的方法来制作。但是，当采用半色调曝光时，能减少抗蚀剂图案膜的形成次数，能削减光致抗蚀剂材料等用于抗蚀剂图案膜形成的生 产材料，因而是有利的。 
采用半色调曝光的工艺，例如记载于C.W.Kim等的SID 2000DIGEST，pp 1006-1009。具体而言，首先，在形成了栅极电极2和栅极绝缘膜3的基板上，按顺序形成用于形成微晶硅层的微晶硅膜、用于形成含氧的硅层的含氧的硅膜、用于形成接触层的n+硅膜、用于形成源极/漏极电极的导电膜。之后，采用半色调曝光，形成在导电膜的成为源极/漏极电极的部分厚、在导电膜的成为间隙部的部分薄的抗蚀剂图案。接着，将抗蚀剂图案作为掩模，进行导电膜、n+硅膜、含氧的硅膜和微晶硅膜的图案化(第1次加工)。接着，通过干蚀刻等减薄抗蚀剂图案整体，从而除去抗蚀剂图案的薄的部分而形成开口部。此后，将形成了开口部的抗蚀剂图案作为掩模，进行导电膜、n+硅膜和含氧的硅膜的图案化(第2次加工)。这样就能利用同一抗蚀剂图案进行导电膜、n+硅膜、含氧的硅膜和微晶硅膜的图案化，由这些膜分别形成源极/漏极电极7、8、接触层6a、6b、含氧的硅层5和微晶硅层4。 
(实施例和比较例) 
下面，制作实施例和比较例的半导体元件，评价其特性，说明其方法和结果。 
首先，以与参照图2～图6叙述的方法同样的方法，制作了具有与图1的(a)～(c)所示的半导体元件101同样构成的实施例的半导体元件。在实施例中，将半导体元件的沟道长度L设为3μm，将源极电极和漏极电极的宽度(以下，简称“电极宽度”)W设为20μm。另外，在这里不考虑偏置部，将与基板表面平行的面内(基板面内)的源极-漏极间的距离，即基板面内的第1接触层和第2接触层间的距离设为“沟道长度L”。还有，在基板面内，将沿着与沟道长度L正交的方向的源极电极和漏极电极的宽度设为“源极电极和漏极电极的宽度W”。 
还有，为了比较，除没有含氧的硅层这一点以外，制作具有与实施例的半导体元件同样构成的半导体元件作为比较例1。沟道长度L和电极宽度W也与实施例的沟道长度L和电极宽度W相同。 
图7的(a)是比较例1的半导体元件201的示意性平面图，图7的(b)是沿着图7的(a)的A-A′线的截面图，并且图7的(c)是沿着图7的(a)的B-B′线的截面图。为简单起见，对半导体元件201的结构要素中的与图1所示的半导体元件101同样的结构要素附加相同的附图标记，省略其说明。 
在比较例1中，用PECVD法在真空中连续地形成了用于形成微晶硅层4的微晶硅膜和用于形成接触层6a、6b的n+型硅膜。因此，在半导体元件201中，在微晶硅层4和接触层6a、6b之间不形成含有氧的层。其它制作方法和条件与实施例的半导体元件的制作方法和条件相同。 
再有，除用非晶硅层作为活性层这一点以外，制作具有与比较例1的半导体元件201(图7)同样构成的半导体元件作为比较例2。沟道长度L和电极宽度W也与实施例和比较例1的沟道长度L和电极宽度W相同。 
在比较例2中，用PECVD法，在基板温度：250～300℃，压力：50～300Pa，功率密度：5～15mW/cm2的条件下形成了用于形成成为活性层的非晶硅层的非晶硅膜。作为成膜用的气体，使用了硅烷(SiH4)和氢(H2)。将硅烷和氢的流量比设为1∶5～1∶15。其它制作方法和条件与比较例1的半导体元件的制作方法和条件相同。 
接着，求出了实施例和比较例1、2的半导体元件的TFT特性。在这里，对于各半导体元件，将漏极电极的电位设为0V(恒定)，将源极电极的电位设为10V(恒定)，改变将漏极电极作为基准的栅极电极的电位Vg(栅极电压)，测量了从源极电极流向漏极电极的电流Id(漏极电流)。 
图8是表示实施例和比较例1、2的半导体元件的电流-电压特性的坐标图，纵轴表示漏极电流Id(A)，横轴表示栅极电压Vg(V)。还有，表1是实施例和比较例1、2的半导体元件的当栅极电压Vg为-20V、-10V、10V和20V时的漏极电流Id的测量结果。表2表示按照该测量结果，算出各半导体元件的导通截止比的结果。 
Figure BPA00001185289000201
(表2) 
Figure BPA00001185289000211
从这些结果可以看出，与比较例1的半导体元件的导通电流和迁移率相比，实施例的半导体元件的导通电流和迁移率稍微降低了，而实施例的半导体元件的截止电流与比较例1的半导体元件的截止电流相比则大幅度降低了。结果可以确认，实施例的半导体元件与比较例1的半导体元件相比能得到高的导通截止比。可以看出，特别是栅极电压Vg为-20V时，实施例的半导体元件的截止电流与比较例1的半导体元件相比极小，能将导通截止比(导通电流(Vg＝20V)/截止电流(Vg＝-20V))改善2个数量级以上。 
这样，在接触层和活性层之间设置含氧的硅层，就能改善截止特性，能获得对液晶显示装置特别有用的半导体元件。可以认为这是因为含氧的硅层发挥了与半导体元件串联连接的电阻的功能。 
还有，已经确认，使用了由微晶硅构成的活性层的实施例和比较例1的半导体元件与使用了由非晶硅构成的活性层的比较例2的半导体元件相比，具有充分高的导通特性。 
另外，比较例2的半导体元件使用了迁移率低的非晶硅，因而截止电流和导通电流都极低，结果得到了高的导通截止特性。然而，如上所述，可以认为因为迁移率和导通电流低，所以即使将比较例2的半导体元件应用于液晶显示装置等，也难以实现高画质化、低功耗化。 
从上述测量结果可以看出，实施例的半导体元件能适用于液晶显示装置。以下说明其原因。 
在液晶显示装置中，以通过开关元件向像素电极写入了的电位对液晶施加规定电场，控制液晶的透射率而进行显示。因此，当发 挥开关元件的功能的TFT(像素用TFT)的截止电流大时，成为使显示特性下降的主要原因。为了保持像素电极电位，如果是图8中给出了特性的程度的尺寸的半导体元件，则优选截止电流为10～100pA程度以下，若大大超过它，则显示质量有可能下降。具体而言，若截止电流大，则有可能产生闪烁，或者中间灰度显示时产生显示不均匀。另一方面，对液晶显示装置的像素用TFT施加的栅极电压Vg在低的一侧可以很好地使用到-20V的程度。 
实施例的半导体元件在栅极电压Vg为-20V时也具有充分低的截止电流，导通截止比优良，且具有比非晶硅TFT优良的迁移率。因此，能合适地用作利用120赫兹的倍速驱动等的显示质量优良的液晶显示装置、低功耗的液晶显示装置或更大型的液晶显示装置等的像素用TFT。再有，也能用于这些液晶显示装置的周边电路。 
(实施方式2) 
以下，参照附图来说明本发明的半导体元件的第2实施方式。 
图9是示意地表示本实施方式的半导体元件的图，图9的(a)是半导体元件的平面图，图9的(b)是沿着图9的(a)的A-A′线的截面图，图9的(c)是沿着图9的(a)的B-B′线截面图。为简单起见，对于与图1的(a)～(c)所示的半导体元件101同样的结构要素附加相同的附图标记，省略其说明。 
半导体元件102，与实施方式1同样，是具有底栅构造的反交错沟道蚀刻型TFT。半导体元件102在含氧的硅层5覆盖微晶硅层4的上面整体这一点与半导体元件101不同。即，含氧的硅层5具有与微晶硅层4同样的平面形状，也形成于沟道区域4c上。还有，微晶硅层5不像半导体元件101的微晶硅层4那样通过过蚀刻而部分地薄膜化，而是具有大致均匀的厚度。 
按照参照图2说明了的工序来制造半导体元件102。从栅极电极形成工序S71到源极/漏极电极形成工序S73的工序与参照图3～图6叙述的实施方式1的各工序同样。但是，源极/漏极分离工序S74与实施方式1不同，按以下方式进行。 
再次参照图6。在本实施方式的源极/漏极分离工序中，利用抗 蚀剂图案膜15，蚀刻未被源极电极7和漏极电极8覆盖的部分的n+型硅加工膜12′。作为蚀刻方法，与实施方式1同样，可采用主要使用氯(Cl2)气体的干蚀刻法来进行。在本实施方式中，在n+型硅加工膜12′的蚀刻时，将含氧的硅加工膜11′用作蚀刻停止层。由此，含氧的硅加工膜11′不被蚀刻而留到半导体元件的最终形态，成为含氧的硅层5。进行蚀刻之后，用含有有机碱的剥离液除去抗蚀剂图案膜15。这样就得到图9的(a)～(c)所示的半导体元件102。 
根据上述方法，微晶硅层4在源极/漏极分离工序中进行的蚀刻时不受损害，因而能防止位于间隙部9的微晶硅层(残膜)的厚度、特性在基板面内出现偏差。因而，迁移率、阈值等半导体特性在基板面内的偏差不易产生，在大型基板上制造半导体元件时也能获得高的生产率。 
根据本实施方式，与实施方式1的半导体元件同样，由含氧的硅层5降低截止电流，因而能得到比没有含氧的硅层的半导体元件高的导通截止比。还有，在半导体元件102的制造工序中，使含氧的硅层5发挥蚀刻停止层的功能，特别能提高大型基板的生产率。 
(实施方式3) 
以下，参照附图来说明本发明的半导体元件的实施方式3。 
图10是示意地表示本实施方式的半导体元件的结构的图，图10的(a)是半导体元件的平面图，图10的(b)是沿着图10的(a)的A-A′线的截面图，图10的(c)是沿着图10的(a)的B-B′线的截面图。为简单起见，对于与图1的(a)～(c)所示的半导体元件101同样的结构要素附加相同的附图标记，省略其说明。 
半导体元件103，与实施方式1同样，是具有底栅构造的反交错沟道蚀刻型TFT。在半导体元件103中，与实施方式1的半导体元件101同样，含氧的硅层5不形成于微晶硅层4中的位于间隙部9的部分上，而是具有与接触层6a、6b相同的平面形状。但是，本实施方式的微晶硅层4没有通过过蚀刻而部分地薄膜化，而是具有大致均匀的厚度，这一点与实施方式1的半导体元件101的微晶硅层4不同。 
以与上述实施方式2的半导体元件102同样的方法来制造半导 体元件103。但是，在本实施方式中，在源极/漏极分离工序中，除去作为蚀刻掩模的抗蚀剂图案膜之前，进行追加的蚀刻工序，除去用作蚀刻停止层的含氧的硅膜的一部分。以下，具体地进行说明。 
再次参照图6。在本实施方式的源极/漏极分离工序中，利用抗蚀剂图案膜15，蚀刻未被源极电极7和漏极电极8覆盖的部分的n+型硅加工膜12′。作为蚀刻方法，与实施方式2同样，可将含氧的硅加工膜11′用作蚀刻停止层，采用主要使用氯(Cl2)气体的干蚀刻法来进行。之后，进行追加的蚀刻。在0.1～5重量％的氟化氢水中将基板浸渍130～1800秒钟来进行追加的蚀刻。此时，适当地选择氟化氢水的浓度和浸渍时间，就能对微晶硅层4几乎不带来损害，而除去含氧的硅加工膜11′中的从抗蚀剂图案膜15露出的部分。由此，从含氧的硅加工膜11′形成含氧的硅层5。接着，用含有有机碱的剥离液除去抗蚀剂图案膜15。这样就得到图10的(a)～(c)所示的半导体元件103。 
根据上述方法，微晶硅层4在源极/漏极分离工序中进行的蚀刻时不受损害，因而能防止位于间隙部9的微晶硅层(残膜)的厚度、特性在基板面内出现偏差。因而，迁移率、阈值等半导体特性在基板面内的偏差不易产生，在大型基板上制造半导体元件时也能获得高的生产率。 
因此，本实施方式的半导体元件103与实施方式2的半导体元件102同样，具有基板面内的特性的偏差小且导通截止比优良的半导体特性。 
(实施方式4) 
以下，参照附图来说明本发明的半导体元件的实施方式4。 
图11是示意地表示本实施方式的半导体元件的结构的图，图11的(a)是半导体元件的平面图，图11的(b)是沿着图11的(a)的A-A′线的截面图，图11的(c)是沿着图11的(a)的B-B′线的截面图。为简单起见，对于与图1的(a)～(c)所示的半导体元件101同样的结构要素附加相同的附图标记，省略其说明。 
半导体元件104是具有底栅构造的反交错蚀刻停止(stagger etch stop)型TFT。在半导体元件104中，接触层6a、6b和源极电极7及漏极电极8具有同样的平面形状。还有，在微晶硅层4中的未被含氧的硅层5覆盖的部分上形成了蚀刻停止层17，这一点与实施方式1的半导体元件101不同。即，在半导体元件104的微晶硅层4中的第1区域和第2区域4a、4b上形成了含氧的硅层5，在沟道区域4c上形成了蚀刻停止层17。蚀刻停止层17可以是氮化硅层、含有氮和氧的氮氧化硅(SiNxOy)、氧化硅层(SiOx)等。再有，在这里，微晶硅层4不是岛状的图案，而是在源极电极7、漏极电极8和蚀刻停止层17之下形成为与它们同样的平面形状。其它构成和动作与半导体元件101同样。 
根据本实施方式，与上述其它实施方式同样，在微晶硅层4和接触层6a、6b之间具有含氧的硅层5，所以能降低截止电流，能改善导通截止比。还有，由于用微晶硅层4作为活性层，因而能获得比现有非晶硅TFT高的迁移率和导通电流。再有，微晶硅层4中的位于间隙部9的部分被蚀刻停止层17覆盖，能防止在制造工艺中微晶硅层4由于过蚀刻而受到损害，因而能抑制基板面内的半导体特性的偏差。 
<半导体元件104的制造方法> 
其次，参照附图来说明本实施方式的半导体元件104的制造方法的一个例子。 
图12是用于说明本实施方式的制造方法的概要的图。如图12所示，半导体元件104的制造方法包括形成栅极电极的栅极电极形成工序S 71、形成栅极绝缘层、成为活性层的半导体膜和蚀刻停止层的栅极绝缘层/半导体膜/蚀刻停止层形成工序S75、形成源极和漏极电极的源极/漏极电极形成工序S 76以及将源极和漏极电极进行电分离的源极/漏极分离工序S77。 
以下，参照图13～图15按每个工序详细地进行说明。图13～图15是用于说明半导体元件104的制造方法的工序图。图13的(a)是平面图，图13的(b)是沿着图13的(a)所示的A-A′线的截面图，图13的(c)是沿着图13的(a)所示的B-B′线的截面图。图14和图 15也同样，各图的(a)是平面图，各图的(b)是沿着对应的平面图的A-A′线的截面图，各图的(c)是沿着对应的平面图的B-B′线的截面图。 
(1)栅极电极形成工序S71 
与参照图3的(a)～(c)所叙述的实施方式1的工序同样，因而省略详细的说明。 
(2)栅极绝缘层/半导体膜/蚀刻停止层形成工序S75 
如图13的(a)～(c)所示，在栅极电极2上，按顺序形成栅极绝缘层3、微晶硅膜10和氮化硅膜18。 
具体而言，首先，在形成了栅极电极2的基板1上，以等离子化学气相生长(PECVD)法，形成由氮化硅(SiNx)构成的栅极绝缘层(厚度：例如0.4μm)3。在本实施方式中，用具有平行平板型(电容耦合型)的电极构造的成膜腔，在基板温度：300℃，压力：50～300Pa，功率密度：10～20mW/cm2的条件下进行栅极绝缘层3的形成。还有，采用硅烷(SiH4)、氨(NH3)和氮(N2)的混合气体作为成膜用的气体。 
接着，用同一成膜腔，形成微晶硅膜(厚度：例如0.05μm)10。在本实施方式中，以基板温度：250～300℃，压力：50～300Pa，功率密度：5～30mW/cm2的条件进行微晶硅膜10的形成，采用以氢气稀释了的硅烷气体作为成膜用的气体。硅烷(SiH4)和氢(H2)的流量比为1∶200～1∶1000。 
之后，再用同一成膜腔，形成氮化硅膜(厚度：例如0.15μm)18。可在与栅极绝缘层3的形成同样的条件下，用相同气体进行氮化硅膜18的形成。 
接着，如图14的(a)～(c)所示，进行氮化硅膜18的图案化而形成蚀刻停止层17，并且在微晶硅层4中的未被蚀刻停止层17覆盖的部分上形成含氧的硅膜11。 
在本实施方式中，通过光刻进行氮化硅膜18的图案化。即，在氮化硅膜18上形成抗蚀剂图案膜(未图示)，将其作为掩模进行蚀刻。蚀刻可以采用例如将四氟化碳(CF4)气体、氧(O2)等组合 起来的干蚀刻法。另外，也可以改为采用使用氟化氢水的湿蚀刻法。 
在蚀刻工艺后，将微晶硅膜10中的未被抗蚀剂图案膜覆盖的部分的表面(露出表面)置于含有氧的大气中。结果，微晶硅膜10的露出表面被氧化，形成含氧的硅膜11。含氧的硅膜11的优选厚度的范围与实施方式1中说明的范围相同。在本实施方式中，含氧的硅膜11的厚度例如为1～10nm。 
进行氮化硅膜18的蚀刻之后，利用含有有机碱的剥离液除去上述抗蚀剂图案膜。 
另外，在形成含氧的硅膜11之前在微晶硅膜10上形成了表面氧化膜的情况下，也可以用氟化氢水一下除去该表面氧化膜之后，用上述方法形成含氧的硅膜11。 
含氧的硅膜11的形成方法只要是能形成含有氧的硅膜的方法即可，也可以采用使用臭氧的表面氧化法、氧等离子的氧化法、氧化性药品的氧化法等形成微晶硅膜10的表面氧化膜。或者，也可以采用PECVD法等，在微晶硅膜10上形成氧化硅膜等的含有氧和硅的膜。 
(3)源极/漏极电极形成工序S76 
如图15的(a)～(c)所示，在蚀刻停止层17和含氧的硅膜11上，形成n+型硅膜(厚度：例如0.05μm)12、源极电极7和漏极电极8。 
n+型硅膜12的形成可采用PECVD法，以与实施方式1同样的方法和条件来进行。源极电极7和漏极电极8也能以与实施方式1同样的方法和条件来形成。具体而言，以溅射法形成源极/漏极电极形成用的导电膜(厚度：0.2μm)，在导电膜上形成抗蚀剂图案膜15。接着，将抗蚀剂图案膜15作为掩模，通过光刻来图案化上述导电膜。由此，能得到源极电极7和漏极电极8。 
(4)源极/漏极分离工序S77 
接着，通过蚀刻而除去n+型硅膜12中未被抗蚀剂图案膜15覆盖的部分，得到接触层6a、6b。n+型硅膜12的蚀刻采用例如使用氯(Cl2)气体的干蚀刻法来进行。之后，用含有有机碱的剥离液除去抗蚀剂 图案膜15。另外，在图示的例子中，微晶硅膜10和含氧的硅膜11留到半导体元件的最终形态，分别成为微晶硅层4和含氧的硅层5。这样就得到图11的(a)～(c)所示的半导体元件104。 
在上述一连串的工艺中，半导体元件104的由微晶硅层4和蚀刻停止层17的端部构成的侧壁19(图11的(c))被置于大气等中，结果，有时会在侧壁19上产生氧化层。然而，其氧化的程度不会对本发明的效果带来影响，本实施方式的半导体元件也包括形成了这样的氧化层的半导体元件。 
根据上述方法，微晶硅层4在源极/漏极分离工序中进行的蚀刻时不受损害，因而迁移率、阈值等半导体特性在基板面内的偏差不易产生，能提高生产率。 
此处，作为参考例，图16表示具有底栅构造的反交错蚀刻停止型的，且不具有含氧的硅层的半导体元件的结构。图16的(a)是参考例的半导体元件的平面图，图16的(b)是沿着图16的(a)的A-A′线的截面图，图16的(c)是沿着图16的(a)的B-B′线的截面图。为简单起见，对与图11的(a)～(c)所示的半导体元件104同样的结构要素附加相同的附图标记。在参考例的半导体元件202中，用微晶硅层4作为活性层，所以能获得高的导通电流，不过，同时截止电流也变高，不能提高导通截止比。相比之下，本实施方式的半导体元件104因为在源极-漏极间的电流路径上具有含氧的硅层5，具有良好的截止特性，所以与图16所示的现有半导体元件202相比，能提高导通截止比。 
(实施方式5) 
以下，参照附图来说明本发明的半导体元件的实施方式5。本实施方式的半导体元件，与实施方式4同样，是具有底栅构造的反交错蚀刻停止型TFT。 
图17是示意地表示本实施方式的半导体元件的结构的图，图17的(a)是半导体元件的平面图，图17的(b)是沿着图17的(a)的A-A′线的截面图，图17的(c)是沿着图17的(a)的B-B′线的截面图。为简单起见，对与实施方式4的半导体元件104同样的结构要 素附加相同的附图标记，省略其说明。 
在半导体元件105中，微晶硅层4的周缘部与接触层6a、6b及含氧的硅层5的端部在层叠方向对齐，这些层由源极电极7和漏极电极8覆盖，这一点与实施方式4的半导体元件104不同。 
本实施方式的半导体元件105可按如下方式制造。 
首先，以与参照图13和图14所叙述的实施方式4同样的方法，形成栅极电极、栅极绝缘层、微晶硅膜、含氧的硅膜和蚀刻停止层。之后，再形成n+型硅膜来覆盖基板表面。 
接着，以与参照图5所叙述的实施方式1同样的方法，进行微晶硅膜、含氧的硅膜和n+型硅膜的图案化，从这些膜分别获得微晶硅层、含氧的硅层和n+型硅加工膜。接着，以与参照图5所叙述的实施方式1同样的方法，形成源极电极和漏极电极。 
之后，以与实施方式4的源极/漏极分离工序同样的工艺，除去n+型硅加工膜中的对源极电极和漏极电极都不覆盖的部分，得到接触层。在蚀刻工序中，因为在微晶硅层上设有蚀刻停止层，所以能防止由于过蚀刻而对微晶硅层造成损害。 
因此，根据本实施方式，能抑制基板面内的半导体特性的偏差，并且改善半导体元件的导通截止比。 
(实施方式6) 
以下，参照附图来说明本发明的半导体元件的实施方式6。上述实施方式1～5都是具有底栅构造的半导体元件，而本实施方式的半导体元件具有顶栅构造。 
图18是表示本实施方式的半导体元件的一个例子的示意性截面图。为简单起见，对与半导体元件101同样的结构要素附加相同的附图标记。 
半导体元件106具备基板1、在基板1上形成的硅层40、在硅层40上形成的接触层6a、6b、通过接触层6a、6b而与硅层40电连接的源极电极7及漏极电极8、栅极电极2。硅层40具有沟道区域40c和位于其两侧的第1区域和第2区域40a、40b，栅极电极2隔着栅极绝缘层3配置在硅层40的沟道区域40c上。还有，在硅层40的第1区域和 第2区域40a、40b与接触层6a、6b之间分别形成了含氧的硅层5。含氧的硅层5的形成方法、厚度等与上述实施方式1～5同样。 
在本实施方式中，硅层40具有由下层40L和上层40U构成的层叠构造。在本实施方式中，下层40L和上层40U都是微晶硅层。另外，下层40L和上层40U可以是多晶硅层、微晶硅层和非晶硅层中的任意一种，不过，优选该层40L、40U中的至少一方为微晶硅层。由此，能更有效地改善导通截止比。还有，硅层40也可以由单一层构成。 
在本实施方式中，也与上述实施方式1～5同样，在硅层40和接触层6a、6b之间，与该层40、6a、6b相比氧浓度高的含氧的硅层5被配置，发挥电阻的功能，因而能降低截止电流。 
(实施方式7) 
首先，参照附图来说明本发明的半导体元件的第7实施方式。图19是本实施方式的半导体元件的示意性截面图。对与图1所示的半导体元件101同样的结构要素附加相同的附图标记，省略说明。 
半导体元件107具有基板1、在基板1上形成的栅极电极2和覆盖栅极电极2的栅极绝缘层3。栅极绝缘层3的表面的截面成为反映了栅极电极2的截面形状的凸状。在栅极电极2上，隔着栅极绝缘层3而形成有岛状的微晶硅层74。在微晶硅层74上形成了含氧的硅层5。还有，在区域74a上，隔着含氧的硅层5而形成了接触层(源极区域)6a，在区域74b上，隔着含氧的硅层5而形成了接触层(漏极区域)6b。 
微晶硅层74中的位于栅极电极2上的部分比其它部分向上侧突出。在该突出的部分的中央部形成了凹部72。微晶硅层74中的比凹部72靠下的部分的厚度比其它部分的小。将该部分称为区域74c，将微晶硅层74中的位于区域74c两侧的部分分别称为区域74a和区域74b。通过形成凹部72，使得区域74c的上面位于比区域74a和区域74b中的区域74c侧的端部的上面靠基板侧。 
接触层6a和接触层6b由非晶质硅或微晶硅形成，例如含有磷等n型杂质。 
在接触层6a和接触层6b上分别形成了源极电极7和漏极电极8。源极电极7、漏极电极8和凹部72的内部例如由硅氮化膜的钝化膜78覆盖。钝化膜78由作为透明树脂膜的平坦化膜79覆盖。在钝化膜78上，例如设有由ITO(Indium-tin-oxide)构成的透明电极80。透明电极80通过在平坦化膜79和钝化膜78中形成的接触孔73而与漏极电极8电连接。透明电极80在有源矩阵基板中例如发挥像素电极的功能。 
当对栅极电极2施加阈值以上的电压时，电流从接触层6a通过微晶硅层74流向接触层6b。此时，电流从接触层6a通过区域74a到达区域74c，从区域74c通过区域74b之后，到达接触层6b。将区域74a和区域74b中的位于凹部72的侧面的部分称为“偏置部”。此时，沟道长度成为偏置部的上下方向的长度L 1、L3和区域74c的水平方向的长度之和。 
在本实施方式中，区域74c的上面位于比区域74a和区域74b中的区域74c侧的端部的上面靠基板侧。从区域74a和区域74b的端部的上面到区域74c的上面的活性层的、厚度方向的距离(偏置部的长度)互相独立地为区域74c的厚度的1倍以上7倍以下。 
根据本实施方式，在微晶硅层74和接触层6a、6b之间具备含氧的硅层5，因而能降低截止电流。 
再有，在半导体元件107中，与现有情况相比，能按区域74c两侧的偏置部的长度的量来加长沟道长度。由此，与不设置偏置部的情况相比，能进一步降低截止电流。因而，能确保作为微晶硅TFT的优点的高的导通电流(高迁移率)，同时更有效地降低截止电流，能实现更高的导通截止比。 
半导体元件107可以采用与参照图2～图6所叙述的半导体元件101同样的方法来制造。 
但是，在本实施方式中，在图案化n+硅膜而形成接触层6a、6b的工序(源极/漏极分离工序)中，完全除去n+硅膜中的从抗蚀剂图案膜露出的部分之后还要进行蚀刻，从而还要除去微晶硅膜的一部分。此时，当微晶硅膜中的被蚀刻的部分的厚度成为微晶硅膜的厚 度的1/8以上1/2以下的范围内的规定厚度时，停止蚀刻。由此，从微晶硅膜形成图19所示的微晶硅层74。在这里，将微晶硅膜的厚度设为90nm以上200nm(例如130nm)，将微晶硅层74的区域74c的厚度设20nm以上60nm以下(例如40nm)，将区域74a、74b的厚度设为70nm以上140nm以下(例如90nm)。 
在源极/漏极分离工序之后，采用公知的方法，进行钝化膜78、平坦化膜79和透明电极80的形成。这样来得到半导体元件107。 
此处，以透射型液晶显示装置为例来说明使用上述实施方式1～7的半导体元件的有源矩阵型液晶显示装置的结构。 
图20的(a)是示意地表示液晶显示装置的截面图，图20的(b)是示意地表示图20的(a)的液晶显示装置的有源矩阵基板的俯视图。 
如图20的(a)所示，液晶显示装置具备有源矩阵基板82、与有源矩阵基板82相对配置的对置基板83和配置在该基板82、83之间的液晶层84。液晶层84由在有源矩阵基板82和对置基板83之间存在的密封部件89密封。虽然未图示，不过，在对置基板83的液晶层侧的表面，形成了彩色滤光片和对置电极。 
在有源矩阵基板82和对置基板83的液晶层侧的表面，分别形成了取向膜87a、87b。还有，在有源矩阵基板82的背面侧和对置基板83的观察者侧，分别设有偏振光板88a、88b。 
如图20的(b)所示，有源矩阵基板82具备：多个像素电极85，其互相分开配置，规定成为图像显示的一个单位的像素；薄膜晶体管86，其按每个像素配置，发挥开关元件的功能；源极配线86s，其通过薄膜晶体管86而与像素电极85连接；以及栅极配线86g，其用于选择性地驱动薄膜晶体管86。像素电极85采用让光透过的导电性材料，例如ITO(铟锡氧化物)，或者使光反射的导电性材料，例如铝、银合金等来形成。作为薄膜晶体管86，采用本发明的半导体元件，例如上述半导体元件101～107。 
另外，虽然未图示，不过，也可以将用于对各薄膜晶体管86进行驱动控制的驱动电路安装于有源矩阵基板82，在该情况下，作 为驱动电路中使用的薄膜晶体管，可以采用实施方式1～7的半导体元件101～107。 
本发明的半导体元件能广泛适用于有源矩阵基板等电路基板、液晶显示装置、有机电致发光(EL)显示装置和无机电致发光显示装置等显示装置、平板型X射线图像传感装置等摄像装置、图像输入装置、指纹读出装置等电子装置等具备薄膜晶体管的装置。特别是当应用于利用倍速驱动等的显示质量优良的液晶显示装置、低功耗的液晶显示装置或者更大型的液晶显示装置等时是有利的。 

Claims (14)

1.一种半导体元件，具备：
基板；
活性层，其形成于上述基板，具有沟道区域和分别位于上述沟道区域两侧的第1区域和第2区域；
第1接触层和第2接触层，其分别与上述活性层的第1区域和第2区域相接；
第1电极，其通过上述第1接触层与上述第1区域电连接；
第2电极，其通过上述第2接触层与上述第2区域电连接；以及
栅极电极，其隔着栅极绝缘层与上述活性层相对设置，控制上述沟道区域的导电性，
上述活性层由具有晶粒和非晶相的微晶硅膜形成，
在上述活性层与上述第1接触层和第2接触层之间还具备含氧的硅层，
上述含氧的硅层以比上述活性层和上述第1接触层及第2接触层高的浓度含有氧。
2.根据权利要求1所述的半导体元件，
在上述微晶硅膜中上述非晶相所占的体积率为5％以上95％以下。
3.根据权利要求1或2所述的半导体元件，
上述含氧的硅层以比1×1020atoms/cm3高的浓度含有氧。
4.根据权利要求1或2所述的半导体元件，
上述含氧的硅层是上述活性层的表面氧化膜。
5.根据权利要求1或2所述的半导体元件，
上述栅极电极设置在上述活性层和上述基板之间。
6.根据权利要求1所述的半导体元件，
其具有沟道保护型构造。
7.一种有源矩阵基板，
其具备权利要求1～6中的任一项所述的半导体元件。
8.一种显示装置，
其具备权利要求1～6中的任一项所述的半导体元件。
9.一种半导体元件的制造方法，包括如下工序：
(A)在基板上形成栅极电极的工序；
(B)形成栅极绝缘层来覆盖上述栅极电极的工序；
(C)在上述栅极绝缘层上形成成为活性层的具有晶粒和非晶相的微晶硅膜的工序；
(D)在上述微晶硅膜中的至少位于成为沟道区域的部分的两端的第1区域和第2区域上形成含氧的硅膜的工序；
(E)形成通过上述含氧的硅膜与上述第1区域电连接的第1接触层和通过上述含氧的硅膜与上述第2区域电连接的第2接触层的工序；以及
(F)形成与上述第1接触层电连接的源极电极和与上述第2接触层电连接的漏极电极的工序。
10.根据权利要求9所述的半导体元件的制造方法，
上述工序(C)和上述工序(D)在同一腔内连续进行。
11.根据权利要求9所述的半导体元件的制造方法，
上述工序(D)包括通过使上述微晶硅膜的表面氧化而在上述微晶硅膜上形成含氧的硅膜的工序。
12.根据权利要求9或10所述的半导体元件的制造方法，
在上述工序(C)之后包括进行上述微晶硅膜的图案化的工序(G)，
在上述工序(D)之后还包括进行上述含氧的硅膜的图案化的工序(H)，
上述工序(G)和上述工序(H)同时进行。
13.根据权利要求9或10所述的半导体元件的制造方法，
上述工序(E)包括在上述含氧的硅膜上形成接触层形成用的半导体膜的工序(E1)和通过进行上述半导体膜的图案化而形成上述第1接触层和第2接触层的工序(E2)，
上述工序(E2)包括将上述含氧的硅膜作为蚀刻停止层来蚀刻上述半导体膜的工序。
14.根据权利要求9或10所述的半导体元件的制造方法，
在上述工序(C)和上述工序(E)之间，还包括形成覆盖上述微晶硅膜中的至少成为沟道区域的部分的蚀刻停止层的工序，
上述工序(D)是在上述微晶硅膜中的未被上述蚀刻停止层覆盖的部分上形成含氧的硅膜的工序。
CN200980102800.1A 2008-01-25 2009-01-08 半导体元件及其制造方法 Expired - Fee Related CN101933148B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008015647 2008-01-25
JP2008-015647 2008-01-25
PCT/JP2009/000038 WO2009093410A1 (ja) 2008-01-25 2009-01-08 半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN101933148A CN101933148A (zh) 2010-12-29
CN101933148B true CN101933148B (zh) 2012-12-05

Family

ID=40900922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980102800.1A Expired - Fee Related CN101933148B (zh) 2008-01-25 2009-01-08 半导体元件及其制造方法

Country Status (3)

Country Link
US (1) US8378348B2 (zh)
CN (1) CN101933148B (zh)
WO (1) WO2009093410A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
KR101345535B1 (ko) * 2010-12-08 2013-12-26 샤프 가부시키가이샤 반도체 장치 및 표시 장치
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN108615771A (zh) * 2018-07-02 2018-10-02 惠科股份有限公司 一种薄膜晶体管及其制造方法、以及显示面板
JPWO2020203420A1 (zh) * 2019-03-29 2020-10-08

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027122A (ja) 1983-07-22 1985-02-12 Semiconductor Energy Lab Co Ltd 光プラズマ気相反応法
JPS615578A (ja) 1984-06-19 1986-01-11 Nec Corp 薄膜トランジスタ
JPS62160769A (ja) * 1986-01-10 1987-07-16 Hitachi Ltd 薄膜トランジスタ素子
JPS6457755A (en) * 1987-08-28 1989-03-06 Sumitomo Metal Ind Thin-film semiconductor element
SG108807A1 (en) * 1989-02-14 2005-02-28 Seiko Epson Corp A semiconductor device and its manufacturing method
JPH05304171A (ja) 1992-04-27 1993-11-16 Toshiba Corp 薄膜トランジスタ
JP3429034B2 (ja) * 1992-10-07 2003-07-22 シャープ株式会社 半導体膜の製造方法
KR0130955B1 (ko) * 1992-10-07 1998-04-14 쓰지 하루오 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
JPH08148690A (ja) * 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JP3538088B2 (ja) * 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP昭61-5578A 1986.01.11
JP昭62-160769A 1987.07.16
JP昭64-57755A 1989.03.06
JP特开2001-127296A 2001.05.11
JP特开平6-196701A 1994.07.15
JP特开平8-148690A 1996.06.07

Also Published As

Publication number Publication date
US8378348B2 (en) 2013-02-19
WO2009093410A1 (ja) 2009-07-30
US20110101354A1 (en) 2011-05-05
CN101933148A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101933148B (zh) 半导体元件及其制造方法
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
CN104508808B (zh) 半导体装置及其制造方法
CN102169907B (zh) 薄膜晶体管及其制造方法
CN103026492B (zh) 薄膜晶体管器件以及薄膜晶体管器件的制造方法
US8022411B2 (en) Thin-film transistor display panel and method of fabricating the same
CN102664194B (zh) 薄膜晶体管
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
CN101359693A (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
EP2747141A1 (en) Thin film transisitor and manufacturing method thereof, array substrate, and display device
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
US8487309B2 (en) Thin film transistor with a semiconductor layer that includes a microcrystalline semiconductor layer and display device
CN102160183A (zh) 半导体装置
US10340392B2 (en) Semiconductor device including mark portion and production method for same
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102881657B (zh) 一种cmos晶体管及其制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN103765597A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
TW201128779A (en) Thin film transistor and method of forming the same
CN102289118A (zh) 液晶显示元件
CN101926007A (zh) 半导体元件及其制造方法
US9673332B2 (en) Circuit substrate manufacturing method
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN105261653A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20200108

CF01 Termination of patent right due to non-payment of annual fee