JP5498762B2 - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法 Download PDF

Info

Publication number
JP5498762B2
JP5498762B2 JP2009257696A JP2009257696A JP5498762B2 JP 5498762 B2 JP5498762 B2 JP 5498762B2 JP 2009257696 A JP2009257696 A JP 2009257696A JP 2009257696 A JP2009257696 A JP 2009257696A JP 5498762 B2 JP5498762 B2 JP 5498762B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
microcrystalline
flow rate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009257696A
Other languages
English (en)
Other versions
JP2010141306A (ja
JP2010141306A5 (ja
Inventor
絵里香 高橋
高之 加藤
秀和 宮入
安弘 神保
充弘 一條
智和 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009257696A priority Critical patent/JP5498762B2/ja
Publication of JP2010141306A publication Critical patent/JP2010141306A/ja
Publication of JP2010141306A5 publication Critical patent/JP2010141306A5/ja
Application granted granted Critical
Publication of JP5498762B2 publication Critical patent/JP5498762B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Description

本発明は、薄膜トランジスタの作製方法、及び該薄膜トランジスタを用いた表示装置に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００１−０５３２８３号公報 特開平５−１２９６０８号公報 特開２００５−０４９８３２号公報 特開平７−１３１０３０号公報 特開２００５−１９１５４６号公報
非晶質シリコン層を用いてチャネルが形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン層にチャネルが形成される薄膜トランジスタは、非晶質シリコンでチャネルが形成される薄膜トランジスタと比較して、電界効果移動度が向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
多結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、前記した特性により、画素に設けられるスイッチング用のトランジスタのみならず、高速動作が要求されるドライバ回路をも構成することができる。
しかし、多結晶シリコン層により薄膜トランジスタは、非晶質シリコン層で薄膜トランジスタを形成する場合に比べ半導体層の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン層の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく大画面の液晶パネルを効率良く生産することができないといった問題がある。
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
そこで、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題の一とする。
基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを用い、プラズマを発生させて、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍの第１の半導体層を形成する。
次に、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを用い、プラズマを発生させて、第１の半導体層を種結晶として部分的に結晶成長させて、微結晶半導体で形成される複数の錐形状の凸部を有する第２の半導体層を形成する。
次に、一導電型を付与する不純物元素が添加された半導体層（以下、不純物半導体層と示す。）を形成し、導電層を形成して、薄膜トランジスタを作製する。
第１の半導体層としては微結晶半導体層を形成する。第２の半導体層は、第１の半導体層を含む半導体層であり、ゲート絶縁層に接する微結晶半導体層と、当該微結晶半導体層に接する微結晶半導体及び非晶質半導体を有する層とを有する。さらに、微結晶半導体及び非晶質半導体を有する層に接する非晶質半導体層を有してもよい。なお、ゲート絶縁層に接する微結晶半導体層は、第１の半導体層と、第１の半導体層を種結晶として結晶成長した微結晶半導体層とを含む。
第２の半導体層に含まれる微結晶半導体層は、薄膜トランジスタのチャネル形成領域として機能し、非晶質半導体層は、高抵抗領域として機能する。不純物半導体層は、薄膜トランジスタのソース領域及びドレイン領域として機能し、導電層は配線として機能する。
第１の半導体層の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、プラズマが安定し、シリコンまたはゲルマニウムを含む堆積性気体、及び水素の解離が促進され、活性種の量が増加する。このため、活性種同士の反応が促進され、第１の半導体層の成膜速度が高まる。また、成膜速度が高まると、第１の半導体層の堆積時間が短くなり、堆積中に取り込まれる処理室内の不純物量が低減するため、第１の半導体層に含まれる不純物量が低減し、第１の半導体層の結晶性が高まる。このため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
また、シリコンまたはゲルマニウムを含む堆積性気体、水素と共に、アンモニア、窒素、フッ化窒素、塩化窒素等の窒素を含む気体を用いて、第２の半導体層を形成することで、微結晶半導体で形成される複数の錐形状の凸部を有する、微結晶半導体及び非晶質半導体を有する層を形成することができる。更には、微結晶半導体及び非晶質半導体を有する層上に窒素を有する非晶質半導体層を形成することができる。このため、ソース領域及びドレイン領域に接する領域及びバックチャネル側は高抵抗な非晶質半導体層であるものの、チャネル形成領域と、ソース領域及びドレイン領域との間において、低抵抗である微結晶半導体で形成される複数の錐形状の凸部が形成されるため、オフ電流を低減することが可能であると共に、ソース領域及びドレイン領域と、チャネル形成領域の間の抵抗を低減することによりオン電流が上昇する。また、第２の半導体層の原料ガスに窒素を含む気体を用いることで、しきい値電圧を制御することができる。
なお、第２の半導体層の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、成膜速度を上昇させることができる。
以上のことから、オフ電流が低く、オン電流が高く、しきい値電圧が制御された薄膜トランジスタを生産性高く作製することができる。
薄膜トランジスタの作製方法を説明する断面図である。 薄膜トランジスタの作製方法を説明する断面図である。 薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。 薄膜トランジスタの作製方法に適用可能な多階調マスクを説明する図。 薄膜トランジスタの作製方法を説明する断面図である。 薄膜トランジスタの作製工程に使用可能なＣＶＤ装置の一例を示す図である。 薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。 薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。 薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。 薄膜トランジスタの作製方法を説明する断面図である。 薄膜トランジスタの作製方法を説明する断面図である。 表示装置を説明する断面図である。 表示装置を説明する断面図である。 薄膜トランジスタを適用した電子機器である。 微結晶シリコン層の成膜速度を示す図である。 ラマン分光分析の測定結果を示す図である。 ラマン分光分析の測定結果を示す図である。 薄膜トランジスタの電気特性の測定結果を示す図である。 微結晶シリコン層に含まれる窒素濃度を示す図である。 微結晶シリコン層に含まれるアルゴン濃度を示す図である。
以下に開示する実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法について、図１乃至図９を用いて示す。薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆ってゲート絶縁層１０５を形成し、ゲート絶縁層１０５上に第１の半導体層１０６を形成する（図１（Ａ）参照）。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて上記した材料を用いた導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。フォトリソグラフィ工程においては、レジストを基板全面に塗布してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。
また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上のため、上記の金属材料の窒化物層を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電層を形成し、フォトマスクを用いて形成した第１のレジストマスクによりエッチングする。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。ゲート電極１０３上には、後の工程で半導体層及び配線層を形成するので、段差の箇所における配線切れ防止のためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
また、ゲート電極１０３を形成する工程によりゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
ゲート絶縁層１０５は、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。また、ゲート絶縁層１０５を酸化シリコン層または酸化窒化シリコン層により形成することで、薄膜トランジスタのしきい値電圧の変動を抑制することができる。
ゲート絶縁層１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。また、ゲート絶縁層１０５は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いて高い周波数によりゲート絶縁層１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁層１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することで、ゲート絶縁層の水素含有量を低減することが可能であり、薄膜トランジスタのしきい値電圧の変動を低減することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
ゲート絶縁層１０５上に第１の半導体層１０６を形成する。第１の半導体層１０６は、微結晶半導体層を用いて形成し、代表的には微結晶シリコン層、微結晶ゲルマニウム層、微結晶シリコンゲルマニウム層を形成する。第１の半導体層１０６の厚さは、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍと薄くすることで、後に形成される第２の半導体層において、微結晶半導体で形成される複数の錐形状の凸部の長さを制御することができる。
第１の半導体層１０６は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、グロー放電プラズマにより形成する。代表的には、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトンとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。希ガスとしては、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトンの一または複数を用いる。
第１の半導体層１０６の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで、プラズマが安定し、シリコンまたはゲルマニウムを含む堆積性気体、及び水素の解離が促進され、活性種の量が増加する。このため、活性種同士の反応が促進され、第１の半導体層の成膜速度が高まる。また、成膜速度が高まると、第１の半導体層１０６が堆積する際に、処理室内の不純物が取り込まれにくくなるため、第１の半導体層１０６に含まれる不純物量が低減し、第１の半導体層１０６の結晶性が高まる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、薄膜トランジスタの生産性を高めることができる。
また、第１の半導体層１０６を形成する際の、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。更には、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。
なお、第１の半導体層１０６を形成する前に、ＣＶＤ装置の処理室内を減圧しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、後に形成される薄膜トランジスタのゲート絶縁層１０５及び第１の半導体層１０６の界面における不純物元素を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
次に、図１（Ｂ）に示すように、第１の半導体層１０６上に半導体層を堆積して、第２の半導体層１０７を形成し、第２の半導体層１０７上に不純物半導体層１０９を形成し、不純物半導体層１０９上に導電層１１１を形成する。その後、導電層１１１上に第２のレジストマスク１１３を形成する（図１（Ｂ）を参照）。ここでは、第１の半導体層１０６を種結晶として、部分的に結晶成長させる条件で第２の半導体層１０７を形成する。なお、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素等があるが、これに限定されず窒素を有する気体であればよい。
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の半導体層１０６と同様に微結晶半導体層を形成する条件を用い、原料ガスに窒素を含む気体を用いることで、第１の半導体層１０６の成膜条件よりも、結晶成長を低減する条件とすることができる。なお、第２の半導体層１０７の成膜条件として、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を、通常の非晶質半導体層を形成する条件とし、かつ窒素を含む気体を用いても、第２の半導体層１０７において、微結晶半導体及び非晶質半導体を有する層１０７ｂを形成することが困難であるため、好ましくない。
ここでは、微結晶半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは５０〜２００倍である。なお、通常の非晶質半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、第２の半導体層１０７の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入し、成膜速度を高めることができる。
第２の半導体層１０７の堆積初期においては、第１の半導体層１０６を種結晶として、第１の半導体層１０６上全体的に微結晶半導体層が堆積される（堆積初期）。この後、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長する（堆積中期）。さらに、錐形状の微結晶半導体領域の結晶成長が抑制され、非晶質半導体層が形成される（堆積後期）。
このことから、図１（Ｂ）及び図２（Ａ）に示す第２の半導体層１０７において、ゲート絶縁層１０５に接する微結晶半導体層１０７ａが、第１の半導体層１０６、及び第２の半導体層１０７の堆積初期に形成される微結晶半導体層に相当する。
また、図１（Ｂ）及び図２（Ａ）に示す第２の半導体層１０７において、微結晶半導体及び非晶質半導体を有する層１０７ｂは、第２の半導体層１０７の堆積中期に形成される錐状の微結晶半導体領域１０８ａ、及びその間を充填する非晶質半導体層１０８ｂに相当する。
また、図１（Ｂ）及び図２（Ａ）に示す第２の半導体層１０７において、非晶質半導体層１０７ｃは、第２の半導体層１０７の堆積後期に形成される非晶質半導体層に相当する。
微結晶半導体層１０７ａは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体で形成される。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または錐形状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または錐形状結晶の界面には、結晶粒界が形成される場合もある。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体層１０７ａに含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体層１０７ａの結晶性を高めることができるため好ましい。
非晶質半導体層１０７ｃは、窒素及び非晶質半導体を有する半導体層、またはＮＨ基及び非晶質半導体を有する半導体層である。ここでの窒素及び非晶質半導体を有する半導体層、またはＮＨ基及び非晶質半導体を有する半導体層の原料ガスの成膜条件として、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を、第１の半導体層１０６と同様に微結晶半導体層を形成する条件を用い、更に窒素を含む気体を用いることで、通常の窒素を有する非晶質半導体層やＮＨ基を有する非晶質半導体層よりも、ＣＰＭや低温ＰＬ（フォトルミネッセンス）で測定すると、Ｕｒｂａｃｈ端のエネルギーが小さい。また、バンドギャップにおける準位のテール（裾）の傾きが急峻である。即ち、欠陥が少なく、通常の窒素を有する非晶質半導体層やＮＨ基を有する非晶質半導体層より、秩序性が高く、結晶構造を有する。
非晶質半導体層１０７ｃを、窒素及びアモルファスシリコンを有する半導体層、好ましくはＮＨ基及びアモルファスシリコンを有する半導体層で形成すると、アモルファスシリコンのバンドギャップのバンドテールと比較して、傾斜が急峻となり、バンドギャップが広くなり、トンネル電流が流れにくくなる。この結果、薄膜トランジスタのオフ電流を低減することができる。また、後に形成される薄膜トランジスタのしきい値電圧のシフト量を低減することができる。
図２（Ａ）に示すように、微結晶半導体及び非晶質半導体を有する層１０７ｂは、微結晶半導体層１０７ａ及び非晶質半導体層１０７ｃの間に設けられる。また、微結晶半導体及び非晶質半導体を有する層１０７ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体層１０８ｂを有する。具体的には、微結晶半導体層１０７ａから凸状に伸びた微結晶半導体領域１０８ａと、非晶質半導体層１０７ｃと同様の非晶質半導体層１０８ｂとで形成される。
非晶質半導体層１０７ｃを、電気伝導度が低く、抵抗率が高い、窒素を有する非晶質半導体層、またはＮＨ基を有する非晶質半導体層で形成することで、薄膜トランジスタのオフ電流を低減することができる。また、微結晶半導体及び非晶質半導体を有する層１０７ｂにおいて、錐形状の微結晶半導体領域１０８ａを有するため、ソース領域またはドレイン領域に電圧が印加されたときの、縦方向（膜厚方向）における抵抗、即ち、第２の半導体層１０７と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
また、図２（Ｂ）に示すように、微結晶半導体及び非晶質半導体を有する層１０７ｂは、微結晶半導体層１０７ａ及び不純物半導体層１０９の間に設けられ、微結晶半導体及び非晶質半導体を有する層１０７ｂと不純物半導体層１０９との間に、非晶質半導体層１０７ｃが形成されない構成となる場合がある。このような、図２（Ｂ）に示す構造においては、非晶質半導体層１０８ｂに対する微結晶半導体領域１０８ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、微結晶半導体及び非晶質半導体を有する層１０７ｂにおいて、ソース領域またはドレイン領域に電圧が印加されたときの、縦方向（膜厚方向）における抵抗、即ち、第２の半導体層１０７と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流を高めることが可能である。
微結晶半導体領域１０８ａは、ゲート絶縁層１０５から非晶質半導体層１０７ｃへ向けて、先端が狭まる凸状の微結晶半導体である。なお、ゲート絶縁層１０５から非晶質半導体層１０７ｃへ向けて幅が広がる凸の微結晶半導体であってもよい。
微結晶半導体及び非晶質半導体を有する層１０７ｂにおいては、微結晶半導体領域１０８ａは、ゲート絶縁層１０５から非晶質半導体層１０７ｃへ向けて、先端が狭まる凸状の結晶粒の場合は、微結晶半導体層１０７ａ側のほうが、非晶質半導体層１０７ｃ側と比較して、微結晶半導体領域の割合が高い。これは、微結晶半導体層１０７ａの表面から、微結晶半導体領域１０８ａが膜厚方向に成長するが、原料ガスにおけるシランに対する水素の流量が少ない、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域１０８ａの結晶粒の成長が抑制され、錐状の結晶粒となるとともに、やがて非晶質半導体層のみが堆積するためである。
また、微結晶半導体及び非晶質半導体を有する層１０７ｂは、窒素、代表的にはＮＨ基を有することが好ましい。これは、微結晶半導体領域１０８ａに含まれる結晶粒の界面、微結晶半導体領域１０８ａと非晶質半導体層１０８ｂとの界面において、窒素、代表的にはＮＨ基が、シリコン原子のダングリングボンドと結合すると、欠陥が低減し、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基を１×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下、好ましくは２×１０２０ｃｍ−３以上１×１０２１ｃｍ−３以下とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、微結晶半導体及び非晶質半導体を有する層１０７ｂの移動度が上昇することがわかる。即ち、薄膜トランジスタの電界効果移動度が上昇する。
また、微結晶半導体及び非晶質半導体を有する層１０７ｂの酸素濃度を低減することにより、結晶粒と非晶質半導体層との界面や、結晶粒同士の界面における、キャリアの移動を阻害する結合を低減することができる。
なお、ここでは、微結晶半導体層１０７ａは、概略厚さが等しい領域をいう。また、微結晶半導体層１０７ａと微結晶半導体及び非晶質半導体を有する層１０７ｂとの界面は、微結晶半導体領域１０８ａと非晶質半導体層１０８ｂとの界面における平坦部において、ゲート絶縁層１０５に最も近い領域を延長した領域をいう。
微結晶半導体層１０７ａ及び微結晶半導体及び非晶質半導体を有する層１０７ｂの厚さの合計、即ち、ゲート絶縁層１０５の界面から、微結晶半導体及び非晶質半導体を有する層１０７ｂの凸部の先端の距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、ＴＦＴのオフ電流を低減できる。
また、第２の半導体層１０７の原料ガスとして、シリコンまたはゲルマニウムを含む堆積性気体と、水素と共に、窒素を含む気体を用いることで、微結晶半導体及び非晶質半導体を有する層１０７ｂ、及び非晶質半導体層１０７ｃの結晶性と非晶質性を制御することが可能であり、この結果、薄膜トランジスタのしきい値電圧のシフト量を低減することが可能である。
なお、第２の半導体層１０７の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入する場合は、第２の半導体層１０７の結晶性が上昇してしまい、薄膜トランジスタのオフ電流が高くなるため、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体との混合比を制御することが好ましい。代表的には、非晶質性を高める条件である水素に対するシリコンまたはゲルマニウムを含む堆積性気体を増やす条件とすることで、微結晶半導体及び非晶質半導体を有する層１０７ｂ、及び非晶質半導体層１０７ｃの結晶性と非晶質性を制御することが可能である。
不純物半導体層１０９は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン、リンが添加されたアモルファスシリコンゲルマニウム、リンが添加された微結晶シリコンゲルマニウム、リンが添加されたアモルファスゲルマニウム、リンが添加された微結晶ゲルマニウム等を形成する。
また、不純物半導体層１０９の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入し、成膜速度を高めることができる。
なお、第２の半導体層１０７と、後に形成されるソース電極及びドレイン電極１２５とがオーミックコンタクトをする場合は、不純物半導体層１０９を形成しなくともよい。
ゲート絶縁層１０５の形成から不純物半導体層の形成までについて、図３に示すタイムチャートを参照して以下に説明する。なお、ゲート絶縁層１０５は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。
まず、ゲート電極１０３が形成された基板を、実施の形態２に示すＣＶＤ装置の処理室２４１内にて加熱しつつ、窒化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図３の予備処理２０１）。ここでは、一例として、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ４の供給のみを停止して数秒後にプラズマの放電を停止させる（図３のＳｉＮ形成２０３）。これは、処理室内にＳｉＨ４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成され、歩留まりを低下させる原因となるためである。
次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の堆積に用いる材料ガスを処理室２４１内に導入する（図３のガス置換２０５）。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図３のＳｉＯＮ形成２０７）。
上記の工程により、ゲート絶縁層１０５を形成することができる。ゲート絶縁層１０５の形成後、基板１０１を処理室２４１から搬出する（図３のｕｎｌｏａｄ２２５）。
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図３のクリーニング処理２２７）。その後、処理室２４１に非晶質シリコン層を形成する処理を行う（図３のプレコート処理２２９）。この処理により、処理室２４１の内壁に非晶質シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図３のｌｏａｄ２３１）。
次に、第１の半導体層１０６の堆積に用いる材料ガスを処理室２４１内に導入する（図３のガス置換２０９）。次に、ゲート絶縁層１０５上の全面に第１の半導体層１０６を形成する。ここでは、一例として、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、Ａｒの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、第１の半導体層１０６として、約５ｎｍの微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図３の第１の半導体層形成２１１）。
次に、第１の半導体層１０６の表面に窒素を供給する。ここでは、第１の半導体層１０６の表面をアンモニアに曝すことで窒素を供給する（ここでは、フラッシュ処理という。）（図３のフラッシュ処理２１３）。また、アンモニアには水素を含ませてもよい。または、アンモニアの代わりに窒素ガスを処理室２４１に導入してもよい。または、アンモニアと窒素ガスを処理室２４１に導入してもよい。ここでは、一例として、処理室２４１内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、本工程の処理では基板１０１をアンモニアに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、第２の半導体層１０７の堆積に用いるガスを導入する（図３のガス置換２１５）。
次に、第２の半導体層１０７を形成する。ここで、第２の半導体層１０７は、窒素を有する非晶質半導体層を用いて形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１４２５ｓｃｃｍ、１０００ｐｐｍのアンモニア（水素希釈）の流量を２５ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１５０ｎｍの第２の半導体層１０７、ここでは微結晶半導体層１０７ａとして微結晶シリコン層、微結晶半導体及び非晶質半導体を有する層１０７ｂとして、微結晶シリコン及びＮＨ基を有するアモルファスシリコンを有する層、非晶質半導体層１０７ｃとして窒素を有するアモルファスシリコン層を形成することができる。なお、微結晶半導体及び非晶質半導体を有する層１０７ｂの微結晶シリコンに窒素を有してもよい。
第２の半導体層１０７の形成工程において、フラッシュ処理により処理室内に導入されたアンモニアがプラズマ放電により分解され、ＮＨ基が生成される。また、第２の半導体層１０７が堆積される際に、ダングリングボンドを架橋することができる。なお、処理室に窒素を有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、第２の半導体層１０７の原料ガスである、水素ガスとが反応し、ＮＨ基を生成する。また、当該ＮＨ基が第２の半導体層１０７の異なるダングリングボンドを架橋する。
その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図３の第２の半導体層形成２１７）。その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図３のガス置換２１９）。
本実施の形態における第２の半導体層１０７を形成する処理室には、窒素を有するガスが供給されている。窒素を有するガスは、プラズマ放電により、ＮＨ基が形成される。また、上記したように、ＮＨ基は第２の半導体層１０７に含まれるダングリングボンドを架橋する。このため、窒素を有するガスを供給した処理室において、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層１０７ｃを形成することができる。
このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａと、微結晶半導体及び非晶質半導体を有する層１０７ｂとの界面でピーク濃度を有し、微結晶半導体及び非晶質半導体を有する層１０７ｂ及び非晶質半導体層１０７ｃの堆積方向に対して減少する濃度となる。
なお、図３の破線２３５ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに、破線２３５ｂに示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７に含まれるダングリングボンドが架橋され、欠陥準位が低減する。
このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａ、または微結晶半導体層１０７ａと、微結晶半導体及び非晶質半導体を有する層１０７ｂとの界面でピーク濃度を有し、微結晶半導体及び非晶質半導体を有する層１０７ｂ及び非晶質半導体層１０７ｃの堆積方向に対して一定な濃度となる。
また、第２の半導体層形成２１７において、破線２３６で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層１０７の成長速度を速めることが可能である。
次に、第２の半導体層１０７上の全面に不純物半導体層１０９を形成する。不純物半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１２７となるものである。まず、不純物半導体層１０９の堆積に用いる材料ガスを処理室２４１内に導入する。ここでは、一例として、ＳｉＨ４の流量を１００ｓｃｃｍ、ＰＨ３をＨ２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室２４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍのリンを含むアモルファスシリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図３の不純物半導体層形成２２１）。その後、これらのガスを排気する（図３の排気２２３）。
以上説明したように、不純物半導体層１０９までを形成することができる。
導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、又は積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（代表的には、ゲート電極１０３に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。また、ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物により形成し、その上にアルミニウム又はアルミニウム合金を形成した積層構造としても良い。更には、アルミニウム又はアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン又はこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１１１として、アルミニウム層を窒化チタン層で挟んだ層の積層構造とするとよい。
導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
第２のレジストマスク１１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、第２の半導体層１０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
図４（Ａ−１）及び図４（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図４（Ａ−１）にはグレートーンマスク１８０を示し、図４（Ｂ−１）にはハーフトーンマスク１８５を示す。
図４（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光層により形成された遮光部１８２、及び遮光層のパターンが設けられた回折格子部１８３で構成されている。
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
グレートーンマスク１８０に露光するための光を照射した場合、図４（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。
図４（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。
ハーフトーンマスク１８５に露光するための光を照射した場合、図４（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する膜厚等により、調整可能である。
多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。
次に、第２のレジストマスク１１３を用いて、第２の半導体層１０７、不純物半導体層１０９、及び導電層１１１をエッチングする。この工程により、第２の半導体層１０７、不純物半導体層１０９及び導電層１１１を素子毎に分離し、第２の半導体層１１５、不純物半導体層１１７、及び導電層１１９を形成する。なお、第２の半導体層１１５は、微結晶半導体層１１５ａ、微結晶半導体及び非晶質半導体を有する層１１５ｂ、及び非晶質半導体層１１５ｃを有する（図１（Ｃ）を参照）。
次に、第２のレジストマスク１１３を後退させて、分離された第３のレジストマスク１２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するように第２のレジストマスク１１３をアッシングすることで、第３のレジストマスク１２３を形成することができる（図５（Ａ）参照）。
次に、第３のレジストマスク１２３を用いて導電層１１９をエッチングし、ソース電極及びドレイン電極１２５を形成する（図５（Ｂ）を参照）。導電層１１９のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層は第３のレジストマスク１２３よりも内側に後退し、ソース電極及びドレイン電極１２５が形成される。ソース電極またはドレイン電極１２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、第３のレジストマスク１２３を用いて、非晶質半導体層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体層１２９ｃ、ソース領域及びドレイン領域１２７を形成する（図５（Ｃ）参照）。この後、第３のレジストマスク１２３を除去する。
なお、ここでは、導電層１１９をウエットエッチングし、非晶質半導体層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をドライエッチングしたため、導電層１１９が等方的にエッチングされ、ソース電極及びドレイン電極１２５の側面と、ソース領域及びドレイン領域１２７の側面は一致せず、ソース電極及びドレイン電極１２５の側面の外側に、ソース領域及びドレイン領域１２７の側面が形成される形状となる。
また、第３のレジストマスク１２３を除去した後、不純物半導体層１１７及び非晶質半導体層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１２５を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
次に、第３のレジストマスク１２３を除去した後、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体層１２９ｃにダメージが入らず、且つ非晶質半導体層１２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体層１２９ｃ表面にほとんどダメージを与えず、且つ露出している非晶質半導体層１２９ｃの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、Ｃｌ２に代表される塩素系ガス、ＣＦ４、Ｎ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、非晶質半導体層１２９ｃの表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。
水プラズマ処理は、反応空間に水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。
上記したように、ソース領域及びドレイン領域１２７を形成した後に、非晶質半導体層１２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体層１２９ｃ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程により、少ないマスク数で、オフ電流が低く、オン電流が高く、しきい値電圧が制御された薄膜トランジスタを生産性高く作製することができる。
（実施の形態２）
本実施の形態では、ゲート絶縁層１０５、第１の半導体層１０６、第２の半導体層１０７、及び不純物半導体層１０９の形成に用いることが可能なプラズマＣＶＤ装置の一形態について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。
図６に示すプラズマＣＶＤ装置２６１は、ガス供給手段２５０及び排気手段２５１に接続されている。
図６に示すプラズマＣＶＤ装置２６１は、処理室２４１と、ステージ２４２と、ガス供給部２４３と、シャワープレート２４４と、排気口２４５と、上部電極２４６と、下部電極２４７と、交流電源２４８と、温度制御部２４９と、を具備する。
処理室２４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室２４１には、上部電極２４６と下部電極２４７が備えられている。なお、図６では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室２４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
図６に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部２４３から供給する。供給されたガスは、シャワープレート２４４を通って、処理室２４１に導入される。上部電極２４６と下部電極２４７に接続された交流電源２４８により、高周波電力が印加されて処理室２４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口２４５によって、処理室２４１内のガスが排気されている。また、温度制御部２４９によって、被処理物を加熱しながらプラズマ処理することができる。
ガス供給手段２５０は、反応ガスが充填されるシリンダ２５２、圧力調整弁２５３、ストップバルブ２５４、マスフローコントローラ２５５などで構成されている。処理室２４１内において、上部電極２４６と基板１０１との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極２４６に供給される反応ガスは、中空構造である上部電極２４６の内部の細孔から処理室２４１内に供給される。
処理室２４１に接続される排気手段２５１は、真空排気と、反応ガスを流す場合において処理室２４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段２５１の構成としては、バタフライバルブ２５６、コンダクタンスバルブ２５７、ターボ分子ポンプ２５８、ドライポンプ２５９などが含まれる。バタフライバルブ２５６とコンダクタンスバルブ２５７を並列に配置する場合には、バタフライバルブ２５６を閉じてコンダクタンスバルブ２５７を動作させることで、反応ガスの排気速度を制御して処理室２４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ２５６を開くことで高真空排気が可能となる。
なお、処理室２４１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ２６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室２４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
なお、図６に示すように、処理室２４１の全体を覆って膜が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する不純物元素が素子に混入することを防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする層を形成すればよく、例えば、非晶質シリコン膜等を形成すればよい。ただし、この膜には酸素が含まれないことが好ましい。
（実施の形態３）
本実施の形態では、実施の形態１に適用可能な第２の半導体層１０７の形成工程について説明する。
本実施の形態では、第２の半導体層１０７の形成前に処理室内をクリーニングし、その後チャンバー内壁を窒化シリコン層で覆うことで、第２の半導体層１０７に窒素を含ませて、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０５の形成から第１の半導体層１０６の形成方法は実施の形態１と同様であるため、ここでは、第２の半導体層１０７から不純物半導体層１０９の形成までについて、図７を参照して以下に説明する。
ゲート絶縁層１０５上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図７の第１の半導体層形成２１１）。その後、基板１０１を処理室２４１から搬出する（図７のｕｎｌｏａｄ２２５）。
基板１０１を処理室２４１から搬出した後、処理室２４１に、例えばＮＦ３ガスを導入し、処理室２４１内をクリーニングする（図７のクリーニング処理２２７）。その後、処理室２４１内に窒化シリコン層を形成する処理を行う（図７のプレコート処理２３３）。窒化シリコン層としては、実施の形態１のゲート絶縁層で形成した窒化シリコン層と同様の条件を用いる。この処理により、処理室２４１の内壁に窒化シリコン層が形成される。その後、基板１０１を処理室２４１内に搬入する（図７のｌｏａｄ２３１）。
なお、クリーニング処理２２７は行わなくてもよい。この結果、スループットを向上させることができる。
次に、第２の半導体層１０７の堆積に用いる材料ガスを処理室２４１内に導入する（図７のガス置換２１５）。次に、第２の半導体層１０７を形成する。ここでは、実施の形態１と同様に、厚さ１５０ｎｍの第２の半導体層１０７を形成する。具体的には、微結晶半導体層１０７ａとして微結晶シリコン層、微結晶半導体及び非晶質半導体を有する層１０７ｂとして、微結晶シリコン及びアモルファスシリコンを有する層、非晶質半導体層１０７ｃとして窒素およびアモルファスシリコンを有する半導体層を形成することができる。その後、プラズマの放電を停止させる（図７の第２の半導体層形成２１７）。
なお、図７の破線２３７ａに示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに、破線２３７ｂに示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７のダングリングボンドが架橋され、欠陥準位が低減する。
このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、微結晶半導体及び非晶質半導体を有する層１０７ｂとの界面で、ピーク濃度を有し、第２の半導体層１０７の堆積方向に対して一定な濃度となる。
また、第２の半導体層形成２１７において、破線２３８で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層１０７の成長速度を速めることが可能である。
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図７のガス置換２１９）。また、実施の形態１と同様に、不純物半導体層１０９を形成する（図７の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図７の排気２２３）。
当該工程において、処理室内にプレコート処理において導入されたアンモニアがプラズマ放電により解離しＮＨ基となる。また、プラズマ放電により、当該窒素ガスと、非晶質半導体層の原料ガスである、水素ガスとが反応しＮＨ基を生成する。また、処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離しＮＨ基が生成される。
本実施の形態において、第２の半導体層１０７を形成する処理室には、窒素を有するガスが供給され、更にはＮＨ基が生成される。上記したように、ＮＨ基はアモルファスシリコン層に含まれるダングリングボンドを架橋する。このため、窒素を有するガスを供給した処理室において、第２の半導体層１０７を形成することで、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。
さらに、第２の半導体層を形成する直前に処理室の内壁を窒化シリコン層により覆うことで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くすることが可能であり、ＮＨ基を有する非晶質半導体層を形成することができる。
また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が第２の半導体層１０７に混入することをも防ぐことができる。
なお、上記の説明では、第１の半導体層１０６を形成した処理室と同様の処理室で第２の半導体層１０７を形成したため、第１の半導体層１０６の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、本実施の形態は、実施の形態１と組み合わせて実施してもよい。すなわち、第１の半導体層１０６を堆積した後、処理室２４１内に窒化シリコン層を形成し、更にフラッシュ処理２１３してもよい。
以上の工程により、オフ電流が低く、オン電流が高く、しきい値電圧が制御された薄膜トランジスタを生産性高く作製することができる。
（実施の形態４）
本実施の形態では、実施の形態１に適用可能な第２の半導体層１０７の形成工程について説明する。
本実施の形態では、第２の半導体層１０７の堆積ガスに、窒素を混入させることで、酸素濃度を低く抑え、窒素濃度を酸素濃度よりも高くする。ゲート絶縁層１０５の形成から第１の半導体層１０６の形成方法は、実施の形態１と同様であるため、ここでは、第１の半導体層１０６から不純物半導体層１０９の形成までについて、図８を参照して以下に説明する。
ゲート絶縁層１０５上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、実施の形態１と同様の方法により、第１の半導体層１０６として約５ｎｍの微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図８の第１の半導体層形成２１１）。その後、これらのガスを排気し、第２の半導体層１０７の堆積に用いるガスを導入する（図８のガス置換２１５）。
次に、第２の半導体層１０７を形成する。ここでは、一例として、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｈ２の流量を１４２５ｓｃｃｍ、１０００ｐｐｍのＮＨ３（水素希釈）の流量を２５ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行い、約１５０ｎｍの第２の半導体層を形成する。具体的には、微結晶半導体層１０７ａ、微結晶半導体及び非晶質半導体を有する層１０７ｂ、及び非晶質半導体層１０７ｃを形成する。当該工程において、アンモニアがプラズマ放電により解離しＮＨ基を生成する。さらには、第２の半導体層が堆積される際に、ダングリングボンドを架橋することができる。（図８の第２の半導体層形成２１７）。
なお、処理室に窒素を有するガスとして、アンモニアの代わりに、破線２３２に示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７のダングリングボンドが架橋され、欠陥準位が低減する。
このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、微結晶半導体層１０７ａの上方、または微結晶半導体層１０７ａと、微結晶半導体及び非晶質半導体を有する層１０７ｂとの界面から、不純物半導体層の界面まで一定の濃度を示す。
また、第２の半導体層形成２１７において、破線２３４で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層１０７の成長速度を速めることが可能である。
その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図８のガス置換２１９）。また、実施の形態１と同様に、不純物半導体層１０９を形成する（図８の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図８の排気２２３）。
本実施の形態における第２の半導体層１０７の堆積ガスには窒素を有するガスが含まれている。窒素を有するガスは、プラズマ放電により、ＮＨ基が形成される。上記したように、ＮＨ基は第２の半導体層１０７に含まれるダングリングボンドを架橋する。このため、ダングリングボンドを架橋したＮＨ基を有する非晶質半導体層を形成することができる。その後、不純物半導体層１０９の原料ガスを排気する（図８の排気２２３）。
以上の工程により、オフ電流が低く、オン電流が高く、しきい値電圧が制御された薄膜トランジスタを生産性高く作製することができる。
（実施の形態５）
実施の形態１において、第２の半導体層１０７の作製方法について、図９を用いて示す。
本実施の形態では、第２の半導体層１０７を形成する方法として、実施の形態１において、第１の半導体層形成２１１処理の後、フラッシュ処理２１３で窒素を有するガスを処理室内に導入すると共に、第２の半導体層１０７を形成している途中で（即ち、第２の半導体層形成２１７において）、実線２３９ａで示すように窒素を有するガスを再度処理室内に導入する（図９参照）。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層１０７の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。
または、第２の半導体層１０７に、窒素、更にはＮＨ基を添加する方法として、実施の形態３において、第１の半導体層１０６を形成した後、処理室内に窒化シリコン層を形成すると共に、第２の半導体層１０７を形成している途中で、窒素を有するガスを再度処理室内に導入してもよい。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。この結果、第２の半導体層１０７の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。その後、不純物半導体層１０９の原料ガスを排気する（図９の排気２２３）。
以上の工程により、オフ電流が低く、オン電流が高く、しきい値電圧が制御された薄膜トランジスタを生産性高く作製することができる。
（実施の形態６）
実施の形態１とは異なる薄膜トランジスタの作製方法について、図１０及び図１１を用いて示す。
実施の形態１と同様に、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆ってゲート絶縁層１０５、第１の半導体層を形成する。次に、実施の形態１と同様に、第１の半導体層から結晶成長させて、第２の半導体層１０７（微結晶半導体層１０７ａ、微結晶半導体及び非晶質半導体を有する層１０７ｂ、非晶質半導体層１０７ｃ）を形成する。次に、第２の半導体層１０７上に不純物半導体層１０９を形成する。その後、不純物半導体層１０９上にレジストマスク（図示せず）を形成する（図１０（Ａ）を参照）。
次に、レジストマスクを用いて、第２の半導体層１０７及び不純物半導体層１０９をエッチングする。この工程により、第２の半導体層１０７及び不純物半導体層１０９を素子毎に分離し、第２の半導体層１１５（微結晶半導体層１１５ａ、微結晶半導体及び非晶質半導体を有する層１１５ｂ、非晶質半導体層１１５ｃ）、及び不純物半導体層１１７を形成する（図１０（Ｂ）を参照）。
次に、ゲート絶縁層１０５、第２の半導体層１１５、及び不純物半導体層１１７上に導電層１１１を形成する（図１０（Ｃ）参照）。
次に、導電層１１１上にレジストマスク（図示せず。）を形成し、当該レジストマスクを用いて導電層１１１をエッチングして、ソース電極及びドレイン電極１３３を形成する（図１１（Ａ）参照）。
次に、ソース電極１３３ドレイン電極１３３をマスクとして、不純物半導体層１１７をエッチングして、ソース領域及びドレイン領域１２７を形成する。また、非晶質半導体層１１５ｃをエッチングして、非晶質半導体層１２９ｃを形成する。こののち、レジストマスクを除去する（図１１（Ｂ）参照）。
以上の工程により、薄膜トランジスタを作製することができる。
なお、本実施の形態では、ソース電極及びドレイン電極１３３を形成した後、レジストマスクを除去せず非晶質半導体層１１５ｃの一部をエッチングしたが、当該レジストマスクを除去した後、不純物半導体層１１７及び非晶質半導体層１１５ｃの一部をエッチングしてもよい。当該エッチングより、ソース電極及びドレイン電極１３３を用いて不純物半導体層１１７をエッチングするため、ソース電極及びソース領域のそれぞれ端部が概略一致する。また、ドレイン電極及びドレイン領域のそれぞれ端部が概略一致する。
なお、本実施の形態に示す第２の半導体層１０７の代わりに、実施の形態３乃至実施の形態５の第２の半導体層１０７の作製方法を適宜適用することができる。
（実施の形態７）
本実施の形態では、チャネル長が１０μｍ以下と短い薄膜トランジスタにおいて、ソース領域及びドレイン領域の抵抗を低減することが可能な形態について、以下に示す。ここでは、実施の形態１を用いて説明するが、適宜他の実施の形態に適用可能である。
不純物半導体層１０９を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、図１（Ｂ）に示す第２の半導体層１０７において、微結晶半導体及び非晶質半導体を有する層１０７ｂまたは非晶質半導体層１０７ｃと、不純物半導体層１０９との間に、微結晶半導体層、代表的には微結晶シリコン層を形成することで、不純物半導体層１０９の堆積初期に低密度層が形成されず、微結晶半導体層を種結晶として、不純物半導体層１０９を結晶成長させることが可能であるため、界面の特性を向上させることができる。この結果、不純物半導体層１０９と、微結晶半導体及び非晶質半導体を有する層１０７ｂまたは非晶質半導体層１０７ｃとの界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体層、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加させることが可能となる。
（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態７で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態１で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１２及び図１３を用いて説明する。
図１２において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に画素電極３０９が形成される。薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
基板３０１から配向膜３１１までの積層体を素子基板３１３という。
対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、着色層３２５とが形成される。また、遮光層３２３及び着色層３２５上に平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。
なお、対向基板３２１上の、遮光層３２３、着色層３２５、及び平坦化層３２７は、カラーフィルタとして機能する。なお、遮光層３２３、平坦化層３２７の何れか一方、または両方は、対向基板３２１上に形成されていなくともよい。
また、着色層は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色層を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。
基板３０１及び対向基板３２１は、シール材（図示しない）で固定され、基板３０１、対向基板３２１、及びシール材の内側に液晶層３４３が充填される。また、基板３０１及び対向基板３２１の間隔を保つために、スペーサ３４１が設けられている。
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
図１３に、図１２とは異なる液晶表示装置を示す。ここでは、対向基板３２１側に着色層が形成されず、薄膜トランジスタ３０３が形成される基板３０１側に着色層が形成されることを特徴とする。
図１３において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。
また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に、着色層３５１が形成される。また、着色層３５１上には、着色層３５１に含まれる不純物が液晶層３４３に混入するのを防ぐために、保護層３５３が形成される。着色層３５１及び保護層３５３上に、画素電極３０９が形成される。着色層３５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる層で形成すればよい。また、着色層３５１は平坦化層としても機能するため、液晶層３４３の配向ムラを低減することができる。
薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８、着色層３５１、及び保護層３５３に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。
容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。
基板３０１から配向膜３１１までの積層体を素子基板３５５という。
対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、遮光層３２３及び対向基板３２１を覆う平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。
画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態１、実施の形態３乃至実施の形態６に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
本実施の形態の液晶表示装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、液晶表示装置の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
また、図１３に示す液晶表示装置は、遮光層３２３と、着色層３５１を同一基板上に形成しない。このため、着色層３５１の形成におけるマスクずれを回避できる。このため、遮光層３２３の面積を大きくする必要がなくなり、画素における開口率を向上させることができる。
（実施の形態９）
実施の形態８で示す素子基板３１３において、配向膜３１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
本実施の形態の発光表示装置及び発光装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
（実施の形態１０）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態８及び実施の形態９で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１４（Ａ）に示す。
図１４（Ａ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、蝶番２７１１により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ａ）では表示部２７０５）に文章を表示し、左側の表示部（図１４（Ａ）では表示部２７０７）に画像を表示することができる。
また、図１４（Ａ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１４（Ｃ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。表示部９６０３は、実施の形態８及び実施の形態９に示した表示装置を適用することができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１４（Ｄ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、１００７、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。表示部１００２には、実施の形態８及び実施の形態９に示した表示装置を適用することができる。
図１４（Ｄ）に示す携帯電話機１０００は、表示部１００２がタッチパネルになっており、指などの接触により、表示部１００２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部１００２を指などで接触することにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦または横）を判断して、表示部１００２の表示情報を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２の接触、又は筐体１００１の操作ボタン１００７の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、微結晶シリコン層の原料ガスにおけるアルゴンの有無と成膜速度について、図１５（Ａ）を用いて示す。
以下に試料の作製方法を示す。
ガラス基板（旭ガラス社製ＡＮ１００）上に、厚さ５０ｎｍの微結晶シリコン層を形成した。このときの堆積条件は、材料ガスを、流量が１２５０ｓｃｃｍの水素と、シランと、アルゴンとし、材料ガスをプラズマＣＶＤ装置の処理室に導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとして、プラズマ放電を行った。
このとき、シランの流量をそれぞれ１０ｓｃｃｍ、２０ｓｃｃｍ、３０ｓｃｃｍとした。また、アルゴンの流量を、それぞれ０ｓｃｃｍ、１０００ｓｃｃｍ、１５００ｓｃｃｍ、２０００ｓｃｃｍとした。
このときのアルゴンの流量と、成膜速度の関係を図１５（Ａ）に示す。なお、丸印はシラン流量が１０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。また、バツ印は、シランの流量が２０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。また、三角印は、シランの流量が３０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。また、微結晶シリコン層の厚さの測定は、ＳＣＩ（Ｓｃｉｅｎｔｉｆｉｃ Ｃｏｍｐｕｔｉｎｇ Ｉｎｔｅｒｎａｔｉｏｎａｌ）社製、光学式薄膜解析システム、ＦｉｌｍＴｅｋ１０００（反射タイプ）を用いて行った。
シランの流量が１０〜３０ｓｃｃｍで、アルゴンの流量が２０００ｓｃｃｍのときの成膜速度は、アルゴンの流量が０ｓｃｃｍの成膜速度の約１．３〜１．６倍である。図１５（Ａ）から、アルゴンの流量を増やすほど、微結晶シリコン層の成膜速度が増加したことが分かる。
次に、窒素を有する微結晶シリコン層の形成において、希ガスとしてアルゴンの有無による成膜速度について、図１５（Ｂ）に示す。
以下に試料の作製方法を示す。
ガラス基板（旭ガラス社製ＡＮ１００）上に、厚さ５０ｎｍの窒素を有する微結晶シリコン層を形成した。このときの堆積条件は、材料ガスを、流量が１２５０ｓｃｃｍの水素と、流量が２５０ｓｃｃｍの１００ｐｐｍアンモニア（水素希釈）と、シランと、アルゴンとし、材料ガスを処理室に導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行い、窒素を有する微結晶シリコン層を形成した。
このとき、シランの流量をそれぞれ１０ｃｃｍ、２０ｓｃｃｍ、３０ｓｃｃｍとした。また、アルゴンの流量を、それぞれ０ｓｃｃｍ、１０００ｓｃｃｍ、１５００ｓｃｃｍ、２０００ｓｃｃｍとした。
このときのアルゴンの流量と、成膜速度の関係を図１５（Ｂ）に示す。なお、丸印はシラン流量が１０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。また、バツ印は、シランの流量が２０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。また、三角印は、シランの流量が３０ｓｃｃｍのときの、アルゴンの流量及び成膜速度の関係を示す。
シランの流量が１０〜３０ｓｃｃｍで、アルゴンの流量が２０００ｓｃｃｍのときの成膜速度は、アルゴンの流量が０ｓｃｃｍの成膜速度の約１．３〜１．６倍である。図１５（Ｂ）から、アルゴンの流量を増やすほど、窒素を有する微結晶シリコン層の成膜速度が増加したことが分かる。
本実施例では、微結晶シリコン層の原料ガスにおけるアルゴンの有無と微結晶シリコン層の結晶性について、図１６及び図１７を用いて示す。
基板上に下地層として、酸化窒化シリコン層を形成した後、酸化窒化シリコン層上に微結晶シリコン層を形成した。
ここでは、基板として、ガラス基板（旭ガラス社製ＡＮ１００）を用いた。
次に、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１００ｎｍの酸化窒化シリコン層を形成した。
次に、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、アルゴンの流量を０ｓｃｃｍ、５００ｓｃｃｍ、１０００ｓｃｃｍ、１５００ｓｃｃｍ、２０００ｓｃｃｍとして、材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行うプラズマＣＶＤ法を用いて、厚さ５０ｎｍの微結晶シリコン層を形成した。
次に、微結晶シリコン層の結晶性について、ラマン分光分析を行った。ここでは、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社製のダブルラマン分光装置Ｕ−１０００を用いてラマン分光分析を行った。
ここでは、代表例として、アルゴンの流量を０ｓｃｃｍとした試料と、アルゴンの流量を１５００ｓｃｃｍとした試料のラマン分光分析を行った結果を規格化したラマンスペクトルを図１６に示す。実線がアルゴンの流量が１５００ｓｃｃｍの試料であり、破線がアルゴンの流量が０ｓｃｃｍの試料のラマンスペクトルである。実線において、ラマンスペクトルのピーク位置が、単結晶シリコンを示す５２０ｃｍ−１側の高波長側に、シフトしていることが分かる。
次に、原料ガスのアルゴンの流量を変えて形成した微結晶シリコン層をラマン分光分析したときの、結晶／非晶質ピーク強度比（Ｉｃ／Ｉａ）を、図１７（Ａ）に示す。
アルゴンの流量が増えるにつれ、結晶／非晶質ピーク強度比（Ｉｃ／Ｉａ）が大きくなっていることが分かる。
次に、原料ガスのアルゴンの流量を変えて形成した微結晶シリコン層をラマン分光分析したときの、ピークシフト値と、半値幅（ＦＷＨＭ）を図１７（Ｂ）に示す。なお、図１７（Ｂ）において、左縦軸及び四角印でピークシフト値を示し、右縦軸及び菱形印で半値幅を示す。
アルゴンの流量が増えるにつれ、ピークシフト値が若干上昇し、単結晶シリコンのピークである５２０ｃｍ−１に近づいている。
また、アルゴンの流量が増えるにつれ、半値幅（ＦＷＨＭ）が小さくなっている。
以上のことから、図１６及び図１７より、微結晶シリコン層の原料ガスにアルゴンを入れることで、微結晶シリコン層の結晶性が高まっていることが分かる。
はじめに薄膜トランジスタの作製工程を、図１、図１０及び図１１を用いて示す。
基板１０１上にゲート電極１０３を形成した。
ここでは、基板１０１として、ガラス基板（コーニング製ＥＡＧＬＥ２０００）を用いた。
モリブデンターゲットを流量５０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ１５０ｎｍのモリブデン層を基板１０１上に形成した。次に、モリブデン層上にレジストを塗布した後、第１のフォトマスクを用いて露光した後、現像してレジストマスクを形成した。
次に、当該レジストマスクを用いてモリブデン層をエッチングして、ゲート電極１０３を形成した。ここでは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用い、ＩＣＰパワー８００Ｗ、バイアスパワー１００Ｗ、圧力１．５Ｐａ、エッチングガスに流量２５ｓｃｃｍのフッ化炭素、流量２５ｓｃｃｍの塩素、流量１０ｓｃｃｍの酸素を用いたエッチング条件を用いた。
この後、レジストマスクを除去した。
次に、ゲート電極１０３及び基板１０１上に、ゲート絶縁層１０５、第１の半導体層１０６を形成した。ここまでの工程を、図１（Ａ）に示す。
ここでは、ゲート絶縁層１０５として厚さ１１０ｎｍの窒化シリコン層及び厚さ１１０ｎｍの酸化シリコン層を形成した。
窒化シリコン層の堆積条件としては、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３７０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
酸化シリコン層の堆積条件としては、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）の流量を１５ｓｃｃｍ、Ｏ２の流量を７５０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、上部電極の温度を３００℃、下部電極の温度を２９７℃とし、ＲＦ電源周波数を２７ＭＨｚ、ＲＦ電源の電力を３００Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
ここでは、第１の半導体層１０６として、厚さ５ｎｍの微結晶シリコン層を形成した。
第１の半導体層１０６の堆積条件を以下に示す。はじめに、処理室内の圧力を１００Ｐａとし、処理室に流量３００ｓｃｃｍのシランを導入して、処理室内の不純物を除去した。次に、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、アルゴンの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行うプラズマＣＶＤ法を用いた。
次に、図１０（Ａ）に示すように、第２の半導体層１０７を形成し、第２の半導体層１０７上に不純物半導体層１０９を形成した。
ここでは、厚さ１５０ｎｍの第２の半導体層１０７を形成した。また、第２の半導体層１０７として、微結晶半導体層１０７ａに微結晶シリコン層、微結晶半導体及び非晶質半導体を有する層１０７ｂに微結晶シリコン、アモルファスシリコン、及び窒素を有する半導体層、非晶質半導体層１０７ｃに窒素及びアモルファスシリコンを有する半導体層を形成した。
第２の半導体層１０７の堆積条件としては、ＳｉＨ４の流量を３０ｓｃｃｍ、１０００ｐｐｍＮＨ３（水素希釈）の流量を２５ｓｃｃｍ、Ｈ２の流量を１４７５ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行った。
不純物半導体層１０９として、厚さ５０ｎｍのリンが添加されたアモルファスシリコン層を形成した。このときの堆積条件は、堆積温度を２８０℃、シラン流量１００ｓｃｃｍ、０．５％フォスフィン（水素希釈）流量を１７０ｓｃｃｍ、圧力１７０Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとしてプラズマ放電を行うプラズマＣＶＤ法を用いた。
次に、不純物半導体層１０９上にレジストを塗布した後、第２のフォトマスクを用いて露光し、現像してレジストマスクを形成した。次に、当該レジストマスクを用いて、第２の半導体層１０７、不純物半導体層１０９をエッチングして、第２の半導体層１１５、不純物半導体層１１７を形成した（図１０（Ｂ）参照）。ここでは、ＩＣＰ装置を用い、ソースパワー１０００Ｗ、バイアスパワー８０Ｗ、圧力１．５１Ｐａ、エッチングガスに流量１００ｓｃｃｍの塩素を用いたエッチング条件を用いた。この後レジストマスクを除去した。
次に、図１０（Ｃ）に示すように、ゲート絶縁層１０５、第２の半導体層１１５、不純物半導体層１１７を覆う導電層１１１を形成した。ここでは、モリブデンターゲットを流量５０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ３００ｎｍのモリブデン層を形成した。
次に、導電層１１９上にレジストを塗布した後、第３のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて導電層１１１をウエットエッチングして、図１１（Ａ）に示すように、ソース電極及びドレイン電極１３３を形成した。ここでは、ウエットエッチングにより、導電層１１１をエッチングした。なお、本実施例では、ソース電極及びドレイン電極１３３の平面形状は、並行型である。
次に、レジストマスクを用いて不純物半導体層１１７エッチングして、ソース領域及びドレイン領域１２７形成した。なお、当該工程において、第２の半導体層１１５の一部もエッチングされ、凹部を有する非晶質半導体層１２９ｃが形成された（図１１（Ｂ）参照）。ここでは、ＩＣＰパワー１５０Ｗ、バイアスパワー４０Ｗ、圧力１．２Ｐａ、エッチングガスに流量１００ｓｃｃｍの塩素を用いたエッチング条件を用い、９０ｎｍエッチングした。このときの、微結晶半導体層１１５ａ、微結晶半導体及び非晶質半導体を有する層１１５ｂ、及び非晶質半導体層１２９ｃのエッチングされた領域の合計の厚さを１１０ｎｍとした。
次に、レジストマスクを除去した後、非晶質半導体層１２９ｃ、ソース領域及びドレイン領域１２７表面にフッ化炭素プラズマを照射し、非晶質半導体層１２９ｃの表面に残留する不純物を除去した。ここでは、ソースパワー１０００Ｗ、バイアスパワー０Ｗ、圧力０．６７Ｐａ、エッチングガスに流量１００ｓｃｃｍのフッ化炭素を用いたエッチング条件を用いた。
次に、絶縁層として、窒化シリコン層を形成した。このときの堆積条件は、ＳｉＨ４の流量を２０ｓｃｃｍ、ＮＨ３の流量を２２０ｓｃｃｍ、窒素の流量を４５０ｓｃｃｍ、水素の流量を４５０ｓｃｃｍとして材料ガスを導入し、処理室内の圧力を１６０Ｐａ、基板の温度を２５０℃とし、２００Ｗの出力によりプラズマ放電を行って、厚さ３００ｎｍの窒化シリコン層を形成した。
次に、絶縁層上にレジストを塗布した後、第４のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて絶縁層の一部をドライエッチングして、ソース電極及びドレイン電極１３３を露出した。また、絶縁層及びゲート絶縁層１０５の一部をドライエッチングして、ゲート電極１０３を露出した。この後、レジストマスクを除去した。
以上の工程により、薄膜トランジスタを作製した。
こののち、薄膜トランジスタの電気特性を測定した結果を図１８に示す。ドレイン電圧が１Ｖ及び１０Ｖの電流電圧特性及び電界効果移動度を実線で示した。なお、本実施例の薄膜トランジスタのチャネル長を３．５μｍ、チャネル幅を２０μｍとして形成した。
このときの、１６個の薄膜トランジスタの電気特性を測定した平均値を以下に示す。しきい値電圧（Ｖｔｈ）は２．８３Ｖ、Ｖｄが１Ｖのときの電界効果移動度は０．６５ｃｍ２／Ｖｓ、Ｖｄが１０Ｖのときの電界効果移動度は０．５９ｃｍ２／Ｖｓ、Ｓ値は０．４６Ｖ／ｄｅｃであった。また、Ｖｄが１０Ｖで、Ｖｇが１５Ｖのときのオン電流（Ｉｏｎ）は５．１３μＡ、最小オフ電流（Ｉｏｆｆ＿ｍｉｎ）は０．３１ｐＡ、Ｖｇが−１４Ｖのときのオフ電流（Ｉｏｆｆ）は９．６ｐＡであった。このことから、しきい値電圧のシフトが少なく、オン電流が高く、オフ電流が低い、良好な電気特性を有する薄膜トランジスタを作製することができた。
本実施例では、微結晶シリコン層の原料ガスにおけるアルゴンの有無と微結晶シリコン層含まれる不純物について、図１９及び図２０を用いて示す。
はじめに試料の作製方法について示す。
基板上に下地層として、窒化シリコン層を形成し、窒化シリコン層上に酸化窒化シリコン層を形成した後、酸化窒化シリコン層上に微結晶シリコン層を形成した。また、微結晶シリコン層上に保護層としてアモルファスシリコン層を形成した。
ここでは、基板として、ガラス基板（旭ガラス社製ＡＮ１００）を用いた。
窒化シリコン層の堆積条件としては、ＳｉＨ４の流量を４０ｓｃｃｍ、Ｈ２の流量を５００ｓｃｃｍ、Ｎ２の流量を５５０ｓｃｃｍ、ＮＨ３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３７０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
次に、ＳｉＨ４の流量を３０ｓｃｃｍ、Ｎ２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１００ｎｍの酸化窒化シリコン層（図１９及び図２０においてはＳｉＯＮと示す。）を形成した。
次に、プラズマＣＶＤ装置の処理室から基板を搬出した後、ＮＦ３で処理室内をクリーニングした後、処理室内に保護膜として酸化シリコン層を形成した。
次に、ＳｉＨ４の流量を１０ｓｃｃｍ、Ｈ２の流量を１５００ｓｃｃｍ、アルゴンの流量を０ｓｃｃｍまたは１５００ｓｃｃｍとして、材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を５０Ｗとしてプラズマ放電を行うプラズマＣＶＤ法を用いて、厚さ１００ｎｍの微結晶シリコン層（図１９及び図２０においてはμｃ−Ｓｉと示す。）を形成した。
次に、保護層として、微結晶シリコン層上に厚さ１００ｎｍのアモルファスシリコン層（図１９及び図２０においてはａ−Ｓｉと示す。）を形成した。
次に、各試料をＳＩＭＳ測定した結果を図１９及び図２０に示す。図１９は窒素濃度を示し、図２０はアルゴン濃度を示す。図１９及び図２０において、微結晶シリコン層の原料ガスにおけるアルゴンの流量が０ｓｃｃｍの試料の濃度プロファイルを破線で示し、アルゴンの流量が１５００ｓｃｃｍの試料の濃度プロファイルを実線で示す。
図１９より、原料ガスにおけるアルゴンの流量が１５００ｓｃｃｍの微結晶シリコン層（μｃ−Ｓｉ）は窒素濃度が低減していることがわかる。このことから、原料ガスとしてアルゴンを用いることで、微結晶シリコン層の不純物濃度を低減できることがわかる。一方、図２０より原料ガスにアルゴンを用いても微結晶シリコン層に含まれるアルゴンの量は検出下限以下である。このため、原料ガスにアルゴンを用いても微結晶シリコン層にアルゴンは取り込まれにくいことがわかる。

Claims (3)

  1. 基板上のゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の半導体層と、
    前記半導体層上の不純物元素を含む半導体層と、
    前記不純物元素を含む半導体層上のソース電極とドレイン電極とを有する薄膜トランジスタの作製方法であって、
    前記半導体層は、前記ゲート絶縁層側から、第１の層と、前記第１の層上の第２の層と、前記第２の層上の第３の層とを有し、
    前記第１の層は、微結晶半導体層であり、
    前記第２の層は、微結晶半導体領域と、非晶質半導体領域とを有し、
    前記第３の層は、非晶質半導体層であり、
    前記第１の層は、前記ゲート絶縁層側の第１の領域と、前記第１の部分上の第２の領域とを有し、
    シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍にし、高周波電力を印加することで、前記第１の領域を形成し、
    前記第１の領域を形成後、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体を混合し、シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍にし、高周波電力を印加することで、前記第２の領域と前記第２の層と前記第３の層とを形成することを特徴とする薄膜トランジスタの作製方法。
  2. 請求項１において、
    前記第２の領域は、前記第１の領域を種結晶として結晶成長することで形成されることを特徴とする薄膜トランジスタの作製方法。
  3. 請求項１または請求項２において、
    前記第２の層の前記微結晶半導体領域は、前記第１の層から前記第３の層に向かって、先端が狭まる凸状の領域であり、
    前記第２の層の前記微結晶半導体領域以外は、前記非晶質半導体領域であることを特徴とする薄膜トランジスタの作製方法。
JP2009257696A 2008-11-17 2009-11-11 薄膜トランジスタの作製方法 Expired - Fee Related JP5498762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257696A JP5498762B2 (ja) 2008-11-17 2009-11-11 薄膜トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008293954 2008-11-17
JP2008293954 2008-11-17
JP2009257696A JP5498762B2 (ja) 2008-11-17 2009-11-11 薄膜トランジスタの作製方法

Publications (3)

Publication Number Publication Date
JP2010141306A JP2010141306A (ja) 2010-06-24
JP2010141306A5 JP2010141306A5 (ja) 2012-12-20
JP5498762B2 true JP5498762B2 (ja) 2014-05-21

Family

ID=42172354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257696A Expired - Fee Related JP5498762B2 (ja) 2008-11-17 2009-11-11 薄膜トランジスタの作製方法

Country Status (2)

Country Link
US (1) US8569120B2 (ja)
JP (1) JP5498762B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525224B2 (ja) 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI606490B (zh) 2010-07-02 2017-11-21 半導體能源研究所股份有限公司 半導體膜的製造方法，半導體裝置的製造方法，和光電轉換裝置的製造方法
JP5948025B2 (ja) * 2010-08-06 2016-07-06 株式会社半導体エネルギー研究所 液晶表示装置
JP5948040B2 (ja) 2010-11-04 2016-07-06 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法及び半導体装置の作製方法
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法
CN110797357A (zh) * 2018-08-02 2020-02-14 夏普株式会社 摄像面板及其制造方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
JPS6027122A (ja) * 1983-07-22 1985-02-12 Semiconductor Energy Lab Co Ltd 光プラズマ気相反応法
JPS60160170A (ja) 1984-01-31 1985-08-21 Seiko Instr & Electronics Ltd 薄膜トランジスタ
JPS62141776A (ja) * 1985-12-17 1987-06-25 Hitachi Ltd 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
US6835523B1 (en) * 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
WO2004086487A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 半導体装置およびその作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI372463B (en) * 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
FR2893951B1 (fr) * 2005-11-30 2008-02-29 Centre Nat Rech Scient Procede de production chez les procaryotes de transposases actives et stables d'elements genetiques mobiles mariner
JP2008124392A (ja) * 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
WO2009128522A1 (en) * 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US8053294B2 (en) * 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
JP5518366B2 (ja) * 2008-05-16 2014-06-11 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101703511B1 (ko) * 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
KR101602252B1 (ko) 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기

Also Published As

Publication number Publication date
JP2010141306A (ja) 2010-06-24
US8569120B2 (en) 2013-10-29
US20100124804A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5525215B2 (ja) 半導体装置の作製方法
JP5506448B2 (ja) 半導体装置
JP5498762B2 (ja) 薄膜トランジスタの作製方法
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
US7989325B2 (en) Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP5542364B2 (ja) 薄膜トランジスタの作製方法
US8956934B2 (en) Thin film transistor and method for manufacturing the same
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
JP5878603B2 (ja) 半導体装置の作製方法
JP5495775B2 (ja) 半導体装置
JP5490515B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140310

R150 Certificate of patent or registration of utility model

Ref document number: 5498762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees