JP5495775B2

JP5495775B2 - 半導体装置

Info

Publication number: JP5495775B2
Application number: JP2009291546A
Authority: JP
Inventors: 秀和宮入; 安弘神保; 祐朗手塚
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2009-03-27
Filing date: 2009-12-23
Publication date: 2014-05-21
Anticipated expiration: 2029-12-23
Also published as: JP2010251701A

Description

本発明は、薄膜トランジスタ及びその作製方法、及び該薄膜トランジスタを用いた表示装置に関する。

電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体層にチャネル形成領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体層として、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。

特開２００１−０５３２８３号公報特開平５−１２９６０８号公報特開２００５−０４９８３２号公報特開平７−１３１０３０号公報特開２００５−１９１５４６号公報

非晶質シリコン層を用いてチャネルが形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン層にチャネルが形成される薄膜トランジスタは、非晶質シリコンでチャネルが形成される薄膜トランジスタと比較して、電界効果移動度が向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。

多結晶シリコン層がチャネル形成領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、前記した特性により、画素に設けられるスイッチング用のトランジスタのみならず、高速動作が要求されるドライバ回路をも構成することができる。

しかし、多結晶シリコン層により薄膜トランジスタは、非晶質シリコン層で薄膜トランジスタを形成する場合に比べ半導体層の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン層の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく大画面の液晶パネルを効率良く生産することができないといった問題がある。

ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。

これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く製造することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。

そこで、本発明の一態様は、電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供することを課題とする。

本発明の一態様は、薄膜トランジスタにおいて、ゲート電極を覆うゲート絶縁層と、ゲート絶縁層に接する半導体層と、半導体層の一部に接し、ソース領域及びドレイン領域を形成する不純物半導体層と、を有し、半導体層において、ゲート絶縁層側に形成されるドナーとなる不純物を含む微結晶半導体領域と、当該ドナーとなる不純物を含む微結晶半導体領域を覆う窒素を含む微結晶半導体領域とを有し、窒素を含む微結晶半導体領域は錐形状であることを要旨とする。

また、本発明の一態様は、薄膜トランジスタにおいて、ゲート電極を覆うゲート絶縁層と、ゲート絶縁層に接する半導体層と、半導体層の一部に接し、ソース領域及びドレイン領域を形成する不純物半導体層と、を有し、半導体層において、ゲート絶縁層側に形成されるドナーとなる不純物を含む微結晶半導体領域と、当該ドナーとなる不純物を含む微結晶半導体領域を覆う窒素を含む微結晶半導体領域と、当該微結晶半導体領域に接する窒素を含む非晶質半導体領域とを有し、窒素を含む微結晶半導体領域は錐形状であることを要旨とする。

なお、上記半導体層の窒素を含む微結晶半導体領域及び窒素を含む非晶質半導体領域において、ＳＩＭＳの窒素濃度プロファイルは、１×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である。また、ドナーとなる不純物を含む微結晶半導体領域と窒素を含む微結晶半導体領域との間に、微結晶半導体層を有してもよい。

また、本発明の一態様は、薄膜トランジスタにおいて、ゲート絶縁層と、ゲート絶縁層に接するドナーとなる不純物を含む微結晶半導体領域と、ドナーとなる不純物を含む微結晶半導体領域を覆う混合領域と、混合領域に接する非晶質半導体を含む層と、非晶質半導体を含む層に接するソース領域及びドレイン領域とを有し、当該混合領域及び非晶質半導体を含む層において、窒素を含むことを要旨とする。

なお、ドナーとなる不純物を含む微結晶半導体領域と混合領域との間に、微結晶半導体層を有してもよい。

なお、上記混合領域の窒素濃度プロファイルは、１×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である。また、上記混合領域とは、微結晶半導体領域と、非晶質半導体領域を有する。ここでの微結晶半導体領域とは、粒径が１ｎｍ以上１０ｎｍ以下の半導体結晶粒、及び／または錐形状の結晶領域である。

さらには、上記混合領域及び非晶質半導体を含む層は、窒素、代表的にはＮＨ基またはＮＨ_２基を有する。

また、上記混合領域及び非晶質半導体を含む層において、隣接する微結晶半導体領域の界面（即ち、粒界）、及び微結晶半導体領域と非晶質半導体領域との界面における半導体原子のダングリングボンドがＮＨ基で架橋されて欠陥準位が低減され、キャリアの移動通路が形成される。または、ダングリングボンドがＮＨ_２基で終端されて欠陥準位が低減される。

半導体層において、ゲート絶縁層に接する領域はチャネル形成領域として機能する。ここでは、チャネル形成領域が少なくともドナーとなる不純物元素を含む微結晶半導体領域で形成されることで、チャネル形成領域のキャリア移動度を高めることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を向上させることができる。

また、薄膜トランジスタにおいて、混合領域及び非晶質半導体を含む層は、窒素、ＮＨ基またはＮＨ_２基を有することで、ソース電極またはドレイン電極に電圧が印加された場合におけるゲート絶縁層とソース領域及びドレイン領域との間の抵抗を低減することが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、上記非晶質半導体を含む層は、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体であるため、バンドギャップが広くなり、トンネル電流が流れにくくなる。このため、非晶質半導体を含む層をバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減することができる。

なお、ここでは、特に測定方法が記載されていない場合は、濃度はＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）の測定値によるものである。

また、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。

また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。

以上のことから、オフ電流が低く、オン電流が高い薄膜トランジスタを生産性高く作製することができる。

薄膜トランジスタを説明する断面図である。薄膜トランジスタの半導体層を説明する断面図である。薄膜トランジスタの半導体層を説明する断面図である。薄膜トランジスタの半導体層を説明する断面図である。薄膜トランジスタを説明する図である。薄膜トランジスタの半導体層を説明する断面図である。薄膜トランジスタの半導体層を説明する断面図である。薄膜トランジスタの作製工程を説明する断面図である。薄膜トランジスタの作製工程を説明する断面図である。薄膜トランジスタの作製方法に適用可能な多階調マスクを説明する図である。薄膜トランジスタの作製方法を説明する断面図である。薄膜トランジスタの作製方法を説明する断面図である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。薄膜トランジスタを形成する工程を説明するタイムチャートの一例である。表示装置を説明する断面図である。表示装置を説明する断面図である。薄膜トランジスタを適用した電子機器である。

以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
図１に、本実施の形態に示す薄膜トランジスタの一形態の断面図を示す。図１に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、ゲート電極１０３上に形成されるゲート絶縁層１０５と、ゲート絶縁層１０５上に形成される半導体層１１５と、半導体層１１５上に接するソース領域及びドレイン領域として機能する不純物半導体層１２７と、不純物半導体層１２７に接する配線１２５とを有する。また、半導体層１１５は、ドナーとなる不純物元素を含む微結晶半導体層１１５ａと、混合領域１１５ｂと、非晶質半導体を含む層１２９ｃとが、ゲート絶縁層１０５側から順に積層されている。

基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。

ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。

ゲート電極１０３の２層の積層構造としては、アルミニウム層上にモリブデン層が積層した二層構造、銅層上にモリブデン層を積層した二層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、または窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。ゲート電極１０３の三層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウム及びシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。

なお、ゲート電極１０３及び基板１０１との密着性向上として、上記の金属材料の窒化物層を、基板１０１と、ゲート電極１０３との間に設けてもよい。

ゲート絶縁層１０５は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、または窒化酸化シリコン層を、単層、または積層して形成することができる。

なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：ＨｙｄｒｏｇｅｎＦｏｒｗａｒｄＳｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

次に、半導体層１１５の構造について説明する。ここでは、図１のゲート絶縁層１０５と、ソース領域及びドレイン領域として機能する不純物半導体層１２７の間の拡大図を図２乃至図４に示す。

半導体層１１５の一形態を図２乃至図４に示す。半導体層１１５は、図２（Ａ）に示すように、ドナーとなる不純物元素を含む微結晶半導体層１１５ａ、混合領域１１５ｂ、非晶質半導体を含む層１２９ｃが積層されている。

ドナーとなる不純物元素を含む微結晶半導体層１１５ａは、微結晶半導体層にドナーとなる不純物元素が添加されている。ドナーとなる不純物元素は、キャリアとして電子を供給するドナーとなり得る元素であり、周期表第１５族元素であるリン、砒素、アンチモン等である。

ドナーとなる不純物元素を含む微結晶半導体層１１５ａを構成する微結晶半導体とは、結晶構造（単結晶、多結晶を含む）を有する半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または錐形状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または錐形状結晶の界面には、結晶粒界が形成される場合もある。

微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ^−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ^−１とアモルファスシリコンを示す４８０ｃｍ^−１の間に微結晶シリコンのラマンスペクトルのピークを示す。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、ヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス元素を含ませてもよく、これにより格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。

ドナーとなる不純物元素を含む微結晶半導体層１１５ａに含まれるドナーとなる不純物元素の二次イオン質量分析法によって計測される濃度を、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３とすることで、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの結晶性を高めることができ、導電性を高めることが可能であるため好ましい。なお、本実施の形態では、ドナーとなる不純物元素を含む微結晶半導体層１１５ａは、層状であり、ゲート絶縁層１０５表面を覆うため、ドナーとなる不純物元素の濃度を低めにすることが好ましい。この結果、薄膜トランジスタのしきい値電圧を制御することが可能であり、薄膜トランジスタがｎチャネル型の場合、しきい値電圧がマイナスシフトすることを低減することができる。

また、ドナーとなる不純物元素を含む微結晶半導体層１１５ａに含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とすることで、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの結晶性を高めることができるため好ましい。

混合領域１１５ｂ及び非晶質半導体を含む層１２９ｃには、窒素が含まれる。混合領域１１５ｂ及び非晶質半導体を含む層１２９ｃに含まれる窒素の濃度は、１×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下である。

図２（Ａ）に示すように、混合領域１１５ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体領域１０８ｂを有する。具体的には、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの表面から凸状に伸びた微結晶半導体領域１０８ａと、非晶質半導体を含む層１２９ｃと同様の半導体で形成される非晶質半導体領域１０８ｂとで形成される。なお、微結晶半導体層１１５ａと混合領域１１５ｂとの間に示す直線状の破線、及び混合領域１１５ｂと非晶質半導体を含む層１２９ｃとの間に示す直線状の破線は、それぞれの界面を示すために表したものであり、実際には、微結晶半導体層１１５ａと混合領域１１５ｂとの界面、及び混合領域１１５ｂと非晶質半導体を含む層１２９ｃとの界面は不明瞭となる。

微結晶半導体領域１０８ａは、ゲート絶縁層１０５から非晶質半導体を含む層１２９ｃへ向けて、先端が狭まる凸状、または錐形状の微結晶半導体である。なお、ゲート絶縁層１０５から非晶質半導体を含む層１２９ｃへ向けて幅が広がる凸状、または錐形状の微結晶半導体であってもよい。

また、混合領域１１５ｂに含まれる非晶質半導体領域１０８ｂに、微結晶半導体領域として、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。

また、図２（Ｂ）に示すように、混合領域１１５ｂは、微結晶半導体層１１５ａ上に一定の厚さで堆積した微結晶半導体領域１０８ｃと、ゲート絶縁層１０５から非晶質半導体を含む層１２９ｃへ向けて、先端が狭まる凸状、または錐形状の微結晶半導体領域１０８ａとが連続的に形成される場合がある。

また、混合領域１１５ｂに含まれる非晶質半導体領域１０８ｂは非晶質半導体を含む層１２９ｃと概略同質の半導体である。

これらのことから、微結晶半導体で形成される領域と、非晶質半導体で形成される領域の界面が混合領域における微結晶半導体領域１０８ａ及び非晶質半導体領域１０８ｂの界面ともいえるため、微結晶半導体領域と、非晶質半導体領域との断面における境界が凹凸状またジグザグ状であるともいえる。

混合領域１１５ｂにおいて、微結晶半導体領域１０８ａが、ゲート絶縁層１０５から非晶質半導体を含む層１２９ｃへ向けて、先端が狭まる凸状の半導体結晶粒の場合は、微結晶半導体層１１５ａ側のほうが、非晶質半導体を含む層１２９ｃ側と比較して、微結晶半導体領域の割合が高い。これは、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの表面から、微結晶半導体領域１０８ａが膜厚方向に成長するが、原料ガスに窒素を含むガスを含ませる、または原料ガスに窒素を含むガスを含ませつつ、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの堆積条件よりシランに対する水素の流量を低減すると、微結晶半導体領域１０８ａの半導体結晶粒の成長が抑制され、錐形状の微結晶半導体領域となるとともに、やがて非晶質半導体が堆積するためである。これは、微結晶半導体領域における窒素の固溶度が、非晶質半導体領域に比べて低いためである。

ドナーとなる不純物元素を含む微結晶半導体層１１５ａ及び混合領域１１５ｂの厚さの合計、即ち、ゲート絶縁層１０５の界面から、混合領域１１５ｂの突起（凸部）の先端の距離は、３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減できる。

非晶質半導体を含む層１２９ｃは、混合領域１１５ｂに含まれる非晶質半導体領域１０８ｂと概略同質の半導体であり窒素を含む。さらには、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。ここでは、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔｐｈｏｔｏｃｕｒｒｅｎｔｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体層を、非晶質半導体を含む層１２９ｃという。即ち、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体を、非晶質半導体を含む層１２９ｃという。非晶質半導体を含む層１２９ｃは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくくなる。このため、非晶質半導体を含む層１２９ｃをバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、非晶質半導体を含む層１２９ｃを設けることで、オン電流及び電界効果移動度を高めることが可能である。

なお、非晶質半導体を含む層１２９ｃの非晶質半導体とは、代表的にはアモルファスシリコンである。

また、混合領域１１５ｂ及び非晶質半導体を含む層１２９ｃに含まれる窒素の代表例として、ＮＨ基、またはＮＨ_２基を有してもよい。

また、図３に示すように、混合領域１１５ｂが、ドナーとなる不純物元素を含む微結晶半導体層１１５ａ及び不純物半導体層１２７の間に設けられ、混合領域１１５ｂと不純物半導体層１２７との間に、非晶質半導体を含む層１２９ｃが形成されない構成としてもよい。混合領域１１５ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体領域１０８ｂを有する。具体的には、ドナーとなる不純物元素を含む微結晶半導体層１１５ａの表面から凸状に伸びた微結晶半導体領域１０８ａと、非晶質半導体領域１０８ｂとで形成される。図３に示す構造においては、混合領域１１５ｂにおける微結晶半導体領域１０８ａの割合が低いことが好ましい。さらには、対となる不純物半導体層１２７の間、即ちキャリアが流れる領域においては、混合領域１１５ｂにおける微結晶半導体領域１０８ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合領域１１５ｂにおいて、配線１２５に電圧を印加したときの縦方向（膜厚方向）における抵抗、即ち、半導体層と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることが可能である。

なお、図３において、混合領域１１５ｂとして、図２（Ｂ）に示すような、微結晶半導体領域１０８ｃを有する混合領域１１５ｂが形成されてもよい。

また、図４（Ａ）に示すように、非晶質半導体を含む層１２９ｃと不純物半導体層１２７の間に、通常の非晶質半導体層１２９ｄを設けてもよい。また、図４（Ｂ）に示すように、混合領域１１５ｂ及び不純物半導体層１２７の間に通常の非晶質半導体層１２９ｄを設けてもよい。このような構造により、薄膜トランジスタのオフ電流を低減することができる。

なお、図４において、混合領域１１５ｂとして、図２（Ｂ）に示すような、微結晶半導体領域１０８ｃを有する混合領域１１５ｂが形成されてもよい。

混合領域１１５ｂにおいて、錐形状の微結晶半導体領域１０８ａを有するため、ソース電極またはドレイン電極に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、ドナーとなる不純物元素を含む微結晶半導体層１１５ａ、混合領域１１５ｂ、及び非晶質半導体を含む層１２９ｃの抵抗を下げることが可能である。

また、混合領域１１５ｂは、窒素、代表的にはＮＨ基またはＮＨ_２基を有することが好ましい。これは、微結晶半導体領域１０８ａに含まれる異なる微結晶半導体領域の界面、または微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面において、窒素、代表的にはＮＨ基、またはＮＨ_２基が、シリコン原子のダングリングボンドと結合すると、欠陥が低減するためである。このため、窒素濃度を１×１０^２０以上ａｔｏｍｓ／ｃｍ^３乃至１×１０ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^２０ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３以下とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ_２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。

また、混合領域１１５ｂの酸素濃度を窒素濃度より低減することにより微結晶半導体領域１０８ａと非晶質半導体領域１０８ｂとの界面や、半導体結晶粒同士の界面における欠陥における、キャリアの移動を阻害する結合を低減することができる。

このため、チャネル形成領域をドナーとなる不純物元素を含む微結晶半導体層１１５ａで形成し、チャネル形成領域とソース領域及びドレイン領域として機能する不純物半導体層１２７の間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体で形成される非晶質半導体を含む層１２９ｃとを設けることで、薄膜トランジスタのオフ電流を低減する。また、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体で形成される非晶質半導体を含む層１２９ｃを設けることで、オン電流及び電界効果移動度を高めることが可能である。また、錐形状の微結晶半導体領域１０８ａを有する混合領域１１５ｂと、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体で形成される非晶質半導体を含む層１２９ｃとを設けることで、さらに、オン電流及び電界効果移動度を高めることが可能である。

図１に示す不純物半導体層１２７は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物半導体層１２７は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、混合領域１１５ｂ、または非晶質半導体を含む層１２９ｃと、配線１２５とがオーミックコンタクトをする場合は、不純物半導体層１２７を形成しなくともよい。

図１に示す配線１２５は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。不純物半導体層１２７と接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、若しくはタングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。

図１乃至図４に示す薄膜トランジスタは、導電性の高いドナーとなる不純物元素を含む微結晶半導体層をチャネル形成領域とし、バックチャネル側を非晶質半導体を含む層とすることで、オフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが可能である。また、チャネル形成領域を微結晶半導体層で形成するため、劣化が少なく、電気特性の信頼性が高い。さらには、オン電流が高いため、アモルファスシリコンをチャネル形成領域に用いた薄膜トランジスタと比較して、チャネル形成領域の面積、即ち薄膜トランジスタの占有面積を低減することが可能であり、薄膜トランジスタの高集積化が可能である。

（実施の形態２）
本実施の形態では、実施の形態１と異なる形態について、以下に説明する。

図５に、本実施の形態に示す薄膜トランジスタの一形態の断面図を示す。図５に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、ゲート電極１０３上に形成されるゲート絶縁層１０５と、ゲート絶縁層１０５上に形成される半導体層１１５と、半導体層１１５上に接するソース領域及びドレイン領域として機能する不純物半導体層１２７と、不純物半導体層１２７に接する配線１２５とを有する。また、半導体層１１５は、分離したドナーとなる不純物元素を含む微結晶半導体領域１１５ｄと、混合領域１１５ｂと、非晶質半導体を含む層１２９ｃとが、ゲート絶縁層１０５側から順に積層されている。

本実施の形態では、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄが、ゲート絶縁層１０５上で分散していることを特徴とする。このため、混合領域１１５ｂは、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ及びゲート絶縁層１０５に接する。

ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄの大きさを、１〜３０ｎｍとし、密度を１×１０^１３／ｃｍ^２未満、好ましくは１×１０^１０／ｃｍ^２未満とすると、分離されたドナーとなる不純物元素を含む微結晶半導体領域１１５ｄを形成することが可能である。

次に、図５に示す薄膜トランジスタのゲート絶縁層１０５と、ソース領域及びドレイン領域として機能する不純物半導体層１２７の間の拡大図を図６に示す。

半導体層１１５は、図６に示すように、分散されたドナーとなる不純物元素を含む微結晶半導体領域１１５ｄと、分散されたドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ及びゲート絶縁層１０５を覆う混合領域１１５ｂと、非晶質半導体を含む層１２９ｃとが積層されている。

混合領域１１５ｂは、微結晶半導体領域１０８ａ、及び当該微結晶半導体領域１０８ａの間に充填される非晶質半導体領域１０８ｂを有する。具体的には、分散されたドナーとなる不純物元素を含む微結晶半導体領域１１５ｄを結晶核として、結晶成長した後、先端の幅が狭まる形状の微結晶半導体領域１０８ａと、非晶質半導体を含む層１２９ｃと同様の半導体で形成される非晶質半導体領域１０８ｂとで形成される。

本実施の形態では、微結晶半導体領域１０８ａが、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄを結晶核として成長するため、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄの密度により微結晶半導体領域１０８ａの大きさを制御することが可能である。このため、大きさの大きい微結晶半導体領域１０８ａを形成することが可能であり、キャリア移動の障壁となる粒界の割合を低減することができる。

本実施の形態に示すドナーとなる不純物元素を含む微結晶半導体領域１１５ｄに含まれるドナーとなる不純物元素の二次イオン質量分析法によって計測される濃度を、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３とすることで、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄの結晶性を高めると共に、微結晶半導体領域１０８ａの大きさを制御することができ、導電性を高めることが可能であるため好ましい。なお、本実施の形態では、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄは、分離されており、ゲート絶縁層１０５表面をドナーとなる不純物元素を含む微結晶半導体領域１１５ｄと、混合領域１１５ｂとで覆うため、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ中のドナーとなる不純物元素の濃度を実施の形態１と比較して高めにすることができる。この結果、薄膜トランジスタのしきい値電圧を制御すると共に、キャリア移動度を高めることが可能であり、薄膜トランジスタがｎチャネル型の場合、しきい値電圧がマイナスシフトするのを低減することができる。

本実施の形態で示す薄膜トランジスタは、導電性の高いドナーとなる不純物元素を含む微結晶半導体層をチャネル形成領域とし、バックチャネル側を非晶質半導体を含む層とすることで、オフ電流を低減すると共に、オン電流及び電界効果移動度を高めることが可能である。また、チャネル形成領域を微結晶半導体層で形成するため、劣化が少なく、電気特性の信頼性が高い。さらには、オン電流が高いため、アモルファスシリコンをチャネル形成領域に用いた薄膜トランジスタと比較して、チャネル形成領域の面積、即ち薄膜トランジスタの占有面積を低減することが可能であり、薄膜トランジスタの高集積化が可能である。

（実施の形態３）
図７に、本実施の形態に示す薄膜トランジスタの一形態の断面図を示す。図７（Ａ）に示す薄膜トランジスタは、基板１０１上に形成されるゲート電極１０３と、ゲート電極１０３上に形成されるゲート絶縁層１０５と、ゲート絶縁層１０５上に形成される半導体層１１５と、半導体層１１５上に接するソース領域及びドレイン領域として機能する不純物半導体層１２７と、不純物半導体層１２７に接する配線１２５とを有する。

次に、図７（Ａ）に示す薄膜トランジスタのゲート絶縁層１０５と、ソース領域及びドレイン領域とばして機能する不純物半導体層１２７の間の拡大図を図７（Ｂ）に示す。

半導体層１１５は、図７（Ｂ）に示すように、分離したドナーとなる不純物元素を含む微結晶半導体領域１１５ｄと、分離したドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ及びゲート絶縁層１０５を覆う微結晶半導体層１０８ｄと、微結晶半導体層１０８ｄを覆う混合領域１１５ｂと、非晶質半導体を含む層１２９ｃとが、ゲート絶縁層１０５側から順に積層されている。

本実施の形態では、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄが、ゲート絶縁層１０５上で分散していると共に、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ及びゲート絶縁層１０５を微結晶半導体層１０８ｄが覆うことを特徴とする。このため、微結晶半導体層１０８ｄは、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ及びゲート絶縁層１０５に接する。

本実施の形態に示すドナーとなる不純物元素を含む微結晶半導体領域１１５ｄに含まれるドナーとなる不純物元素の二次イオン質量分析法によって計測される濃度を、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３とすることで、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄの結晶性を高めることができ、導電性を高めることが可能であるため好ましい。なお、本実施の形態では、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄは、分離されており、ゲート絶縁層１０５表面をドナーとなる不純物元素を含む微結晶半導体領域１１５ｄと、微結晶半導体層１０８ｄとで覆うため、ドナーとなる不純物元素を含む微結晶半導体領域１１５ｄ中のドナーとなる不純物元素の濃度を実施の形態１と比較して高めにすることができる。この結果、薄膜トランジスタのしきい値電圧を制御すると共に、キャリア移動度を高めることが可能であり、薄膜トランジスタがｎチャネル型の場合、しきい値電圧がマイナスシフトするのを低減することができる。

なお、本実施の形態では実施の形態２に示す薄膜トランジスタについて説明したが、実施の形態１に示す薄膜トランジスタにおいて、ドナーとなる不純物元素を含む微結晶半導体層１１５ａと、混合領域１１５ｂの間に、図７に示すように、微結晶半導体層１０８ｄを設けてもよい。

（実施の形態４）
本実施の形態では、実施の形態１に示す薄膜トランジスタの作製方法について図８乃至図１０を参照して説明する。

ここでは、同一の基板上に形成する薄膜トランジスタを全て同じ導電性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。

図８（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁層１０５を形成した後に、第１の半導体層１０６を形成する。

ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて実施の形態１で示した材料により導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板１０１上に導電層を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクによりエッチングして、ゲート電極１０３を形成する。

なお、フォトリソグラフィ工程においては、レジストを基板全面に塗布してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。また、露光機を用いてレジストを露光する代わりに、レーザビーム直描装置によってレジストを露光してもよい。

また、ゲート電極１０３の側面は、テーパー形状とすることで、ゲート電極１０３上に形成する半導体層及び配線層の、段差の箇所における配線切れを低減することができる。ゲート電極１０３の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。

また、ゲート電極１０３を形成する工程でゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の容量素子の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別工程で形成してもよい。

ゲート絶縁層１０５は、ＣＶＤ法またはスパッタリング法等を用いて、実施の形態１で示した材料を用いて形成することができる。ゲート絶縁層１０５のＣＶＤ法による形成工程においてグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを印加することで行われる。また、ゲート絶縁層１０５は、高周波数（１ＧＨｚ以上）のマイクロ波プラズマＣＶＤ装置を用いて形成してもよい。マイクロ波プラズマＣＶＤ装置を用いてゲート絶縁層１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。

また、ゲート絶縁層１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することで、後に形成する第１の半導体層の結晶性を高めることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）等のシリコン含有化合物を用いることができる。

第１の半導体層１０６としては、ドナーとなる不純物元素が含まれる微結晶半導体層を形成する。微結晶半導体層としては、代表的には、リン、砒素、またはアンチモンを含む微結晶シリコン層、リン、砒素、またはアンチモンを含む微結晶シリコンゲルマニウム層、リン、砒素、またはアンチモンを含む微結晶ゲルマニウム層等を用いて形成する。第１の半導体層１０６の厚さは、厚さ３〜１０ｎｍ、好ましくは３〜５ｎｍと薄くすることで、後に形成される第２の半導体層において、複数の錐形状の突起（凸部）で形成される窒素を含む微結晶半導体領域の長さを制御し、薄膜トランジスタのオン電流及びオフ電流を制御することができる。

第１の半導体層１０６は、プラズマＣＶＤ装置の反応室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ドナーとなる不純物元素を含む気体とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ドナーとなる不純物元素を含む気体と、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、ドナーとなる不純物元素を含む微結晶シリコン、ドナーとなる不純物元素を含む微結晶シリコンゲルマニウム、ドナーとなる不純物元素を含む微結晶ゲルマニウム等を形成する。

シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、シラン（ＳｉＨ_４）、ジシラン（Ｓｉ_２Ｈ_６）、ゲルマン（ＧｅＨ_４）、ジゲルマン（Ｇｅ_２Ｈ_６）等がある。

ドナーとなる不純物元素を含む気体の代表例としては、フォスフィン（ＰＨ_３）、三フッ化リン（ＰＦ_３）、アルシン（ＡｓＨ_３）、スチビン（ＳｂＨ_３）等がある。

第１の半導体層１０６の原料ガスとして、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを用いることで、第１の半導体層１０６の成膜速度が高まる。また、成膜速度が高まることで、第１の半導体層１０６に混入される不純物量が低減するため、第１の半導体層１０６の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、薄膜トランジスタの生産性を高めることができる。

第１の半導体層１０６を形成する際の、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。更には、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。

また、第１の半導体層１０６を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物を除去することで、後に形成される薄膜トランジスタのゲート絶縁層１０５及び第１の半導体層１０６における不純物量を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。

次に、図８（Ｂ）に示すように、第１の半導体層１０６上に第２の半導体層１０７を堆積して、混合領域１０７ｂ及び非晶質半導体を含む層１０７ｃを形成する。次に、第２の半導体層１０７上に、不純物半導体層１０９、及び導電層１１１を形成する。次に、導電層１１１上にレジストマスク１１３を形成する。

第１の半導体層１０６（ドナーとなる不純物元素を含む微結晶半導体層）を種結晶として、部分的に結晶成長させる条件で、混合領域１０７ｂ及び非晶質半導体を含む層１０７ｃを形成する。

第２の半導体層１０７は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。

このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の半導体層１０６と同様に微結晶半導体層を形成する条件を用い、原料ガスに窒素を含む気体を用いることで、第１の半導体層１０６の堆積条件よりも、結晶成長を低減する条件とすることができる。この結果、第２の半導体層１０７において、混合領域１０７ｂ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体で形成される非晶質半導体を含む層１０７ｃを形成することができる。

ここでは、第２の半導体層１０７を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体層を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。

また、第２の半導体層１０７の原料ガスに、ヘヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを導入することで、成膜速度を高めることができる。

なお、第２の半導体層１０７の原料ガスに、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガスを導入する場合は、第２の半導体層１０７の結晶性が上昇してしまい、薄膜トランジスタのオフ電流が高くなるため、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体との混合比を制御することが好ましい。代表的には、非晶質性を高める条件である水素に対するシリコンまたはゲルマニウムを含む堆積性気体を増やす条件とすることで、混合領域１０７ｂ、及び非晶質半導体を含む層１０７ｃの結晶性と非晶質性を制御することが可能である。

第２の半導体層１０７の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体を含む層が形成される。なお、錐形状の微結晶半導体領域が成長する前に、第１の半導体層１０６を種結晶として、第１の半導体層１０６上全体に微結晶半導体層が堆積される場合もある。

このことから、図１に示すドナーとなる不純物元素を含む微結晶半導体層１１５ａは、図８（Ａ）に示す第１の半導体層１０６に相当する。

また、図１に示す混合領域１１５ｂは、図８（Ｂ）に示す第２の半導体層１０７の混合領域１０７ｂに相当する。

また、図１に示す非晶質半導体を含む層１２９ｃは、図８（Ｂ）に示す第２の半導体層１０７の非晶質半導体を含む層１０７ｃに相当する。

不純物半導体層１０９は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素と、フォスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体層１０９として、フォスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。不純物半導体層１０９に含まれるリンまたはボロンの濃度は１×１０^１９ａｔｏｍｓ／ｃｍ^３以上１×１０^２１ａｔｏｍｓ／ｃｍ^３が好ましい。

導電層１１１は、図１に示す配線１２５と同様の材料を適宜用いることができる。導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。

第２のフォトリソグラフィ工程によりレジストマスク１１３を形成する。レジストマスク１１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数を低減し、作製工程数が削減できるため好ましい。本実施の形態において、第１の半導体層１０６、第２の半導体層１０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いることができる。

多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図１０（Ａ−１）及び図１０（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図１０（Ａ−１）にはグレートーンマスク１８０を示し、図１０（Ｂ−１）にはハーフトーンマスク１８５を示す。

図１０（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。

回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。

透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、クロムまたは酸化クロム等により設けられる。

グレートーンマスク１８０に露光するための光を照射した場合、図１０（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。

図１０（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光層により形成された半透光部１８７、及び遮光層により形成された遮光部１８８で構成されている。

半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の材料を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。

ハーフトーンマスク１８５に露光するための光を照射した場合、図１０（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する膜厚等により、調整可能である。

多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。

次に、レジストマスク１１３を用いて、第１の半導体層１０６、第２の半導体層１０７、不純物半導体層１０９、及び導電層１１１をエッチングする。この工程により、第１の半導体層１０６、第２の半導体層１０７、不純物半導体層１０９及び導電層１１１を素子毎に分離し、第３の半導体層１１５、不純物半導体層１１７、及び導電層１１９を形成する。なお、第３の半導体層１１５は、微結晶半導体層１１５ａ、混合領域１１５ｂ、及び非晶質半導体を含む層１１５ｃを有する（図８（Ｃ）を参照）。

次に、レジストマスク１１３を後退させて、分離されたレジストマスク１２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク１１３をアッシングすることで、レジストマスク１２３を形成することができる（図９（Ａ）参照）。

次に、レジストマスク１２３を用いて導電層１１９をエッチングし、ソース電極及びドレイン電極として機能する配線１２５を形成する（図９（Ｂ）を参照）。導電層１１９のエッチングは、ウェットエッチングを用いることが好ましい。ウェットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層はレジストマスク１２３よりも内側に後退し、配線１２５が形成される。配線１２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。

次に、レジストマスク１２３を用いて、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体を含む層１２９ｃ、ソース領域及びドレイン領域として機能する不純物半導体層１２７を形成する。この後、レジストマスク１２３を除去する（図９（Ｃ）参照）。

なお、ここでは、導電層１１９をウェットエッチングし、非晶質半導体を含む層１１５ｃ、及び不純物半導体層１１７のそれぞれ一部をドライエッチングしたため、導電層１１９が等方的にエッチングされ、配線１２５の側面と、不純物半導体層１２７の側面は一致せず、配線１２５の側面の外側に、不純物半導体層１２７の側面が形成される形状となる。

また、導電層１１９をエッチングし、レジストマスク１２３を除去した後、不純物半導体層１１７及び非晶質半導体を含む層１１５ｃの一部をエッチングしてもよい。当該エッチングより、配線１２５を用いて不純物半導体層１１７をエッチングするため、配線１２５及び不純物半導体層１２７のそれぞれ側面が概略一致する。

次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体を含む層１２９ｃにダメージが入らず、且つ非晶質半導体を含む層１２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む層１２９ｃ表面にほとんどダメージを与えず、且つ露出している非晶質半導体を含む層１２９ｃの厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ_２、ＣＦ_４、またはＮ_２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：ＣａｐａｃｉｔｉｖｅｌｙＣｏｕｐｌｅｄＰｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）方式等を用いることができる。

次に、非晶質半導体を含む層１２９ｃの表面をプラズマ処理、代表的には水プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。

水プラズマ処理は、水蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。

上記したように、不純物半導体層１２７を形成した後に、非晶質半導体を含む層１２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む層１２９ｃ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。

以上の工程により、少ないマスク数で、チャネル形成領域がドナーとなる不純物元素を含む微結晶半導体層で形成される薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。

（実施の形態５）
本実施の形態では、実施の形態４とは異なる薄膜トランジスタの作製方法について、図８、図１１及び図１２を用いて示す。

実施の形態４と同様に、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁層１０５を形成し、ゲート絶縁層１０５上に第１の半導体層１０６を形成する（図８（Ａ）参照）。次に、実施の形態４と同様に、第１の半導体層１０６から結晶成長させて、第２の半導体層１０７（混合領域１０７ｂ、非晶質半導体を含む層１０７ｃ）を形成する。次に、第２の半導体層１０７上に不純物半導体層１０９を形成する。その後、不純物半導体層１０９上にレジストマスク（図示せず。）を形成する（図１１（Ａ）を参照）。

次に、レジストマスクを用いて、第２の半導体層１０７及び不純物半導体層１０９をエッチングする。この工程により、第２の半導体層１０７及び不純物半導体層１０９を素子毎に分離し、第３の半導体層１１５（微結晶半導体層１１５ａ、混合領域１１５ｂ、非晶質半導体を含む層１１５ｃ）、及び不純物半導体層１１７を形成する（図１１（Ｂ）を参照）。

次に、ゲート絶縁層１０５、第２の半導体層１１５、及び不純物半導体層１１７上に導電層１１１を形成する（図１１（Ｃ）参照）。

次に、導電層１１１上にレジストマスク（図示せず。）を形成し、当該レジストマスクを用いて導電層１１１をエッチングして、ソース電極及びドレイン電極として機能する配線１３３を形成する（図１２（Ａ）参照）。

次に、不純物半導体層１１７をエッチングして、ソース領域及びドレイン領域として機能する不純物半導体層１２７を形成する。また、非晶質半導体を含む層１１５ｃをエッチングして、凹部を有する非晶質半導体を含む層１２９ｃを形成する（図１２（Ｂ）参照）。

以上の工程により、薄膜トランジスタを作製することができる。

なお、配線１３３を形成した後、レジストマスクを除去せず非晶質半導体を含む層１１５ｃの一部をエッチングしたが、当該レジストマスクを除去した後、不純物半導体層１１７及び非晶質半導体を含む層１２９ｃの一部をエッチングしてもよい。当該エッチングより、配線１３３をマスクとして不純物半導体層１１７をエッチングするため、配線１３３及び不純物半導体層１２７のそれぞれ側面が概略一致する。

次に、レジストマスクを除去した後、ドライエッチングを行うとよい。ドライエッチングの条件は、露出している非晶質半導体を含む層１２９ｃにダメージが入らず、且つ非晶質半導体を含む層１２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む層１２９ｃ表面にほとんどダメージを与えず、且つ露出している非晶質半導体を含む層１２９ｃの厚さがほとんど減少しない条件を用いる。

次に、非晶質半導体を含む層１２９ｃの表面に水プラズマ、アンモニアプラズマ、窒素プラズマ等を照射してもよい。

上記したように、非晶質半導体を含む層１２９ｃを形成した後に、非晶質半導体を含む層１２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、非晶質半導体を含む層１２９ｃ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。

以上の工程により、チャネル形成領域がドナーとなる不純物元素を含む微結晶半導体層で形成される薄膜トランジスタを作製することができる。また、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。

（実施の形態６）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について、図１３に示すタイムチャートを参照して以下に説明する。なお、ゲート絶縁層は、窒化シリコン層上に酸化窒化シリコン層を積層して形成する。

本実施の形態では、フラッシュ処理を行って第１の半導体層にドナーとなる不純物元素を添加することを特徴とする。なお、フラッシュ処理とは、プラズマ放電を行わない状態で任意の気体を処理室に導入して、基板表面及び処理室内を任意の気体に曝すことをいう。

まず、ゲート電極１０３が形成された基板を、ＣＶＤ装置の処理室内にて加熱しつつ、窒化シリコン層を形成するために、窒化シリコンの原料ガスを処理室内に導入する（図１３の予備処理２０１）。ここでは、一例として、ＳｉＨ_４の流量を４０ｓｃｃｍ、Ｈ_２の流量を５００ｓｃｃｍ、Ｎ_２の流量を５５０ｓｃｃｍ、ＮＨ_３の流量を１４０ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。なお、窒化シリコン層の原料ガスは、ＳｉＨ_４のほかに、少なくともＮＨ_３またはＮ_２を用いればよい。その後、ＳｉＨ_４の供給のみを停止して数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３のＳｉＮ形成２０３）。処理室内にＳｉＨ_４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物又は粉状物が形成され、歩留まりを低下させる原因となるためである。

次に、窒化シリコン層の原料ガスを排気し、酸化窒化シリコン層の堆積に原料ガスを処理室内に導入する（図１３のガス置換２０５）。ここでは、一例として、ＳｉＨ_４の流量を３０ｓｃｃｍ、Ｎ_２Ｏの流量を１２００ｓｃｃｍとし、原料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ_４の供給のみを停止し、その数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３のＳｉＯＮ形成２０７）。

上記の工程により、ゲート絶縁層１０５を形成することができる。ゲート絶縁層１０５の形成後、基板１０１を処理室から搬出する（図１３のｕｎｌｏａｄ２２５）。

基板１０１を処理室から搬出した後、処理室に、例えばＮＦ_３ガスを導入し、処理室内をクリーニングする（図１３のクリーニング処理２２７）。その後、処理室に非晶質シリコン層を形成する処理を行う（図１３のプレコート処理２２９）。この処理により、処理室の内壁に非晶質シリコン層が形成される。その後、基板１０１を処理室内に搬入する（図１３のｌｏａｄ２３１）。

なお、ｕｎｌｏａｄ２２５からｌｏａｄ２３１の工程を行わないことで、スループットを向上させることができる。

次に、ドナーとなる不純物元素を含む気体をフラッシュする。（図１３のフラッシュ処理２０８）。フラッシュ処理とは、ここでは、基板の最表面に気体を曝すことで特定の元素を基板の最表面に供給することである。フラッシュ処理２０８により、処理室内にドナーとなる不純物元素を含む気体を導入し、ゲート絶縁層１０５表面、さらには、処理室の内壁にドナーとなる不純物元素を吸着させる。ここでは、０．００１％〜１％のフォスフィン（水素希釈またはシラン希釈）を反応室内に導入する。なお、フォスフィンは水素希釈またはシラン希釈されていなくともよい。ドナーとなる不純物元素を含む気体のほかに、破線２３２で示すようにＳｉＨ_４や、破線２３４で示すようにＨ_２を反応室内に導入してもよい。ＳｉＨ_４やＨ_２を反応室に導入することで、反応室の酸素、窒素、フッ素などの不純物を反応室外へ排出することが可能であり、第１の半導体層１０６の汚染を防ぐことができる。

次に、第１の半導体層１０６の原料ガスを処理室内に導入する（図１３のガス置換２０９）。次に、ゲート絶縁層１０５上の全面に第１の半導体層１０６を形成する。ここでは、一例として、ＳｉＨ_４の流量を１０ｓｃｃｍ、Ｈ_２の流量を１５００ｓｃｃｍ、Ａｒの流量を１５００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、処理室内に含まれるドナーとなる不純物元素、ここではリンを取り込みながら第１の半導体層１０６を形成することができる。ここでは、第１の半導体層１０６として、約５ｎｍのリンを含む微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３の第１の半導体層形成２１１）。

次に、第１の半導体層１０６の表面に窒素を供給する。ここでは、第１の半導体層１０６の表面をアンモニアに曝すことで第１の半導体層１０６表面に窒素を供給する（図１３のフラッシュ処理２１３）。また、アンモニアには破線２３５で示すように水素を含ませてもよい。または、アンモニアの代わりに、破線２３６で示すように窒素ガスを処理室に導入してもよい。または、アンモニアと窒素ガスを処理室に導入してもよい。または、窒素ガス又はアンモニアの代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を用いてもよい。ここでは、一例として、処理室内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とする。なお、本工程の処理では基板１０１をアンモニアに曝すのみであるが、プラズマ処理を行ってもよい。その後、これらのガスを排気し、第２の半導体層１０７の堆積に用いるガスを導入する（図１３のガス置換２１５）。

次に、第２の半導体層１０７を形成する。ここでは、一例として、ＳｉＨ_４の流量を３０ｓｃｃｍ、Ｈ_２の流量を１５００ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行うことで、約１５０ｎｍの第２の半導体層１０７を形成することができる。

第２の半導体層１０７の形成工程において、フラッシュ処理により処理室内に導入されたアンモニアがプラズマ放電により分解され、第２の半導体層の堆積中にアンモニアから分解された窒素が取り込まれ、窒素を含む混合領域及び窒素を含む非晶質半導体を含む層が形成される。さらに、アンモニアが分解されＮＨ基またはＮＨ_２基が形成されることで、第２の半導体層１０７が堆積される際に、ダングリングボンドをＮＨ基で架橋することができる。または、ダングリングボンドをＮＨ_２基で終端することができる。なお、処理室に窒素を有するガスとして、窒素ガスを導入した場合は、プラズマ放電により、当該窒素ガスと、第２の半導体層１０７の原料ガスである、水素ガスとが反応し、ＮＨ基またはＮＨ_２基を生成する。また、当該ＮＨ基が第２の半導体層１０７の異なるダングリングボンドを架橋する。または、当該ＮＨ_２基が第２の半導体層１０７の異なるダングリングボンドを終端して、欠陥準位が消失する。

その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３の第２の半導体層形成２１７）。その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１３のガス置換２１９）。

このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、第２の半導体層１０７の堆積初期では、窒素が微結晶半導体領域の界面に偏析する。この後、非晶質半導体を含む層に窒素が含まれる。しかしながら、第２の半導体層１０７が堆積されるにつれ、ＣＶＤ装置の処理室の窒素量が低減する。このため、混合領域１０７ｂにおいて窒素のピーク濃度を有した後、非晶質半導体を含む層１０７ｃにおいて、堆積方向に従って窒素濃度が減少する。

なお、図１３の破線２３７に示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに、破線２３８で示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流してもよい。または、アンモニア及び窒素の代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を流してもよい。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７に含まれるダングリングボンドが架橋され、欠陥準位が低減する。または、ダングリングボンドが終端され、欠陥準位が低減する。

また、第２の半導体層形成２１７において、破線２３９で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層１０７の成長速度を速めることが可能である。

次に、第２の半導体層１０７上の全面に不純物半導体層１０９を形成する。不純物半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域として機能する不純物半導体層１２７となるものである。まず、不純物半導体層１０９の原料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ_４の流量を１００ｓｃｃｍ、ＰＨ_３をＨ_２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして原料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍのリンを含むアモルファスシリコン層を形成することができる。その後、上記した窒化シリコン等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３の不純物半導体層形成２２１）。その後、これらのガスを排気する（図１３の排気２２３）。

以上説明したように、不純物半導体層１０９までを形成することができる。

以上の工程により、ドナーとなる不純物元素を含む微結晶半導体層、窒素を有する微結晶半導体領域、及び窒素を有する非晶質半導体領域を形成することができる。即ち、キャリア移動度の高いドナーとなる不純物元素を含む微結晶半導体層と、錐形状の微結晶半導体領域と、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い非晶質半導体領域を作製することができる。この結果、オン電流及び電界効果移動度が高く、オフ電流の低い薄膜トランジスタを作製することができる。

（実施の形態７）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。ここでは、実施の形態６とは異なる第１の半導体層の形成方法について、図１４を用いて示す。

本実施の形態では、実施の形態６に示すフラッシュ処理２０８の代わりに、プレコート処理２３０で、処理室内にドナーとなる不純物元素を導入することを特徴とする。予備処理２０１乃至クリーニング処理２２７と、ｌｏａｄ２３１乃至排気２２３の工程は実施の形態６と同様である。

図１４に示すように、クリーニング処理２２７とｌｏａｄ２３１の間に、プレコート処理２３０を行うことで、処理室内にドナーとなる不純物元素を含む層を形成する。

プレコート処理２３０において、プラズマＣＶＤ装置の反応室内に、ドナーとなる不純物元素を含む半導体層を保護層としてプレコートする。ここでは、０．００１％〜１％のフォスフィン（水素希釈）と、シランとを反応室内に導入し、グロー放電プラズマにより、リンを含むアモルファスシリコン層、またはリンを含む微結晶シリコン層を形成する。または、０．００１％〜１％のフォスフィン（水素希釈）と、シランと共に、破線２４０で示すように水素とを処理室内に導入し、グロー放電プラズマにより、リンを含むアモルファスシリコン層、またはリンを含む微結晶シリコン層を形成する。この結果、第１の半導体層中に反応室を構成する金属を不純物として取り込んでしまうのを防ぐことができると共に、後の第１の半導体層形成２１１工程で、ドナーとなる不純物元素を第１の半導体層に添加することができる。

次に、実施の形態６と同様に、ｌｏａｄ２３１乃至ガス置換２０９を行った後、第１の半導体層形成２１１を行う。ここでは、第１の半導体層を形成するためのグロー放電により、処理室内に形成される保護層に含まれるドナーとなる不純物元素が保護層から解離すると共に、解離したドナーとなる不純物元素を取り込みながら第１の半導体層が形成される。ここではリンを含む微結晶半導体層が形成される。

この後、フラッシュ処理２１３乃至排気２２３を行うことで、ドナーとなる不純物元素を含む微結晶半導体層、窒素を有する微結晶半導体領域、及び窒素を有する非晶質半導体領域を形成することができる。即ち、キャリア移動度の高いドナーとなる不純物元素を含む微結晶半導体層と、錐形状の微結晶半導体領域と、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い非晶質半導体領域を作製することができる。この結果、オン電流及び電界効果移動度が高く、オフ電流の低い薄膜トランジスタを作製することができる。

（実施の形態８）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。ここでは、実施の形態６及び実施の形態７とは異なる第１の半導体層の形成方法について、図１５を用いて示す。

本実施の形態では、実施の形態６に示すフラッシュ処理２０８の代わりに、第１の半導体層形成２１１工程で、原料ガスにドナーとなる不純物元素を含むガスを導入することを特徴とする。予備処理２０１乃至ガス置換２０９と、フラッシュ処理２１３乃至ｌｏａｄ２３１の工程は実施の形態６と同様である。

ｌｏａｄ２３１の後ガス置換２０９を行う。次に、第１の半導体層１０６の原料ガスを処理室内に導入する。ここでは、ドナーとなる不純物元素を含む気体を、実施の形態６に示す第１の半導体層１０６の原料ガスに追加する。

ここでは、一例として、ＳｉＨ_４の流量を１０ｓｃｃｍ、１００ｐｐｍのＰＨ_３（Ｈ_２希釈）の流量を３０ｓｃｃｍ、Ｈ_２の流量を１５００ｓｃｃｍとして原料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、３００Ｗの出力によりプラズマ放電を行うことで、第１の半導体層１０６として、約５ｎｍのリンを含む微結晶シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒（ここでは、５秒）後にプラズマの放電を停止させる（図１３の第１の半導体層形成２１２）。この結果、ドナーとなる不純物元素を含む第１の半導体層を形成することができる。

（実施の形態９）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。ここでは、実施の形態６乃至実施の形態８とは異なる第１の半導体層の形成方法について、図１６を用いて示す。

本実施の形態では、実施の形態６に示すフラッシュ処理２０８の代わりに、ＳｉＮ形成２０３工程またはＳｉＯＮ形成２０７工程の前に、フラッシュ処理２０２を行い、処理室内にドナーとなる不純物元素を導入することを特徴とする。ここでは、ＳｉＯＮ形成２０７工程の前にフラッシュ処理２０２を行う形態を示す。予備処理２０１及びＳｉＮ形成２０３と、ガス置換２０５乃至ｌｏａｄ２３１、及びガス置換乃至排気２２３の工程は実施の形態６と同様である。

図１６に示すように、ＳｉＮ形成２０３とガス置換２０５の間に、フラッシュ処理２０２を行うことで、処理室内にドナーとなる不純物元素を導入する。

ＳｉＮ形成２０３の後に、ドナーとなる不純物元素を含む気体をフラッシュする。（図１６のフラッシュ処理２０２）。フラッシュ処理２０２は、処理室内にドナーとなる不純物元素を含む気体を導入し、ＳｉＮ層表面、さらには、処理室の内壁にドナーとなる不純物元素を吸着させる。ここでは、０．００１％〜１％のフォスフィン（水素希釈またはシラン希釈）を反応室内に導入する。なお、フォスフィンは水素希釈またはシラン希釈されていなくともよい。ドナーとなる不純物元素を含む気体のほかに、破線２４１で示すようにＳｉＨ_４や、破線２４２で示すようにＨ_２を反応室内に導入してもよい。ＳｉＨ_４やＨ_２を反応室に導入することで、反応室の酸素、窒素、フッ素などの不純物を反応室外へ排出することが可能であり、ＳｉＯＮの汚染を防ぐことができる。

次に、実施の形態６と同様に、ＳｉＯＮ形成２０７を行う。ここでは、処理室内にドナーとなる不純物元素を有する気体が導入されているため、ドナーとなる不純物元素を取り込みながらＳｉＯＮが堆積される。ここでは、リンを含むＳｉＯＮを形成することができる。

次に、実施の形態６と同様に、ｕｎｌｏａｄ２２５乃至ガス置換２０９を行った後、第１の半導体層形成２１１を行う。ここでは、第１の半導体層を形成するためのグロー放電により、ＳｉＯＮに含まれるドナーとなる不純物元素がＳｉＯＮから解離すると共に、解離したドナーとなる不純物元素を取り込みながら第１の半導体層が形成される。ここではリンを含む微結晶半導体層が形成される。

（実施の形態１０）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。ここでは、実施の形態６乃至実施の形態９とは異なる第１の半導体層の形成方法について、図１７を用いて示す。

本実施の形態では、実施の形態６に示すフラッシュ処理２０８の代わりに、ＳｉＮ形成２０３工程またはＳｉＯＮ形成２０７工程の前に、プレコート処理２０４を行い、処理室内にドナーとなる不純物元素を含む層を形成することを特徴とする。ここでは、ＳｉＯＮ形成２０７工程の前工程であるガス置換２０５の前に、プレコート処理２０４を行う形態を示す。予備処理２０１及びＳｉＮ形成２０３と、ガス置換２０５乃至ｌｏａｄ２３１、及びガス置換２０９乃至排気２２３の工程は実施の形態６と同様である。

図１７に示すように、ＳｉＮ形成２０３及びガス置換２０５の間に、プレコート処理２０４を行うことで、処理室内にドナーとなる不純物元素を含む層を形成する。

プレコート処理２０４において、プラズマＣＶＤ装置の反応室内に、ドナーとなる不純物元素を含むＳｉＯＮ層を保護層としてプレコートする。ここでは、０．００１％〜１％のフォスフィン（水素希釈）と、シランと、一酸化に窒素とを反応室内に導入し、グロー放電プラズマにより、リンを含むＳｉＯＮ層を形成する。この結果、ＳｉＯＮ層中に反応室を構成する金属を不純物として取り込んでしまうのを防ぐことができると共に、後に形成されるＳｉＯＮ層にドナーとなる不純物元素を添加することができる。

次に、実施の形態６と同様に、ＳｉＯＮ形成２０７を行う。ここでは、処理室内にドナーとなる不純物元素を含むＳｉＯＮ層が形成されているため、グロー放電によりドナーとなる不純物元素を取り込みながらＳｉＯＮが堆積される。ここでは、リンを含むＳｉＯＮを形成することができる。

次に、実施の形態６と同様に、ｕｎｌｏａｄ２２５乃至ガス置換２０９を行った後、第１の半導体層形成２１１を行う。ここでは、第１の半導体層を形成するためのグロー放電により、ＳｉＯＮ層に含まれるドナーとなる不純物元素がＳｉＯＮ層から解離すると共に、解離したドナーとなる不純物元素を取り込みながら第１の半導体層が形成される。ここではリンを含む微結晶半導体層が形成される。

（実施の形態１１）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。ここでは、実施の形態６乃至実施の形態１０とは異なる第１の半導体層の形成方法について、図１８を用いて示す。

本実施の形態では、実施の形態６に示すフラッシュ処理２０８の代わりに、ＳｉＮ形成２０３工程またはＳｉＯＮ形成２０７工程で、原料ガスにドナーとなる不純物元素を導入することを特徴とする。ここでは、ＳｉＯＮ形成２０７工程の原料ガスに、ドナーとなる不純物元素を含む気体を導入する形態を示す。予備処理２０１乃至ｌｏａｄ２３１、及びガス置換２０９乃至ガス置換２０５と、ｕｎｌｏａｄ２２５乃至排気２２３の工程は実施の形態６と同様である。

ガス置換２０５の後に、ＳｉＯＮ層の原料ガスを処理室内に導入する。ここでは、ドナーとなる不純物元素を含む気体を、ＳｉＯＮ層の原料ガスに追加する。

ここでは、一例として、シラン、一酸化二窒素、及びフォスフィン（水素希釈）を原料ガスとして処理室内に導入して安定させ、グロー放電を行うことで、処理室内に含まれるドナーとなる不純物元素を取り込みながらＳｉＯＮ層が形成される。ここではリンを含む酸化窒化シリコン層が形成される。

（実施の形態１２）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。なお、本実施の形態では、第１の半導体層の作製方法として、実施の形態８を用い、第２の半導体層の異なる作製方法を、図１９を用いて説明するが、第１の半導体層の作製方法として適宜実施の形態６乃至実施の形態１１を用いることができる。

本実施の形態では、第２の半導体層１０７の形成前に処理室内をクリーニングし、その後チャンバー内壁を窒化シリコン層で覆うことで、第２の半導体層１０７に窒素を含ませて、窒素濃度を制御する。ゲート絶縁層１０５の形成方法は実施の形態６と同様であるため、ここでは、第１の半導体層１０６から不純物半導体層１０９の形成までについて、図１９を参照して以下に説明する。

ゲート絶縁層１０５上の全面に第１の半導体層１０６を形成する。まず、第１の半導体層１０６の原料ガスを処理室内に導入する。ここでは、一例として、実施の形態８と同様の方法により、第１の半導体層１０６として約５ｎｍのリンを含む微結晶シリコン層を形成する。その後、プラズマの放電を停止させる（図１９の第１の半導体層形成２１２）。その後、基板１０１を処理室から搬出する（図１９のｕｎｌｏａｄ２２５）。

基板１０１を処理室から搬出した後、処理室に、例えばＮＦ_３ガスを導入し、処理室内をクリーニングする（図１９のクリーニング処理２２７）。その後、処理室内に窒化シリコン層を形成する処理を行う（図１９のプレコート処理２２８）。窒化シリコン層としては、実施の形態６のゲート絶縁層で形成した窒化シリコン層と同様の条件を用いる。この処理により、処理室の内壁に窒化シリコン層が形成される。その後、基板１０１を処理室内に搬入する（図１９のｌｏａｄ２３１）。

なお、クリーニング処理２２７は行わなくてもよい。この結果、スループットを向上させることができる。

次に、第２の半導体層１０７の原料ガスを処理室内に導入する（図１９のガス置換２１５）。次に、第２の半導体層１０７を形成する。ここでは、実施の形態６と同様に、厚さ１５０ｎｍの第２の半導体層１０７を形成する。その後、プラズマの放電を停止させる（図１９の第２の半導体層形成２１７）。

第２の半導体層１０７の形成工程において、処理室内に形成された窒化シリコン層がプラズマに曝されると、窒素が解離し、第２の半導体層の堆積中に当該窒素が取り込まれ、窒素を含む混合領域及び窒素を含む非晶質半導体を含む層が形成される。さらに、窒化シリコン層がプラズマに曝されＮＨ基またはＮＨ_２基が形成されることで、第２の半導体層１０７が堆積される際に、ダングリングボンドをＮＨ基で架橋することができる。または、ダングリングボンドをＮＨ_２基で終端することができる。

なお、図１９の破線２３７に示すように、第２の半導体層形成２１７において、アンモニアを処理室内に流してもよい。または、アンモニアの代わりに破線２３８で示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。または、アンモニア及び窒素ガスの代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を流してもよい。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７のダングリングボンドが架橋され、欠陥準位が低減する。

このような方法により形成した第２の半導体層１０７において、二次イオン質量分析法によって計測される窒素濃度は、混合領域１０７ｂでピーク濃度（極大値）を有し、非晶質半導体を含む層１０７ｃの堆積方向に対して一定な濃度となる。

その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図１９のガス置換２１９）。次に、不純物半導体層１０９を形成する（図１９の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図１９の排気２２３）。

当該工程において、処理室内にプレコート処理において導入されたアンモニアがプラズマ放電により解離し、プラズマ中に窒素が含まれる。また、処理室内の内壁に形成された窒化シリコン層がプラズマに曝されることにより、窒化シリコンの一部が解離し、プラズマ中に窒素が含まれる。この結果、第２の半導体層に窒素を有せしめることができる。

さらに、本実施の形態において、第２の半導体層１０７を形成する処理室には、窒素を有するガスが供給され、更にはＮＨ基またはＮＨ_２基が生成される。上記したように、ＮＨ基は半導体層に含まれるダングリングボンドを架橋する。また、ＮＨ_２基は半導体層に含まれるダングリングボンドを終端する。このため、窒素を有するガスを供給した処理室において、第２の半導体層１０７を形成することで、窒素を有する半導体層を形成することができる。また、混合領域において、窒素を含む微結晶半導体領域を形成することができる。

さらに、第２の半導体層を形成する直前に処理室の内壁を窒化シリコン層により覆うことで、窒素濃度を制御することが可能であり、第２の半導体層を形成することができる。

また、処理室の内壁を窒化シリコン層で覆うことで、処理室の内壁を構成する元素等が第２の半導体層１０７に混入することをも防ぐことができる。

なお、上記の説明では、第１の半導体層１０６を形成した処理室と同様の処理室で第２の半導体層１０７を形成したため、第１の半導体層１０６の形成後にクリーニング処理とプレコート処理を行う形態について説明したが、第１の半導体層１０６を堆積した後、処理室内に窒化シリコン層を形成し、更にフラッシュ処理２１３してもよい。

（実施の形態１３）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について説明する。なお、本実施の形態では、第１の半導体層の作製方法として、実施の形態８を用い、第２の半導体層の異なる作製方法を図２０を用いて説明するが、第１の半導体層の作製方法として適宜実施の形態６乃至実施の形態１１を用いることができる。

本実施の形態では、第２の半導体層１０７の処理室内に堆積ガスとして窒素を混入させることで、第２の半導体層１０７の窒素濃度を制御する。ゲート絶縁層１０５の形成から第１の半導体層１０６の形成方法は、実施の形態８と同様であるため、ここでは、ガス置換２１５から不純物半導体層形成２２１までについて、図２０を参照して以下に説明する。

第１の半導体層の原料ガスを排気し、第２の半導体層１０７の堆積に用いるガスを導入する（図２０のガス置換２１５）。

次に、第２の半導体層１０７を形成する。ここでは、一例として、ＳｉＨ_４の流量を３０ｓｃｃｍ、Ｈ_２の流量を１４２５ｓｃｃｍ、１０００ｐｐｍのＮＨ_３（水素希釈）の流量を２５ｓｃｃｍとして原料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数１３．５６ＭＨｚ、ＲＦ電源の電力５０Ｗの出力によりプラズマ放電を行い、約１５０ｎｍの第２の半導体層を形成する。当該工程において、アンモニアがプラズマ放電により解離し、プラズマ中に窒素が含まれ、第２の半導体層に窒素が含まれる。また、プラズマ中にＮＨ基またはＮＨ_２基が生成されると、第２の半導体層が堆積される際に、ダングリングボンドを架橋または終端することができる。（図２０の第２の半導体層形成２１６）。

なお、処理室に窒素を有するガスとして、第２の半導体層形成２１６において、アンモニアの代わりに破線２４２で示すように窒素ガスを流してもよい。または、アンモニア及び窒素ガスを流しても良い。または、アンモニア及び窒素ガスの代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を流してもよい。この結果、第２の半導体層１０７の窒素濃度が高まり、第２の半導体層１０７のダングリングボンドが架橋され、欠陥準位が低減する。

また、第２の半導体層形成２１７において、破線２４３で示すように、原料ガスとして希ガスを用いてもよい。この結果、第２の半導体層１０７の成長速度を速めることが可能である。

その後、これらのガスを排気し、不純物半導体層１０９の堆積に用いるガスを導入する（図２０のガス置換２１９）。また、実施の形態６と同様に、不純物半導体層１０９を形成する（図２０の不純物半導体層形成２２１）。その後、不純物半導体層１０９の原料ガスを排気する（図２０の排気２２３）。

（実施の形態１４）
本実施の形態では、実施の形態４及び実施の形態５で適用可能なゲート絶縁層から不純物半導体層の形成工程について、図２１を用いて示す。なお、本実施の形態では、第１の半導体層の作製方法として、実施の形態８を用い、第２の半導体層の異なる作製方法を図２１を用いて説明するが、第１の半導体層の作製方法として、適宜実施の形態６乃至実施の形態１１を用いることができる。

本実施の形態では、第２の半導体層１０７を形成する方法として、実施の形態８において、第１の半導体層形成２１２処理の後、フラッシュ処理２１４で窒素を有するガスを処理室内に導入すると共に、第２の半導体層１０７を形成している途中で、実線２４４で示すように窒素を有するガスを再度処理室内に導入する（図２１参照）。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに破線２４５で示すように窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。または、アンモニア及び窒素ガスの代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を流してもよい。この結果、第２の半導体層１０７の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。

または、第２の半導体層１０７に、窒素、更にはＮＨ基またはＮＨ_２基を添加する方法として、実施の形態１２において、第１の半導体層１０６を形成した後、処理室内に保護層として窒化シリコン層を形成すると共に、第２の半導体層１０７を形成している途中で、窒素を有するガスを再度処理室内に導入してもよい。窒素を有するガスとして、ここではアンモニアを用いる。なお、アンモニアの代わりに窒素ガスを用いてもよい。または、アンモニア及び窒素ガスを用いてもよい。または、アンモニア及び窒素の代わりに、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等を流してもよい。この結果、第２の半導体層１０７の堆積初期及び堆積途中において、窒素濃度が高くなり欠陥準位を低減することができる。

この後、フラッシュ処理２１３乃至排気２２３を行う。

（実施の形態１５）
本実施の形態では、実施の形態２及び実施の形態３に示すような、ゲート絶縁層１０５上に離散されたドナーとなる不純物元素を含む微結晶半導体領域の形成方法について説明する。

離散されたドナーとなる不純物元素を含む微結晶半導体領域の形成方法としては、ドナーとなる不純物元素が添加された微結晶半導体層をスパッタリング法またはプラズマＣＶＤ法により成膜した後に、ドナーとなる不純物元素が添加された微結晶半導体層に水素プラズマを曝して、ドナーとなる不純物元素が添加された微結晶半導体層の非晶質半導体成分をエッチングすることで、離散されたドナーとなる不純物元素が添加された半導体結晶領域を形成することができる。

または、離散した状態の厚さで、ドナーとなる不純物元素が添加された微結晶半導体領域をスパッタリング法またはプラズマＣＶＤ法により形成することで、ドナーとなる不純物元素が添加された微結晶半導体領域を形成することができる。なお、当該工程において、シリコンまたはゲルマニウムを含む堆積性気体の希釈率を高くする、即ち、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の割合を高くすると、堆積したドナーとなる不純物元素を含む半導体領域に対する水素ラジカルのエッチング力が高まり、離散したドナーとなる不純物元素が添加された微結晶半導体領域を作製しやすくなる。

ここでは、一例として、ＳｉＨ_４の流量を５〜７ｓｃｃｍ、１００ｐｐｍのＰＨ_３（Ｈ_２希釈）の流量を３０ｓｃｃｍ、Ｈ_２の流量を１５００ｓｃｃｍとして原料ガスを導入して安定させる。処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、３００Ｗの出力によりプラズマ放電を行い、厚さ３ｎｍの堆積を行うことで、離散したリンを含む微結晶シリコン領域を形成することができる。

（実施の形態１６）
本実施の形態では、チャネル長が１０μｍ以下と短い薄膜トランジスタにおいて、ソース領域及びドレイン領域の抵抗を低減することが可能な形態について、以下に示す。ここでは、実施の形態１を用いて説明するが、適宜他の実施の形態に適用可能である。

不純物半導体層１０９を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、図８（Ｂ）に示す第２の半導体層１０７において、混合領域１０７ｂまたは非晶質半導体を含む層１０７ｃと、不純物半導体層１０９との間に、微結晶半導体層、代表的には微結晶シリコン層を形成することで、不純物半導体層１０９の堆積初期に低密度層が形成されず、微結晶半導体層を種結晶として、不純物半導体層１０９を結晶成長させることが可能であるため、界面の特性を向上させることができる。この結果、不純物半導体層１０９と、混合領域１０７ｂまたは非晶質半導体を含む層１０７ｃとの界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体層、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加させることが可能となる。

（実施の形態１７）
本実施の形態では、実施の形態１乃至実施の形態１６で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態１で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（ＶｅｒｔｉｃａｌＡｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図２２及び図２３を用いて説明する。

図２２において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に画素電極３０９が形成される。薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。

容量素子３０５は、薄膜トランジスタ３０３のゲート電極３０２と同時に形成される容量配線３０４と、ゲート絶縁層３０６と、画素電極３０９とで構成される。

基板３０１から配向膜３１１までの積層体を素子基板３１３という。

対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、着色層３２５とが形成される。また、遮光層３２３及び着色層３２５上に平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。

なお、対向基板３２１上に、遮光層３２３、着色層３２５、及び平坦化層３２７により、カラーフィルタとして機能する。なお、遮光層３２３、平坦化層３２７の何れか一方、または両方は、対向基板３２１上に形成されていなくともよい。

また、着色層は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色層を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色層の組み合わせに関しては、これに限られない。

基板３０１及び対向基板３２１は、シール材（図示しない）で固定され、基板３０１、対向基板３２１、及びシール材の内側に液晶層３４３が充填される。また、基板３０１及び対向基板３２１の間隔を保つために、スペーサ３４１が設けられている。

画素電極３０９、液晶層３４３、及び対向電極３２９が重なり合うことで、液晶素子が形成されている。

図２３に、図２２とは異なる液晶表示装置を示す。ここでは、対向基板３２１側に着色層が形成されず、薄膜トランジスタ３０３が形成される基板３０１側に着色層が形成されることを特徴とする。

図２３において、液晶表示装置の画素部の断面構造を示す。基板３０１上に、上記実施の形態で作製される薄膜トランジスタ３０３及び容量素子３０５が形成される。

また、薄膜トランジスタ３０３上に形成される絶縁層３０８上に、着色層３５１が形成される。また、着色層３５１上には、着色層３５１に含まれる不純物が液晶層３４３に混入するのを防ぐために、保護層３５３が形成される。着色層３５１及び保護層３５３上に、画素電極３０９が形成される。着色層３５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる層で形成すればよい。また、着色層３５１は平坦化層としても機能するため、液晶層３４３の配向ムラを低減することができる。

薄膜トランジスタ３０３のソース電極またはドレイン電極３０７と、画素電極３０９とは、絶縁層３０８、着色層３５１、及び保護層３５３に設けられる開口部において、接続される。画素電極３０９上には配向膜３１１が形成される。

基板３０１から配向膜３１１までの積層体を素子基板３５５という。

対向基板３２１には、薄膜トランジスタ３０３への光の入射を遮断する遮光層３２３と、遮光層３２３及び対向基板３２１を覆う平坦化層３２７が形成される。平坦化層３２７上に対向電極３２９が形成され、対向電極３２９上に配向膜３３１が形成される。

なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態１に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。

本実施の形態の液晶表示装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）の表示画質を高めることができる。また、薄膜トランジスタの大きさを小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。

また、図２３に示す液晶表示装置は、遮光層３２３と、着色層３５１を同一基板上に形成しない。このため、着色層３５１の形成におけるマスクずれを回避するため、遮光層３２３の面積を大きくする必要がなくなるため、画素における開口率を向上させることができる。

（実施の形態１８）
実施の形態１７で示す素子基板３１３において、配向膜３１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

本実施の形態の発光表示装置及び発光装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。

（実施の形態１９）
上記実施の形態に係る薄膜トランジスタを有事する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態１７及び実施の形態１８で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。

上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（ＰｕｂｌｉｃＩｎｆｏｍａｔｉｏｎＤｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２４（Ａ）に示す。

図２４（Ａ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体１７００および筐体１７０１の２つの筐体で構成されている。筐体１７００および筐体２７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２および表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２４（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図２４（Ａ）では表示部１７０３）に画像を表示することができる。

また、図２４（Ａ）では、筐体１７００に操作部などを備えた例を示している。例えば、筐体１７００において、電源１７０５、操作キー１７０６、スピーカ１７０７などを備えている。操作キー１７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図２４（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部１７１２に表示させることができる。

また、デジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２４（Ｃ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、実施の形態１７及び実施の形態１８に示した表示装置を適用することができる。

テレビジョン装置の操作は、筐体１７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２４（Ｄ）は、携帯電話機の一例を示している。携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、１７３７、外部接続ポート１７３４、スピーカ１７３５、マイク１７３６などを備えている。表示部１７３２には、実施の形態１７及び実施の形態１８に示した表示装置を適用することができる。

図２４（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指などの接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部１７３２を指などで接触することにより行うことができる。

表示部１７３２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話の発信、或いはメールを作成する場合は、表示部１７３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１７３２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。

また、携帯電話機内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機の向き（縦または横）を判断して、表示部１００２の表示情報を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１７３２の接触、又は筐体１７３１の操作ボタン１７３７の操作により行われる。また、表示部１７３２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。

また、入力モードにおいて、表示部１７３２の光センサで検出される信号を検知し、表示部１７３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部１７３２は、イメージセンサとして機能させることもできる。例えば、表示部１７３２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

Claims

基板上にトランジスタを有する半導体装置であって、
前記トランジスタは、導電層と、絶縁層と、半導体層と、を有し、
前記導電層は、前記絶縁層を介して、前記半導体層と重なる領域を有し、
前記半導体層は、
前記基板表面の法線方向に沿って成長した結晶を有する第１の領域と、
非晶質を有する第２の領域と、
前記第１の領域と前記第２の領域の間に設けられ、前記結晶と非晶質とが混在した第３の領域と、を有し、
前記第１の領域は、第１５族元素を含み、
前記第１の領域において、二次イオン質量分析法によって計測される第１５族元素の濃度は、６×１０^１５ａｔｏｍｓ／ｃｍ^３以上１×１０^１８ａｔｏｍｓ／ｃｍ^３以下であり、
前記第３の領域において、二次イオン質量分析法によって計測される窒素濃度は、１×１０ ^２０ａｔｏｍｓ／ｃｍ ^３以上１×１０ ^２１ａｔｏｍｓ／ｃｍ ^３以下であることを特徴とする半導体装置。
請求項１において、
前記第１の領域において、二次イオン質量分析法によって計測される窒素濃度は、１×１０ ^１８ａｔｏｍｓ／ｃｍ ^３未満であることを特徴とする半導体装置。