JP5553703B2 - 半導体膜の作製方法および半導体装置の作製方法 - Google Patents

半導体膜の作製方法および半導体装置の作製方法 Download PDF

Info

Publication number
JP5553703B2
JP5553703B2 JP2010165199A JP2010165199A JP5553703B2 JP 5553703 B2 JP5553703 B2 JP 5553703B2 JP 2010165199 A JP2010165199 A JP 2010165199A JP 2010165199 A JP2010165199 A JP 2010165199A JP 5553703 B2 JP5553703 B2 JP 5553703B2
Authority
JP
Japan
Prior art keywords
film
flow rate
semiconductor film
region
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010165199A
Other languages
English (en)
Other versions
JP2011044704A (ja
JP2011044704A5 (ja
Inventor
亮太 田島
哲弘 田中
亮 徳丸
秀和 宮入
充弘 一條
太一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010165199A priority Critical patent/JP5553703B2/ja
Publication of JP2011044704A publication Critical patent/JP2011044704A/ja
Publication of JP2011044704A5 publication Critical patent/JP2011044704A5/ja
Application granted granted Critical
Publication of JP5553703B2 publication Critical patent/JP5553703B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Description

本発明は、微結晶半導体膜、薄膜トランジスタ及びそれらの作製方法、及び該薄膜トランジスタを用いた表示装置に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜にチャネル形成領域が形成される薄膜トランジスタが知られている。薄膜トランジスタに用いられる半導体膜として、微結晶シリコンを用いる技術が開示されている（特許文献１乃至４参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００９−０４４１３４号公報 特開２００４−１４６６９１号公報 特開平４−２６６０１９号公報 特開平６−１９６７０１号公報
微結晶半導体膜をチャネル形成領域に用いた逆スタガ型の薄膜トランジスタにおいては、ゲート絶縁膜及び微結晶半導体膜の界面領域における微結晶半導体膜の結晶性が低く、薄膜トランジスタの電気的特性が悪いという問題がある。
上述した問題に鑑み、本発明の一態様は、結晶性の高い微結晶半導体膜を作製することを課題とする。また、本発明の一形態は、電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を量産性高く作製することを課題とする。
本発明の一形態は、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減しつつ、常にシリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入し、高周波電力を供給して、基板上に微結晶半導体膜を作製する。
本発明の一形態は、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減しつつ、常にシリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入し、高周波電力を供給することで、結晶核を発生させる工程と、該結晶核を結晶成長させる工程と、堆積表面の非晶質部分のエッチングする工程とを繰り返す。このため、結晶核の密度を高めつつ、該結晶核の結晶成長を行うため、結晶性の高い微結晶半導体膜を作製することができる。
また、本発明の一形態は、一定流量の水素を導入しつつ、第１の流量のシリコンまたはゲルマニウムを含む堆積性気体を導入する工程と、第２の流量のシリコンまたはゲルマニウムを含む堆積性気体を導入する工程とを繰り返して、水素及びシリコンまたはゲルマニウムを含む堆積性気体を混合し、高周波電力を供給して、基板上に微結晶半導体膜を作製する微結晶半導体膜の作製方法である。
なお、「水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減」とは、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比の増減を複数回繰り返すことをいう。水素及びシリコンまたはゲルマニウムを含む堆積性気体とともに、一定流量の希ガスを導入してもよい。また、水素、またはシリコンもしくはゲルマニウムを含む堆積性気体の一方の流量は、周期的に増減しない。
また、本発明の一形態は、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減しつつ、希ガスの流量を周期的に導入または増減しつつ、常にシリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入し、高周波電力を供給して、基板上に微結晶半導体膜を作製する。「希ガスの流量を周期的に増減」とは、希ガスの流量の増減を複数回繰り返すことをいう。
本発明の一形態は、一定流量の水素を導入しつつ、第１の流量のシリコンまたはゲルマニウムを含む堆積性気体と共に、希ガスを導入する工程と、希ガスを導入せず且つ第２の流量のシリコンまたはゲルマニウムを含む堆積性気体を導入する工程とを繰り返して、水素及び前記シリコンまたはゲルマニウムを含む堆積性気体を混合し、高周波電力を供給して、基板上に微結晶半導体膜を作製する微結晶半導体膜の作製方法である。
本発明の一形態は、一定流量の水素を導入しつつ、第１の流量のシリコンまたはゲルマニウムを含む堆積性気体と共に、第３の流量の希ガスを導入する工程と、第２の流量のシリコンまたはゲルマニウムを含む堆積性気体とともに、第４の流量の希ガスを導入する工程とを繰り返して、水素及びシリコンまたはゲルマニウムを含む堆積性気体を混合し、高周波電力を供給して、基板上に微結晶半導体膜を作製する微結晶半導体膜の作製方法である。
なお、一定流量の水素は、周期的に増減しない。
本発明の一形態は、上記微結晶半導体膜の作製方法を用いて、薄膜トランジスタのチャネル形成領域を形成する薄膜トランジスタの作製方法である。
なお、上記第１の流量が上記第２の流量より多くともよい。または、上記第１の流量が上記第２の流量より少なくともよい。
また、希ガスの第３の流量が希ガスの第４の流量より多くともよい。または、希ガスの第３の流量が希ガスの第４の流量より少なくともよい。
水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減しつつ、シリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入することで、結晶粒に含まれる結晶子を大きくすることが可能であり、結晶性の高い微結晶半導体膜を形成することができる。
また、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減しつつ、希ガスの流量を周期的に増減しつつ、シリコンまたはゲルマニウムを含む堆積性気体を処理室内に導入し、結晶粒に含まれる結晶子を大きくすると共に、結晶粒が隣接させることが可能であり、結晶性の高い微結晶半導体膜を形成することができる。
なお、ここでは、特に測定方法が記載されていない場合は、濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）の測定値によるものである。
また、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
以上のことから、結晶性の高い微結晶半導体膜を作製することができる。また、オフ電流が低く、オン電流が高い薄膜トランジスタを生産性高く作製することができる。
微結晶半導体膜の作製方法を説明するタイムチャート図である。 プラズマ処理装置の一例を説明する図である。 微結晶半導体膜の作製方法を説明するタイムチャート図である。 薄膜トランジスタ構造を説明する断面図である。 薄膜トランジスタの作製方法の一形態を説明する図。 薄膜トランジスタの作製方法の一形態を説明する図。 薄膜トランジスタの作製方法の一形態を説明する図。 薄膜トランジスタの作製方法の一形態を説明する図。 薄膜トランジスタの作製方法の一形態を説明する図。 表示装置を説明する断面図である。 表示装置を説明する断面図である。 薄膜トランジスタを適用した電子機器である。 微結晶シリコン膜の構造を説明するＳＥＭ図である。 微結晶シリコン膜の構造を説明するＳＥＭ図である。 微結晶シリコン膜の結晶子の大きさを説明する図である。 微結晶シリコン膜の結晶子の大きさを説明する図である。 微結晶シリコン膜の構造を説明するＳＥＭ図である。 微結晶シリコン膜の結晶子の大きさを説明する図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、開示される発明は以下の説明に限定されず、開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、結晶性の高い微結晶半導体膜の形成方法について、図１及び図２を用いて説明する。
本実施の形態では、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。ここでは、水素の流量を一定とし、シリコンまたはゲルマニウムを含む堆積性気体の流量を経時的に制御することにより、結晶性の高い微結晶半導体膜を形成することを特徴とする。
はじめに、本実施の形態で用いるプラズマＣＶＤ装置の一形態の概略図について図２を用いて説明する。
図２に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０及び排気手段１５１に接続されており、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレート１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、高周波電源１４８と、温度制御部１４９と、を具備する。
処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図２では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を供給して処理室１４１の内部にプラズマを発生させることができるものであれば、誘導結合型など他の構成を適用してもよい。
図２に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４３から導入する。導入されたガスは、シャワープレート１４４を通って、処理室１４１に導入される。上部電極１４６に接続された高周波電源１４８により、高周波電力が供給されて処理室１４１内のガスが励起されてプラズマが発生する。また、真空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。また、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができる。
ガス供給手段１５０は、反応ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストップバルブ１５４、マスフローコントローラ１５５などで構成されている。処理室１４１内において、上部電極１４６と基板１４０との間にはシャワープレートを有する。シャワープレートは板状に加工され、複数の細孔が設けられている。上部電極１４６に導入される反応ガスは、内部の中空構造を経て、シャワープレートの細孔から処理室１４１内に導入される。ガス供給手段１５０のマスフローコントローラ１５５を用いて、処理室１４１に導入するシリコンまたはゲルマニウムを含む堆積性気体の流量を制御することができる。
処理室１４１に接続される排気手段１５１には、真空排気する機能と、反応ガスを流す際に処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段１５１には、バルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、ドライポンプ１５９などが含まれる。なお、図示していないが、バルブ１５６とコンダクタンスバルブ１５７を並列に配置する場合には、バルブ１５６を閉じてコンダクタンスバルブ１５７を動作させることで、反応ガスの排気速度を制御して処理室１４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバルブ１５６を開くことで処理室１４１内が所定の圧力となるよう制御することができる。
なお、処理室１４１を１０−５Ｐａよりも低い圧力まで排気する場合には、クライオポンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けてもよい。
なお、図２に示すように、処理室１４１の内壁全体を覆って膜が形成（被着）されるようにプレコート処理を行うと、処理室１４１の内壁に付着した不純物元素、または処理室１４１内壁を構成する不純物元素が素子へ混入することを防止できる。
なお、ここで発生させるプラズマは、例えばＲＦ（３〜３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７ＭＨｚ）プラズマ、ＶＨＦプラズマ（３０ＭＨｚ〜３００ＭＨｚ、代表的には６０ＭＨｚ）、マイクロ波（１ＧＨｚ以上、代表的には２．４５ＧＨｚ）プラズマを用いることができる。また、プラズマはパルス発振により発生させることが好ましい。
なお、装置には予備室が連結されていてもよい。各層となる膜の形成前に予備室で基板を加熱しておくと、各処理室における形成までの加熱時間を短縮することが可能であり、スループットを向上させることができる。
なお、プラズマＣＶＤ装置としてマルチチャンバーのＣＶＤ装置を用いると、各処理室で一種類または組成の類似する複数種の層を形成することが可能である。そのため、既に形成した層の残留物及び大気に浮遊する不純物元素によって界面が汚染されることなく、積層膜を形成することができる。
なお、プラズマＣＶＤ装置の処理室１４１の内部は、フッ素ラジカルでクリーニングするとよい。また、各層となる膜の形成前に処理室１４１内に保護膜を形成することが好ましい。
図１は、本実施の形態に示す微結晶半導体膜の形成方法における原料ガスの時間的変化を示すタイミングチャートである。なお、図１において、実線５１は、プラズマＣＶＤ装置の電源のオンオフ状態を示し、実線５３は水素の流量を示し、実線５５はシリコンまたはゲルマニウムを含む堆積性気体（図１ではシラン）の流量を示し、実線５７は希ガス（図１ではアルゴン）の流量を示す。
プラズマＣＶＤ装置の処理室１４１に、原料ガスであるシリコンまたはゲルマニウムを含む堆積性気体と、水素とを導入し、処理室１４１を所定の圧力とする。また、基板１４０の温度を所定の温度とする。このとき、水素は一定流量（図１では流量ａ）で処理室に導入する。一方、シリコンまたはゲルマニウムを含む堆積性気体は、周期的に流量を増減させながら、処理室に導入する。ここでは、周期的に流量を増減させることをサイクルフローという。本実施の形態では、流量ｂのシリコンまたはゲルマニウムを含む堆積性気体をｔ１秒流す工程と、流量ｃ（ｂ＜ｃ）のシリコンまたはゲルマニウムを含む堆積性気体をｔ２秒流す工程とを繰り返す。
ここでは、はじめに、シリコンまたはゲルマニウムを含む堆積性気体を流量ｃ流した後、流量を流量ｂに変更しているが、はじめに流量ｂのシリコンまたはゲルマニウムを含む堆積性気体を流した後、流量を流量ｃに変更してもよい。また、ｔ１とｔ２は異なっていてもよいし、同じでもよい。なお、ｔ１及びｔ２は、数秒から数十秒が好ましい。ｔ１及びｔ２が数分になってしまうと、例えばｔ１において結晶性の低い数ｎｍの微結晶半導体膜が形成されてしまい、こののちｔ２においては微結晶半導体膜の表面しか反応せず、微結晶半導体膜の内部の結晶性を高めることが困難なためである。
また、原料ガスとして、ヘリウム、ネオン、アルゴン等の希ガスを導入することが好ましい。希ガスは、微結晶半導体膜には取り込まれないものの、シリコンまたはゲルマニウムを含む堆積性気体の分解を促進させるため、プラズマ中におけるシリコンまたはゲルマニウムを含む堆積性気体由来の活性種の量が増加し、微結晶半導体膜の堆積速度を高めることができる。なお、図１の破線５９で示すように、希ガスを処理室に導入しなくともよい。
次に、高周波電源の電源をＯＮとし、プラズマ放電を行う。本実施の形態では、プラズマ放電をし続けたまま、水素と、シリコンまたはゲルマニウムを含む堆積性気体の流量比を周期的に増減させるサイクルフローを行うことを特徴とする。なお、高周波電源は破線５２に示すように、オンとオフを繰り返してもよい。「水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比を周期的に増減」とは、水素と、シリコンまたはゲルマニウムを含む堆積性気体との流量比の増減を複数回繰り返すことをいう。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量を周期的に増減させるサイクルフローを行う。
シリコンまたはゲルマニウムを含む堆積性気体の流量が少ないとき（図１においては、流量ｂ）は、プラズマ中で水素ラジカルと共に、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカルも形成される。このため、プラズマ中で解離された水素ラジカルが堆積表面をエッチングしつつ、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカル（代表的には、シリルラジカル）が堆積表面のダングリングボンドに結合するため、結晶性の高い結晶核を形成しつつ、結晶成長が生じる。即ち、エッチングと共に、結晶核形成が生じるため、結晶性の高い結晶核の密度が高まる。また、結晶核の大きさの均一性を高めることができる。また、シリコンまたはゲルマニウムを含む堆積性気体の流量が多いとき（図１においては、流量ｃ）は、結晶核の形成及び結晶成長が生じる。ここでは、結晶性の高い結晶核の結晶成長が生じる。微結晶半導体膜は複数の結晶粒で形成されるが、当該結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を複数有する。本実施の形態に示す微結晶半導体膜の形成方法により、結晶粒の結晶子の大きさを大きくすることが可能であるため、微結晶半導体膜の結晶性を高めることができる。
なお、ここでは、水素の流量を一定としたが、微結晶半導体形成に必要な量の水素であれば、流量を増減させてもよい。しかしながら、シランまたはゲルマニウムを含む気体と同期させて流量を増減させると、堆積表面の非晶質部分のエッチングレートが低減し、結晶性が低減するため好ましくない。また、シリコンまたはゲルマニウムを含む堆積性気体を一定流量とし、水素の流量を周期的に増減させてもよい。
また、高周波電源をオンにしたまま、原料ガスの流量を切り替えることで、微結晶半導体膜の堆積速度を向上させることができる。
なお、処理室へのシリコンまたはゲルマニウムを含む堆積性気体の導入を止めた後に、高周波電源を切ることが好ましい。この結果、シリコンを主成分とする粒状物又は粉状物の形成を低減することが可能であり、歩留まりを高めることができる。
以上の工程により、結晶性が高い微結晶半導体膜を形成することができる。
（実施の形態２）
本実施の形態では、結晶粒が隣接しており、且つ結晶性の高い微結晶半導体膜の形成方法について、図３を用いて説明する。
図３は、本実施の形態に示す微結晶半導体膜の形成方法における原料ガスの時間的変化を示すタイミングチャートである。なお、図３において、実線６１は、プラズマＣＶＤ装置の電源のオンオフ状態を示し、実線６３は水素の流量を示し、実線６５はシリコンまたはゲルマニウムを含む堆積性気体（図３ではシラン）の流量を示し、実線６７は希ガス（図３ではアルゴン）の流量を示す。
プラズマＣＶＤ装置の処理室に、原料ガスであるシリコンまたはゲルマニウムを含む堆積性気体と、水素とを導入し、処理室を所定の圧力とする。また、基板１４０の温度を所定の温度とする。このとき、水素は一定流量（図３では流量ａ）で処理室に導入する。一方、シリコンまたはゲルマニウムを含む堆積性気体は、周期的に流量を増減させながら、処理室に導入する。本実施の形態では、流量ｂのシリコンまたはゲルマニウムを含む堆積性気体をｔ１秒流す工程と、流量ｃ（ｂ＜ｃ）のシリコンまたはゲルマニウムを含む堆積性気体をｔ２秒流す工程とを繰り返す。ここでは、はじめに、シリコンまたはゲルマニウムを含む堆積性気体を流量ｃ流した後、流量を流量ｂに変更しているが、はじめに流量ｂ流した後、流量を流量ｃに変更してもよい。また、ｔ１とｔ２は異なっていてもよいし、同じでもよい。なお、ｔ１及びｔ２は、数秒から数十秒が好ましい。
また、原料ガスとして、ヘリウム、ネオン、アルゴン等の希ガスを、周期的に流量を増減させながら、処理室に導入することを特徴とする。本実施の形態では、流量ｄの希ガスをｔ１秒流し、流量ｅ（ｅ＜ｄ）の希ガスをｔ２秒流し、これらの導入を繰り返す。なお、破線で示すように、本実施の形態では、流量ｄの希ガスをｔ１秒流す工程と、ｔ２秒希ガスの導入を止める工程とを繰り返してもよい。「希ガスの流量を周期的に増減」とは、希ガスの流量の増減を複数回繰り返すことをいう。
希ガスは、気相中におけるシリコンまたはゲルマニウムを含む堆積性気体の分解を促進させる。このため、プラズマ中におけるシリコンまたはゲルマニウムを含む堆積性気体由来の活性種の量が増加し、微結晶半導体膜の堆積速度を高めることができる。また、周期的に希ガスの流量を減少させることで、希ガスによる結晶核のスパッタリング及び除去を低減できるため、結晶核密度を高めることができる。結晶核密度が高く、また結晶核の堆積速度が速い。さらに、周期的にシリコンまたはゲルマニウムを含む堆積性気体と希ガスの流量を同時期に増減させることで、希ガスによる結晶核のスパッタリング及び除去を低減でき、結晶核密度が高く、結晶核の堆積速度が速くなる。これらのため、結晶粒の成長により隣接する結晶粒が衝突し、微結晶半導体膜における結晶粒が隣接する。このため、隣接する結晶粒が接しており、隙間の少ない、結晶性の高い微結晶半導体膜を形成することができる。なお、図３の破線６９で示すように、希ガスを、流量ｄの希ガスをｔ１秒流す工程と、流量ｅ（ｅ＜ｄ）の希ガスをｔ２秒流す工程とを繰り返してもよい。
次に、高周波電源の電源をＯＮとし、プラズマ放電を行う。ここでは、プラズマ放電をし続けたまま、シリコンまたはゲルマニウムを含む堆積性気体の流量を周期的に増減させるサイクルフローを行うことを特徴とする。なお、高周波電源は破線６２に示すように、オンとオフを繰り返してもよい。
シリコンまたはゲルマニウムを含む堆積性気体の流量が少ないとき（図３においては、流量ｂ）は、プラズマ中で水素ラジカルと共に、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカルも形成される。このため、プラズマ中で解離された水素ラジカルが堆積表面をエッチングしつつ、シリコンまたはゲルマニウムを含む堆積性気体から生成されるラジカル（代表的には、シリルラジカル）が堆積表面のダングリングボンドに結合するため、結晶性の高い結晶核を形成しつつ、結晶成長が生じる。即ち、エッチングと共に、結晶核形成が行われるため、結晶性の高い結晶核の密度が高まる。また、結晶核の大きさの均一性を高めることができる。また、シリコンまたはゲルマニウムを含む堆積性気体の流量が多いとき（図３においては、流量ｃ）は、結晶核の形成及び結晶成長が生じる。ここでは、結晶性の高い結晶核の結晶成長が生じる。微結晶半導体膜は複数の結晶粒で形成されるが、当該結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を複数有する。本実施の形態では、希ガスを周期的に導入または増減することで、希ガスによる結晶核のスパッタリングを低減できるため、実施の形態１と比較して、結晶核の密度を高めることが可能である。このため、隣接する結晶粒の衝突により結晶粒径の増大が抑制され、結晶粒径が小さいが、シリコンまたはゲルマニウムを含む堆積性気体の流量を周期的に増減させることで、結晶粒に含まれる結晶子の大きさを大きくすることが可能である。以上のことから、本実施の形態に示す微結晶半導体膜の形成方法により、結晶粒の結晶子の大きさを大きくし、且つ結晶粒を隣接させることが可能であるため、微結晶半導体膜の結晶性を高めることができる。
なお、ここでは、水素の流量を一定としたが、微結晶半導体形成に必要な量の水素であれば、流量を増減させてもよい。しかしながら、シランまたはゲルマニウムを含む気体と同期させて流量を増減させると、体積表面の非晶質部分のエッチングが低減し、結晶性が低減するため好ましくない。また、シリコンまたはゲルマニウムを含む堆積性気体を一定流量とし、水素の流量を周期的に増減させてもよい。
また、高周波電源をオンにしたまま、シリコンまたはゲルマニウムを含む堆積性気体の流量を切り替えることで、微結晶半導体膜の堆積速度を向上させることができる。
なお、処理室へのシリコンまたはゲルマニウムを含む堆積性気体の導入を止めた後に、高周波電源を切ることが好ましい。この結果、シリコンを主成分とする粒状物又は粉状物の形成を低減することが可能であり、歩留まりを高めることができる。
以上の工程により、結晶粒が隣接しており、結晶性が高い微結晶半導体膜を形成することができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２で示す形成方法を用いた微結晶半導体膜を有する薄膜トランジスタの構造について、図４を用いて説明する。
実施の形態１及び実施の形態２に示す形成方法を用いた微結晶半導体膜は、薄膜トランジスタのチャネル形成領域に用いることができる。薄膜トランジスタとしては、ボトムゲート型の薄膜トランジスタ及びトップゲート型の薄膜トランジスタの両方に用いることができるが、特にボトムゲート型の薄膜トランジスタに用いることで、薄膜トランジスタの特性を向上させることができる。ここでは、代表的なボトムゲート型の薄膜トランジスタの構造について、図４を用いて説明する。
図４（Ａ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタである。基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０５が形成される。ゲート絶縁膜１０５上には、微結晶半導体膜１０７が形成される。微結晶半導体膜１０７上には、一対の不純物半導体膜１０９が形成される。また、一対の不純物半導体膜１０９それぞれに接して、一対の配線１１１が形成される。微結晶半導体膜１０７は、実施の形態１または実施の形態２に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体膜で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアの移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
基板１０１は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、以下に示される基板３０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層でもしくは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体膜やＡｇＰｄＣｕ合金を用いてもよい。
ゲート電極１０３の２層の積層構造としては、アルミニウム膜上にモリブデン膜が積層した二層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。ゲート電極１０３の三層構造としては、タングステン膜または窒化タングステン膜と、アルミニウム及びシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン膜またはチタン膜とを積層した構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗が低く、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
なお、ゲート電極１０３及び基板１０１との密着性向上として、上記の金属材料の窒化物膜を、基板１０１とゲート電極１０３との間に設けてもよい。
ゲート絶縁膜１０５は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を、単層若しくは積層して形成することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶半導体膜１０７は、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。また、リン、砒素、またはアンチモンを含む微結晶シリコン膜、リン、砒素、またはアンチモンを含む微結晶シリコンゲルマニウム膜、リン、砒素、またはアンチモンを含む微結晶ゲルマニウム膜等を用いて形成してもよい。なお、薄膜トランジスタのしきい値電圧を制御するため、微結晶半導体膜１０７に、ボロンを添加してもよい。
微結晶半導体膜を構成する微結晶半導体とは、結晶構造（単結晶、多結晶を含む）を有する半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークを示す。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませてもよい。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませてもよく、これにより格子歪みをさらに助長させることで、微結晶の構造の安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
また、微結晶半導体膜に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体膜１０７の結晶性を高めることができるため好ましい。
不純物半導体膜１０９は、薄膜トランジスタがｎチャネル型の場合は、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンで形成する。また、薄膜トランジスタがｐチャネル型の場合は、ボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンで形成する。
配線１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。不純物半導体膜１０９と接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、若しくはタングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。
図４（Ｂ）に示す薄膜トランジスタは、チャネルストップ型の薄膜トランジスタである。基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０５が形成される。ゲート絶縁膜１０５上には、微結晶半導体膜１２１が形成される。微結晶半導体膜１２１上には、チャネル保護膜１２３が形成される。また、微結晶半導体膜１２１及びチャネル保護膜１２３上には、一対の不純物半導体膜１２５が形成される。また、一対の不純物半導体膜１２５それぞれに接して、一対の配線１２７が形成される。微結晶半導体膜１２１は、実施の形態１または実施の形態２に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体膜で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域においてキャリアが移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
チャネル保護膜１２３は、ゲート絶縁膜１０５と同様に形成することができる。または、ポリイミド、エポキシ樹脂、アクリル樹脂、その他の有機絶縁膜を用いて形成することができる。
一対の不純物半導体膜１２５は、図４（Ａ）に示す一対の不純物半導体膜１０９と同様の材料及び構造を用いて形成することができる。
配線１２７は、図４（Ａ）に示す一対の配線１１１と同様の材料及び構造を用いて形成することができる。
チャネル保護型の薄膜トランジスタは、チャネル形成領域に実施の形態１または実施の形態２に示す微結晶半導体膜を用いて形成すると共に、チャネル保護膜を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
図４（Ｃ）に示す薄膜トランジスタは、チャネルエッチ型の薄膜トランジスタであり、微結晶半導体膜１３１と一対の不純物半導体膜１３７の間に非晶質半導体膜１３５を有する点が図４（Ａ）及び図４（Ｂ）と異なる。
基板１０１上にゲート電極１０３が形成され、基板１０１及びゲート電極１０３を覆うゲート絶縁膜１０５が形成される。ゲート絶縁膜１０５上には、微結晶半導体膜１３１が形成される。微結晶半導体膜１３１上には、非晶質半導体膜１３５が形成される。また、非晶質半導体膜１３５上には、一対の不純物半導体膜１３７が形成される。また、一対の不純物半導体膜１３７それぞれに接して、一対の配線１３９が形成される。微結晶半導体膜１３１は、実施の形態１または実施の形態２に示す微結晶半導体膜の形成方法を用いて形成することで、チャネル形成領域が結晶性の高い微結晶半導体膜で形成されるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。また、微結晶半導体膜の結晶粒が隣接しており、結晶粒間の接触面積が大きいため、チャネル形成領域におけるキャリアの移動しやすくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。
非晶質半導体膜１３５は、アモルファスシリコン、窒素を含むアモルファスシリコン、塩素を含むアモルファスシリコン等で形成することができる。微結晶半導体膜１３１及び一対の不純物半導体膜１３７の間に非晶質半導体膜１３５を設けることで、薄膜トランジスタのオフ電流を低減することができる。
また、非晶質半導体膜１３５として、低温フォトルミネッセンス分光によるスペクトルのピーク領域が１．３１ｅＶ以上１．３９ｅＶ以下である半導体膜を用いることができる。当該半導体膜として、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜を形成することができる。即ち、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。当該半導体膜は価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、当該半導体膜をバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減しつつ、オン電流と電界効果移動度を高めることが可能である。
一対の不純物半導体膜１３７は、図４（Ａ）に示す一対の不純物半導体膜１０９と同様の材料及び構造を用いて形成することができる。
配線１３９は、図４（Ａ）に示す一対の配線１１１と同様の材料及び構造を用いて形成することができる。
図４（Ｃ）に示す薄膜トランジスタは、チャネル形成領域に実施の形態１または実施の形態２に示す微結晶半導体膜を用いて形成すると共に、非晶質半導体膜１３５を有するため、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減させることができる。
（実施の形態４）
本実施の形態では、実施の形態３に示す薄膜トランジスタの一形態である図４（Ｃ）に示す薄膜トランジスタの作製方法について図５及び図６を参照して説明する。
ここでは、同一の基板上に形成する薄膜トランジスタを全て同じ導電型に統一すると、工程数を抑えることができるため好ましい。そのため、本実施の形態では、ｎチャネル型の薄膜トランジスタの作製方法について説明する。
図５（Ａ）に示すように、基板３０１上にゲート電極３０３を形成する。次に、ゲート電極３０３を覆うゲート絶縁膜３０５を形成した後に、第１の半導体膜３０６を形成する。
基板３０１としては、実施の形態３に示す基板１０１を適宜用いることができる。
ゲート電極３０３は、実施の形態３に示すゲート電極１０３に示す材料及び構成を適宜用いることができる。
ゲート電極３０３は、基板３０１上に、スパッタリング法または真空蒸着法を用いて導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板３０１上に導電膜を形成し、第１のフォトリソグラフィ工程で形成したレジストマスクによりエッチングして、ゲート電極３０３を形成する。
なお、フォトリソグラフィ工程においては、レジストを基板全面に形成してもよいが、レジストマスクを形成する領域に印刷法によりレジストを印刷した後、露光することで、レジストを節約することが可能であり、コスト削減が可能である。また、露光機を用いてレジストを露光する代わりに、レーザビーム直描装置によってレジストを露光してもよい。
また、ゲート電極３０３の側面は、テーパ形状とすることで、ゲート電極３０３上に形成する半導体膜及び配線膜の、段差の箇所における切断を低減することができる。ゲート電極３０３の側面をテーパ形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
また、ゲート電極３０３を形成する工程でゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の容量素子の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極３０３とは別工程で形成してもよい。
ゲート絶縁膜３０５は、実施の形態３に示すゲート絶縁膜１０５に示す材料及び構成を適宜用いることができる。ゲート絶縁膜３０５は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いることができる。
また、ゲート絶縁膜３０５の最表面として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する第１の半導体膜の結晶性を高めることが可能であり、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
第１の半導体膜３０６としては、実施の形態１または実施の形態２に示す微結晶半導体膜の形成方法を用いて形成する。
第１の半導体膜３０６の厚さは、３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることが好ましい。これは、第１の半導体膜３０６の厚さが薄すぎると、薄膜トランジスタのオン電流が低減する。また、第１の半導体膜３０６の厚さが厚すぎると、薄膜トランジスタが高温で動作する際に、オフ電流が上昇してしまうためである。第１の半導体膜３０６の厚さを厚さ３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることで、薄膜トランジスタのオン電流及びオフ電流を制御することができる。
第１の半導体膜３０６は、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンまたはゲルマニウムを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃、好ましくは２００〜２８０℃が好ましい。
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）等がある。
なお、ゲート絶縁膜３０５を窒化シリコン膜で形成すると、第１の半導体膜３０６が微結晶半導体膜の場合、堆積初期の非晶質半導体領域が形成されやすく、微結晶半導体膜の結晶性が低く、薄膜トランジスタの電気特性が悪い。このため、ゲート絶縁膜３０５を窒化シリコン膜で形成する場合は、微結晶半導体膜を低温条件で堆積することが好ましい。代表的には、微結晶半導体膜の堆積温度を２００〜２５０℃とする低温条件が好ましい。低温条件により、初期核発生密度が高まり、ゲート絶縁膜上の非晶質成分が低減し、微結晶半導体膜の結晶性が向上する。
また、第１の半導体膜３０６を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、シリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物を除去することで、後に形成される薄膜トランジスタのゲート絶縁膜３０５及び第１の半導体膜３０６における不純物量を低減することが可能であり、薄膜トランジスタの電気特性を向上させることができる。
また、第１の半導体膜３０６を形成する前に、ゲート絶縁膜３０５の表面に酸素プラズマ、水素プラズマ等を曝してもよい。
次に、図５（Ｂ）に示すように、第１の半導体膜３０６上に第２の半導体膜３０７を形成する。ここでは、第２の半導体膜３０７として、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する構造を示す。次に、第２の半導体膜３０７上に、不純物半導体膜３０９、及び導電膜３１１を形成する。次に、導電膜３１１上にレジストマスク３１３を形成する。
第１の半導体膜３０６を種結晶として、部分的に結晶成長させる条件で、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成することができる。
第２の半導体膜３０７は、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、第１の半導体膜３０６と同様にすることができる。
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の半導体膜３０６において、シリコンまたはゲルマニウムを含む堆積性気体の流量が図１及び図３のシランの流量ｃとする条件を用い、原料ガスに窒素を含む気体を用いることで、第１の半導体膜３０６の堆積条件よりも、結晶成長を低減する条件とすることができる。この結果、第２の半導体膜３０７において、混合領域３０７ｂ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体を含む領域３０７ｃを形成することができる。
ここでは、第２の半導体膜３０７を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体膜を形成する条件の代表例は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、第２の半導体膜３０７の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
第２の半導体膜３０７の厚さは、厚さ５０〜３５０ｎｍ、好ましくは１２０〜２５０ｎｍとすることが好ましい。
第２の半導体膜３０７の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、当該錐形状の微結晶半導体領域の間を充填する非晶質半導体領域が形成される。このように、微結晶半導体領域と非晶質半導体領域が混在する領域を混合領域３０７ｂという。さらに、錐形状の微結晶半導体領域の結晶成長が停止し、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成される。このように、微結晶半導体領域が含まれず、非晶質半導体領域のみが形成される領域を、非晶質半導体を含む領域３０７ｃという。なお、錐形状の微結晶半導体領域が成長する前に、第１の半導体膜３０６を種結晶として、第１の半導体膜３０６上全体に微結晶半導体膜が堆積される場合もある。
ここでは、第２の半導体膜３０７の原料ガスに窒素を含む気体を含ませて、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成したが、他の第２の半導体膜３０７の形成方法として、第１の半導体膜３０６の表面に窒素を含む気体を曝して、第１の半導体膜３０６の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして用いて第２の半導体膜３０７を形成することで、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃを有する第２の半導体膜３０７を形成することができる。
不純物半導体膜３０９は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐチャネル型の薄膜トランジスタを作製する場合は、不純物半導体膜３０９として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマによりボロンが添加されたアモルファスシリコン、またはボロンが添加された微結晶シリコンを形成すればよい。
ここで、ゲート絶縁膜３０５と、不純物半導体膜３０９との間に形成される第２の半導体膜３０７の構造について、図７乃至図９を参照して説明する。図７乃至図９は、ゲート絶縁膜３０５と、不純物半導体膜３０９との間の拡大図である。
図７（Ａ）に示されるように、混合領域３０７ｂは、第１の半導体膜３０６の表面から凸状に伸びた微結晶半導体領域３３１ａと、微結晶半導体領域３３１ａの間に充填された非晶質半導体領域３３１ｂとを有する。
微結晶半導体領域３３１ａは、ゲート絶縁膜３０５から非晶質半導体を含む領域３０７ｃに向かって、先端が狭まる凸状（錐形状）の微結晶半導体である。なお、ゲート絶縁膜３０５から非晶質半導体を含む領域３０７ｃに向かって幅が広がる凸状（逆錐形状）の微結晶半導体であってもよい。
また、混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含んでいてもよい。
また、図７（Ｂ）に示すように、混合領域３０７ｂは、第１の半導体膜３０６上に一定の厚さで堆積した微結晶半導体領域３３１ｃと、ゲート絶縁膜３０５から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の微結晶半導体領域３３１ａと、が連続的に形成される場合もある。
また、図７（Ａ）及び図７（Ｂ）に示す混合領域３０７ｂに含まれる非晶質半導体領域３３１ｂは、非晶質半導体を含む領域３０７ｃと概略同質の半導体である。
これらのことから、微結晶半導体で形成される領域と非晶質半導体で形成される領域の界面は、混合領域３０７ｂにおける微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面ともいえる。そのため、微結晶半導体と非晶質半導体との境界は、断面図において凹凸状またはジグザグ状であるといえる。
また、混合領域３０７ｂにおいて、微結晶半導体領域３３１ａが、ゲート絶縁膜３０５から非晶質半導体を含む領域３０７ｃに向かって先端が狭まる凸状（錐形状）の半導体結晶粒である場合には、非晶質半導体を含む領域３０７ｃの近傍よりも第１の半導体膜３０６の近傍のほうが、微結晶半導体が占める割合が高い。微結晶半導体領域３３１ａは第１の半導体膜３０６の表面から膜厚方向に結晶成長する。しかし、原料ガスに窒素を含むガスを混合し、または原料ガスに窒素を含むガスを含ませつつ第１の半導体膜３０６の堆積条件よりもシランに対する水素の流量を少なくすると、微結晶半導体領域３３１ａの結晶成長が抑制され、錐形状の半導体結晶粒となるとともに、やがて非晶質半導体が堆積する。これは、微結晶半導体領域における窒素の固溶度が、非晶質半導体領域における窒素の固溶度に比べて低いためである。
第１の半導体膜３０６及び混合領域３０７ｂの厚さの合計、即ち、ゲート絶縁膜３０５の界面から、微結晶半導体領域３３１ａの突起（凸部）の先端の距離は、３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とする。第１の半導体膜３０６及び混合領域３０７ｂの厚さの合計を３ｎｍ以上４１０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
非晶質半導体を含む領域３０７ｃは、上述したように、非晶質半導体領域３３１ｂと概略同質の半導体であり、窒素を含む。さらには、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒を含む場合もある。ここでは、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、ＣＰＭやフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。即ち、非晶質半導体を含む領域３０７ｃは、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。非晶質半導体を含む領域３０７ｃは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、非晶質半導体を含む領域３０７ｃをバックチャネル側に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、非晶質半導体を含む領域３０７ｃを設けることで、オン電流と電界効果移動度を高めることが可能である。
さらに、非晶質半導体を含む領域３０７ｃは、低温フォトルミネッセンス分光によるスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体膜、代表的には微結晶シリコン膜を低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、非晶質半導体を含む領域３０７ｃは、微結晶半導体膜とは異なるものである。
なお、非晶質半導体を含む領域３０７ｃの非晶質半導体は、代表的にはアモルファスシリコンである。
また、混合領域３０７ｂ及び非晶質半導体を含む領域３０７ｃに含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。
また、図８に示すように、第１の半導体膜３０６と不純物半導体膜３０９との間がすべて混合領域３０７ｂとなる構成としてもよい。即ち、第２の半導体膜３０７が混合領域３０７ｂであってもよい。図８に示す構造では、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が、図７に示す構造よりも低いことが好ましい。さらには、ソース領域とドレイン領域の間、即ちキャリアが流れる領域においては、混合領域３０７ｂにおける微結晶半導体領域３３１ａの割合が低いことが好ましい。この結果、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂにおいて、オン状態で配線により構成されるソース電極及びドレイン電極に電圧を印加したときの縦方向（厚さ方向）の抵抗、即ち、半導体膜と、ソース領域またはドレイン領域との間の抵抗を下げることが可能であり、薄膜トランジスタのオン電流と電界効果移動度を高めることが可能である。
なお、図８においても、図７（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
また、図９（Ａ）に示すように、非晶質半導体を含む領域３０７ｃと、不純物半導体膜３０９との間に、従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体膜３０７が、混合領域３０７ｂ、非晶質半導体を含む領域３０７ｃ、及び従来の非晶質半導体領域３３３ｄであってもよい。または、図９（Ｂ）に示すように、混合領域３０７ｂ及び不純物半導体膜３０９の間に従来の非晶質半導体領域３３３ｄを設けてもよい。即ち、第２の半導体膜３０７が、混合領域３０７ｂ及び従来の非晶質半導体領域３３３ｄであってもよい。図９（Ａ）及び図９（Ｂ）に示す構造を適用することにより、薄膜トランジスタのオフ電流を低減することができる。
なお、図９においても、図７（Ｂ）に示すように、混合領域３０７ｂに微結晶半導体領域３３１ｃを有していてもよい。
混合領域３０７ｂは錐形状の微結晶半導体領域３３１ａを有するため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、第１の半導体膜３０６、混合領域３０７ｂ、及び非晶質半導体を含む領域３０７ｃの抵抗を下げることが可能である。
また、上述したように、混合領域３０７ｂに含まれる窒素は、代表的にはＮＨ基またはＮＨ２基として存在していてもよい。これは、微結晶半導体領域３３１ａに含まれる、複数の微結晶半導体領域間の界面、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面、または第１の半導体膜３０６と非晶質半導体領域３３１ｂの界面において、ＮＨ基またはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥の数が減るためである。このため、第２の半導体膜３０７の窒素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３乃至１×１０２１ａｔｏｍｓ／ｃｍ３とすることで、シリコン原子のダングリングボンドをＮＨ基で架橋しやすくなり、キャリアが流れやすくなる。または、上記した界面における半導体原子のダングリングボンドがＮＨ２基で終端されて、欠陥準位が消失する。この結果、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（厚さ方向）の抵抗が低減する。即ち、薄膜トランジスタの電界効果移動度とオン電流が増加する。
また、混合領域３０７ｂの酸素濃度を窒素濃度より低くすることにより、微結晶半導体領域３３１ａと非晶質半導体領域３３１ｂの界面における欠陥、または半導体結晶粒同士の界面における欠陥による、キャリアの移動を阻害する結合を少なくすることができる。
このため、チャネル形成領域を第１の半導体膜３０６で形成し、チャネル形成領域と不純物半導体膜３０９の間に、非晶質半導体を含む領域３０７ｃを設けることで、薄膜トランジスタのオフ電流を低減することができる。また、混合領域３０７ｂと非晶質半導体を含む領域３０７ｃを設けることで、さらに、薄膜トランジスタのオン電流及び電界効果移動度を高めつつ、オフ電流を低減することができる。これは、混合領域３０７ｂが錐形状の微結晶半導体領域３３１ａを有し、非晶質半導体を含む領域３０７ｃには欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成されているからである。
導電膜３１１は、実施の形態３に示す材料及び構造を適宜用いて形成することができる。
導電膜３１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。または、導電膜３１１は、スクリーン印刷法もしくはインクジェット法等を用いて、銀、金または銅等の導電性ナノペーストを配置し、焼成することで形成してもよい。
第２のフォトリソグラフィ工程によりレジストマスク３１３を形成する。レジストマスク３１３は厚さの異なる領域を有する。このようなレジストマスクは、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減し、作製工程数が削減できるため好ましい。本実施の形態において、第１の半導体膜３０６、第２の半導体膜３０７のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
次に、レジストマスク３１３を用いて、第１の半導体膜３０６、第２の半導体膜３０７、不純物半導体膜３０９、及び導電膜３１１をエッチングする。この工程により、第１の半導体膜３０６、第２の半導体膜３０７、不純物半導体膜３０９及び導電膜３１１を素子毎に分離し、第３の半導体膜３１５、不純物半導体膜３１７、及び導電膜３１９を形成する。なお、第３の半導体膜３１５は、第１の半導体膜３０６がエッチングされた微結晶半導体膜３１５ａ、第２の半導体膜３０７の混合領域３０７ｂがエッチングされた混合領域３１５ｂ、及び第２の半導体膜３０７の非晶質半導体を含む領域３０７ｃがエッチングされた非晶質半導体を含む領域３１５ｃを有する（図５（Ｃ）を参照）。
次に、レジストマスク３２１を後退させて、分離されたレジストマスク３２３を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。ここでは、ゲート電極上で分離するようにレジストマスク３２１をアッシングすることで、レジストマスク３２３を形成することができる（図６（Ａ）参照）。
次に、レジストマスク３２３を用いて導電膜３１９をエッチングし、ソース電極及びドレイン電極として機能する配線３２５を形成する（図６（Ｂ）を参照）。ここでは、ドライエッチングを用いる。配線３２５は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、レジストマスク３２３を用いて、第３の半導体膜３１５の非晶質半導体を含む領域３１５ｃ、及び不純物半導体膜３１７のそれぞれ一部をエッチングする。ここでは、ドライエッチングを用いる。本工程までで、表面に凹部を有する非晶質半導体を含む領域３２９ｃ、ソース領域及びドレイン領域として機能する不純物半導体膜３２７を形成する（図６（Ｃ）参照）。この後、レジストマスク３２３を除去する。
なお、ここでは、導電膜３１９、非晶質半導体を含む領域３１５ｃ、及び不純物半導体膜３１７のそれぞれ一部をドライエッチングしたため、導電膜３１９が異方的にエッチングされ、配線３２５の側面及び不純物半導体膜３２７の側面は概略一致する形状となる。
なお、レジストマスク３２３を除去した後、不純物半導体膜３１７及び非晶質半導体を含む領域３１５ｃの一部をエッチングしてもよい。当該エッチングより、配線３２５を用いて不純物半導体膜３１７をエッチングするため、配線３２５の側面及び不純物半導体膜３２７の側面が概略一致する。
また、導電膜３１９をウェットエッチングし、非晶質半導体を含む領域３１５ｃ及び不純物半導体膜３１７をドライエッチングしてもよい。ウェットエッチングにより、導電膜３１９が等方的にエッチングされるため、レジストマスク３２３よりも内側に後退した、配線３２５が形成される。また、配線３２５の側面の外側に、不純物半導体膜３２７の側面が形成される形状となる。
次に、レジストマスク３２３を除去した後、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している非晶質半導体を含む領域３２９ｃ表面にダメージが入らず、且つ非晶質半導体を含む領域３２９ｃに対するエッチングレートが低い条件を用いる。つまり、露出している非晶質半導体を含む領域３２９ｃ表面にほとんどダメージを与えず、且つ非晶質半導体を含む領域３２９ｃの露出している部分の厚さがほとんど減少しない条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、非晶質半導体を含む領域３２９ｃの表面をプラズマ処理、代表的には水プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。
水プラズマ処理は、水蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。
上記したように、不純物半導体膜３２７を形成した後に、非晶質半導体を含む領域３２９ｃにダメージを与えない条件で更なるドライエッチングを行うことで、露出した非晶質半導体を含む領域３２９ｃ表面上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程により、少ないマスク数で、電気特性の良好な薄膜トランジスタを生産性高く作製することができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４で示す薄膜トランジスタを用いることが可能な、素子基板、及び当該素子基板を有する表示装置について、以下に示す。表示装置としては、液晶表示装置、発光表示装置、電子ペーパー等があるが、上記実施の形態の薄膜トランジスタは他の表示装置の素子基板にも用いることができる。ここでは、上記実施の形態４で示す薄膜トランジスタを有する液晶表示装置、代表的には、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について、図１０及び図１１を用いて説明する。
図１０において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に画素電極４０９が形成される。薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積膜体を素子基板４１３という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、着色膜４２５とが形成される。また、遮光膜４２３及び着色膜４２５上に平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
なお、対向基板４２１上に、遮光膜４２３、着色膜４２５、及び平坦化膜４２７により、カラーフィルタとして機能する。なお、遮光膜４２３、平坦化膜４２７の何れか一方、または両方は、対向基板４２１上に形成されていなくともよい。
また、着色膜は、可視光の波長範囲のうち、任意の波長範囲の光を優先的に透過させる機能を有する。通常は、赤色波長範囲の光、青色波長範囲の光、及び緑色波長範囲の光、それぞれを優先的に透過させる着色膜を組み合わせて、カラーフィルタに用いることが多い。しかしながら、着色膜の組み合わせに関しては、これに限られない。
基板４０１及び対向基板４２１は、シール材（図示しない）で固定され、基板４０１、対向基板４２１、及びシール材の内側に液晶膜４４３が充填される。また、基板４０１及び対向基板４２１の間隔を保つために、スペーサ４４１が設けられている。
画素電極４０９、液晶膜４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
図１１に、図１０とは異なる液晶表示装置を示す。ここでは、対向基板４２１側に着色膜が形成されず、薄膜トランジスタ４０３が形成される基板４０１側に着色膜が形成されることを特徴とする。
図１１において、液晶表示装置の画素部の断面構造を示す。基板４０１上に、上記実施の形態で作製される薄膜トランジスタ４０３及び容量素子４０５が形成される。
また、薄膜トランジスタ４０３上に形成される絶縁膜４０８上に、着色膜４５１が形成される。また、着色膜４５１上には、着色膜４５１に含まれる不純物が液晶膜４４３に混入するのを防ぐために、保護膜４５３が形成される。着色膜４５１及び保護膜４５３上に、画素電極４０９が形成される。着色膜４５１は、各画素毎に、任意の波長範囲の光（赤色、青色、または緑色）を優先的に透過させる膜で形成すればよい。また、着色膜４５１は平坦化膜としても機能するため、液晶膜４４３の配向ムラを低減することができる。
薄膜トランジスタ４０３のソース電極またはドレイン電極４０７と、画素電極４０９とは、絶縁膜４０８、着色膜４５１、及び保護膜４５３に設けられる開口部において、接続される。画素電極４０９上には配向膜４１１が形成される。
容量素子４０５は、薄膜トランジスタ４０３のゲート電極４０２と同時に形成される容量配線４０４と、ゲート絶縁膜４０６と、画素電極４０９とで構成される。
基板４０１から配向膜４１１までの積層体を素子基板４５５という。
対向基板４２１には、薄膜トランジスタ４０３への光の入射を遮断する遮光膜４２３と、遮光膜４２３及び対向基板４２１を覆う平坦化膜４２７が形成される。平坦化膜４２７上に対向電極４２９が形成され、対向電極４２９上に配向膜４３１が形成される。
画素電極４０９、液晶膜４４３、及び対向電極４２９が重なり合うことで、液晶素子が形成されている。
なお、ここでは、液晶表示装置として、ＶＡ型の液晶表示装置を示したが、これに限定されない。すなわち、実施の形態１に示す薄膜トランジスタを用いて形成した素子基板を、ＦＦＳ型の液晶表示装置、ＩＰＳ型の液晶表示装置、ＴＮ型の液晶表示装置又はその他の液晶表示装置に用いることができる。
本実施の形態の液晶表示装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）になり表示画質を高めることができる。また、薄膜トランジスタの面積を小さくしても、薄膜トランジスタの電気特性が低減されないため、薄膜トランジスタの面積を小さくすることで、液晶表示装置の開口率を向上させることができる。または、画素の面積を小さくすることが可能であり、液晶表示装置の解像度を高めることができる。
また、図１１に示す液晶表示装置は、遮光膜４２３と、着色膜４５１を同一基板上に形成しない。このため、着色膜４５１の形成におけるマスクずれを回避するため、遮光膜４２３の面積を大きくする必要がなくなるため、画素における開口率を向上させることができる。
（実施の形態６）
実施の形態５で示す素子基板４１３において、配向膜４１１を形成せず、発光素子を設けることにより、当該素子基板を発光表示装置や、発光装置に用いることができる。発光表示装置や発光装置は、発光素子として代表的には、エレクトロルミネッセンスを利用する発光素子がある。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって大別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
本実施の形態の発光表示装置及び発光装置は、オン電流及び電解効果移動度が高くオフ電流が低い薄膜トランジスタを画素トランジスタとして用いているため、画質が良好（例えば、高コントラスト）であり、且つ消費電力の低い発光表示装置及び発光装置を作製することができる。
（実施の形態７）
上記実施の形態に係る薄膜トランジスタを有する表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラやデジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、実施の形態５及び実施の形態６で示したように、上記実施の形態に係る薄膜トランジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、電子機器の表示部に用いることができる。以下に具体的に例示する。
上記実施の形態に係る薄膜トランジスタを有する半導体装置は、電子ペーパーに適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１２に示す。
図１２（Ａ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体１７００及び筐体１７０１の２つの筐体で構成されている。筐体１７００および筐体１７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２および表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図１２（Ａ）では表示部１７０３）に画像を表示することができる。
また、図１２（Ａ）では、筐体１７００に操作部などを備えた例を示している。例えば、筐体１７００において、電源１７０５、操作キー１７０６、スピーカ１７０７などを備えている。操作キー１７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１２（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部１７１２に表示させることができる。
また、デジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１２（Ｃ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、実施の形態５及び実施の形態６に示した表示装置を適用することができる。
テレビジョン装置の操作は、筐体１７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１２（Ｄ）は、携帯電話機の一例を示している。携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、１７３７、外部接続ポート１７３４、スピーカ１７３５、マイク１７３６などを備えている。表示部１７３２には、実施の形態５及び実施の形態６に示した表示装置を適用することができる。
図１２（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指などの接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成は、表示部１７３２を指などで接触することにより行うことができる。
表示部１７３２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信、或いはメールを作成する場合は、表示部１７３２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１７３２の画面の大部分の領域にキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機の向き（縦または横）を判断して、表示部１７３２の表示情報を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１７３２の接触、又は筐体１７３１の操作ボタン１７３７の操作により行われる。また、表示部１７３２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えることができる。
また、入力モードにおいて、表示部１７３２の光センサで検出される信号を検知し、表示部１７３２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１７３２は、イメージセンサとして機能させることもできる。例えば、表示部１７３２を掌や指で触れることで、掌紋、指紋等をイメージセンサで撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、実施の形態１を用いて形成した微結晶半導体膜上面形状及び結晶子の大きさについて、図１３〜図１６を用いて説明する。なお、本実施例では微結晶半導体膜として微結晶シリコン膜を形成した。
はじめに、微結晶シリコン膜の作製工程を示す。
ガラス基板上に微結晶シリコン膜を形成した。ここで、各試料における微結晶シリコン膜の堆積条件を示す。
試料１では、水素流量７５０ｓｃｃｍ、アルゴン流量７５０ｓｃｃｍ、圧力３５０Ｐａ、高周波電源の電力を６０Ｗ（１３．５６ＭＨｚ）、電極間隔距離を２５ｍｍとし、流量５ｓｃｃｍのシランを５秒間導入する工程と、１ｓｃｃｍのシランを５秒間導入する工程とを交互に行い、シランの流量を増減させて微結晶シリコン膜を基板上に堆積した。
試料２では、試料１と比較して、流量５ｓｃｃｍのシランを５秒間導入する工程と、１ｓｃｃｍのシランを１０秒間導入する工程とを交互に行い、シランの流量を増減させて微結晶シリコン膜を基板上に堆積した点が試料１と異なる。
試料３では、比較例として、シランの流量を一定とした。具体的には、シラン流量５ｓｃｃｍ、水素流量７５０ｓｃｃｍ、アルゴン流量７５０ｓｃｃｍ、圧力３５０Ｐａ、高周波電源の電力を６０Ｗ（１３．５６ＭＨｚ）、電極間隔距離を２５ｍｍとして微結晶シリコン膜を基板上に堆積した。
試料４では、比較例として、シランの流量を一定とした。具体的には、シラン流量１ｓｃｃｍ、水素流量７５０ｓｃｃｍ、アルゴン流量７５０ｓｃｃｍ、圧力３５０Ｐａ、高周波電源の電力を６０Ｗ（１３．５６ＭＨｚ）、電極間隔距離を２５ｍｍとして微結晶シリコン膜を基板上に堆積した。
試料５では、比較例として、一定量のシランを導入する工程と、シランを導入しない工程とを交互に行った。具体的は、水素流量７５０ｓｃｃｍ、アルゴン流量７５０ｓｃｃｍ、圧力３５０Ｐａ、高周波電源の電力を６０Ｗ（１３．５６ＭＨｚ）、電極間隔距離を２５ｍｍとし、流量５ｓｃｃｍのシランを５秒導入する工程と、高周波電源をオンのまま、シランの導入を５秒間止める工程とを交互に繰り返して、微結晶シリコン膜を基板上に堆積した。
試料６では、比較例として、一定量のシランを導入する工程と、シランを導入しない工程とを交互に行った。具体的には、試料５と比較して、流量５ｓｃｃｍのシランを５秒間導入する工程と、高周波電源をオンのまま、シランの導入を１０秒間止める工程とを交互に繰り返して、微結晶シリコン膜を基板上に堆積した点が試料５と異なる。
試料７では、比較例として、２ｓｔｅｐ法を用いて微結晶半導体膜を形成した。具体的には、シラン流量５ｓｃｃｍ、水素流量１５００ｓｃｃｍ、アルゴン流量１５００ｓｃｃｍ、圧力２８０Ｐａ、高周波電源の電力を５０Ｗ（１３．５６ＭＨｚ）として厚さ５ｎｍの微結晶シリコン膜を堆積した後、高周波電源をオンのまま、シラン流量を１０ｓｃｃｍに変えて厚さ２５ｎｍの微結晶シリコン膜を堆積した。
なお、試料７は、基板上に厚さ１００ｎｍの酸化窒化シリコン膜を形成した後、処理室から、基板を搬出し、処理室内をフッ素プラズマでクリーニングした。次に、処理室内にアモルファスシリコン膜を保護膜として形成した後、処理室内に基板を搬入して、上記微結晶シリコン膜を積層形成した。
試料１のＳＥＭ像を図１３（Ａ）に示し、試料２のＳＥＭ像を図１３（Ｂ）に示した。また、比較例である試料３乃至試料７のＳＥＭ像をそれぞれ図１４（Ａ）乃至図１４（Ｅ）に示した。
また、試料１のＩｎ Ｐｌａｎｅ ＸＲＤの測定結果を図１５に示し、比較例である試料３及び試料５のＩｎ Ｐｌａｎｅ ＸＲＤの測定結果をそれぞれ図１６（Ａ）及び図１６（Ｂ）に示した。なお、図１５及び図１６においては、（１１１）、（２２０）、（３１１）、または（３３１）それぞれの面方位を有する結晶子の大きさを示した。
図１３及び図１４から、実施の形態１に示す作製方法を用いて形成した微結晶シリコン膜（試料１及び試料２）は、比較例の微結晶シリコン膜（試料３乃至試料７）と比較して、結晶粒の大きさがより均一であることが分かる。特に、試料５及び試料６に示すような、一定流量のシランを一定時間導入する工程と、高周波電源をオンのまま、シランの導入を一定時間止める工程とを交互に繰り返して形成する微結晶シリコン膜や、試料７に示すような２ｓｔｅｐ法を用いて形成した微結晶シリコン膜は、結晶核がエッチングされやすく、結晶核の密度が低いため、隣り合う結晶粒同士が接しない領域が多い。しかしながら、試料１及び試料２に示す微結晶シリコン膜は、結晶粒の大きさがより均一であり、且つ隣接する結晶粒が接していることが分かる。
図１５及び図１６から、実施の形態１に示す作製方法を用いて形成した微結晶シリコン膜（試料１）の結晶粒に含まれる結晶子は、比較例の微結晶シリコン膜（試料３）の結晶粒に含まれる結晶子と比較して、大きくなっていることが分かる。
以上のことから、実施の形態１に示す作製方法により、結晶粒に含まれる結晶子の大きさが大きく、且つ結晶粒の大きさがより均一で隣接する結晶粒が接している微結晶半導体膜を形成することが可能である。
本実施例では、実施の形態２を用いて形成した微結晶半導体膜上面形状及び結晶子の大きさについて、図１４、図１６、図１７、及び図１８を用いて説明する。なお、本実施例では、微結晶半導体膜として、微結晶シリコン膜を形成した。
はじめに、微結晶シリコン膜の作製工程を示す。
ガラス基板上に微結晶シリコン膜を形成した。
試料８では、水素流量７５０ｓｃｃｍ、圧力３５０Ｐａ、高周波電源の電力を６０Ｗ（１３．５６ＭＨｚ）、電極間隔距離を２５ｍｍとし、流量５ｓｃｃｍのシランを５秒間導入する工程と、１ｓｃｃｍのシランを５秒間導入する工程とを交互に行い、シランの流量を増減させると同時に、流量７５０ｓｃｃｍのアルゴンを５秒間導入する工程と、高周波電源をオンのまま、アルゴンの導入を５秒間止める工程とを交互に繰り返して、微結晶シリコン膜を基板上に堆積した。なお、ここでは、シランの流量が５ｓｃｃｍのときのアルゴンの流量が７５０ｓｃｃｍであり、シランの流量が１ｓｃｃｍのとき、アルゴンの導入を止めた。
試料９では、試料８と比較して、流量５ｓｃｃｍのシランを５秒間導入する工程と、１ｓｃｃｍのシランを１０秒間導入する工程とを交互に行い、シランの流量を増減させると同時に、流量７５０ｓｃｃｍのアルゴンを５秒間導入する工程と、高周波電源をオンのまま、アルゴンの導入を１０秒間止める工程とを交互に繰り返して、微結晶シリコン膜を基板上に堆積した点が試料８と異なる。なお、ここでは、シランの流量が５ｓｃｃｍのときのアルゴンの流量が７５０ｓｃｃｍであり、シランの流量が１ｓｃｃｍのとき、アルゴンの導入を止めた。
試料１０では、試料８と比較して、アルゴンの導入のタイミングを異ならせた。ここでは、シランの流量が５ｓｃｃｍのとき、アルゴンの導入を止め、シランの流量が１ｓｃｃｍのとき流量７５０ｓｃｃｍのアルゴンを導入した。
試料１１では、試料９と比較して、アルゴンの導入のタイミングを異ならせた。ここでは、試料１０と同様に、シランの流量が５ｓｃｃｍのときアルゴンの導入を止め、シランの流量が１ｓｃｃｍのとき流量７５０ｓｃｃｍのアルゴンを導入した。
試料８のＳＥＭ像を図１７（Ａ）に示し、試料９のＳＥＭ像を図１７（Ｂ）に示し、試料１０のＳＥＭ像を図１７（Ｃ）に示し、試料１１のＳＥＭ像を図１７（Ｄ）に示した。
また、試料９のＩｎ Ｐｌａｎｅ ＸＲＤの測定結果を図１８に示した。なお、図１８においては、（１１１）、（２２０）、及び（３１１）それぞれの面方位を有する結晶子の大きさを示した。
図１７から、実施の形態２に示す作製方法を用いて形成した微結晶シリコン膜（試料８及び試料１１）は、実施例１に示す比較例の微結晶シリコン膜（試料３乃至試料７）と比較して、結晶粒の大きさは小さくなるものの、結晶粒の大きさがより均一で、且つ結晶粒が隣接していることが分かる。
図１８から、実施の形態２に示す微結晶シリコン膜（試料９）は、実施例１に示す比較例の微結晶シリコン膜（試料３）の結晶粒に含まれる結晶子の大きさと比較して、大きくなっていることが分かる。
以上のことから、実施の形態２に示す作製方法により、結晶粒に含まれる結晶子の大きさが大きく、結晶粒の大きさが均一で、且つ結晶粒が隣接している微結晶半導体膜を形成することが可能である。
５１ 実線
５２ 破線
５３ 実線
５５ 実線
５７ 実線
５９ 破線
６１ 実線
６２ 破線
６３ 実線
６５ 実線
６７ 実線
６９ 破線
１０１ 基板
１０３ ゲート電極
１０５ ゲート絶縁膜
１０７ 微結晶半導体膜
１０９ 不純物半導体膜
１１１ 配線
１２１ 微結晶半導体膜
１２３ チャネル保護膜
１２５ 不純物半導体膜
１２７ 配線
１３１ 微結晶半導体膜
１３５ 非晶質半導体膜
１３７ 不純物半導体膜
１３９ 配線
１４０ 基板
１４１ 処理室
１４２ ステージ
１４３ ガス供給部
１４４ シャワープレート
１４５ 排気口
１４６ 上部電極
１４７ 下部電極
１４８ 高周波電源
１４９ 温度制御部
１５０ ガス供給手段
１５１ 排気手段
１５２ シリンダ
１５３ 圧力調整弁
１５４ ストップバルブ
１５５ マスフローコントローラ
１５６ バルブ
１５７ コンダクタンスバルブ
１５８ ターボ分子ポンプ
１５９ ドライポンプ
１６０ クライオポンプ
１６１ プラズマＣＶＤ装置
３０１ 基板
３０３ ゲート電極
３０５ ゲート絶縁膜
３０６ 半導体膜
３０７ 半導体膜
３０７ｂ 混合領域
３０７ｃ 領域
３０９ 不純物半導体膜
３１１ 導電膜
３１３ レジストマスク
３１５ 半導体膜
３１５ａ 微結晶半導体膜
３１５ｂ 混合領域
３１５ｃ 領域
３１７ 不純物半導体膜
３１９ 導電膜
３２１ レジストマスク
３２３ レジストマスク
３２５ 配線
３２７ 不純物半導体膜
３２９ｃ 領域
３３１ａ 微結晶半導体領域
３３１ｂ 非晶質半導体領域
３３１ｃ 微結晶半導体領域
３３３ｄ 非晶質半導体領域
４０１ 基板
４０２ ゲート電極
４０３ 薄膜トランジスタ
４０４ 容量配線
４０５ 容量素子
４０６ ゲート絶縁膜
４０７ ドレイン電極
４０８ 絶縁膜
４０９ 画素電極
４１１ 配向膜
４１３ 素子基板
４２１ 対向基板
４２３ 遮光膜
４２５ 着色膜
４２７ 平坦化膜
４２９ 対向電極
４３１ 配向膜
４４１ スペーサ
４４３ 液晶膜
４５１ 着色膜
４５３ 保護膜
４５５ 素子基板
１７００ 筐体
１７０１ 筐体
１７０２ 表示部
１７０３ 表示部
１７０４ 蝶番
１７０５ 電源
１７０６ 操作キー
１７０７ スピーカ
１７１１ 筐体
１７１２ 表示部
１７２１ 筐体
１７２２ 表示部
１７２３ スタンド
１７３１ 筐体
１７３２ 表示部
１７３３ 操作ボタン
１７３４ 外部接続ポート
１７３５ スピーカ
１７３６ マイク
１７３７ 操作ボタン

Claims (4)

  1. 基板上に微結晶を含む半導体膜を形成する工程を有し、
    前記半導体膜を形成する工程において、
    処理室に、第１の流量の水素と、第２の流量のシリコンまたはゲルマニウムを含む堆積性気体と、第３の流量の希ガスと、を導入するステップと、
    前記処理室に、前記第１の流量の水素と、第４の流量のシリコンまたはゲルマニウムを含む堆積性気体と、第５の流量の希ガスと、を導入するステップと、を繰り返し行い、
    前記第２の流量は、前記第４の流量より多く、
    前記第３の流量は、前記第５の流量より多いことを特徴とする半導体膜の作製方法。
  2. 基板上に微結晶を含む半導体膜を形成する工程を有し、
    前記半導体膜を形成する工程において、
    処理室に、第１の流量の水素と、第２の流量のシリコンまたはゲルマニウムを含む堆積性気体と、第３の流量の希ガスと、を導入するステップと、
    前記処理室に、希ガスを導入せず、前記第１の流量の水素と、第４の流量のシリコンまたはゲルマニウムを含む堆積性気体と、を導入するステップと、を繰り返し行い、
    前記第２の流量は、前記第４の流量より多いことを特徴とする半導体膜の作製方法。
  3. 請求項１または請求項２において、
    前記半導体膜は、第１の半導体膜であり、
    前記第１の半導体膜上に第２の半導体膜を形成する工程を有し、
    前記第１の半導体膜および前記第２の半導体膜を有するトランジスタを形成する工程を有し、
    前記第２の半導体膜を形成する工程において、
    処理室に、水素と、シリコンまたはゲルマニウムを含む堆積性気体と、窒素を含む気体と、を導入することを特徴とする半導体装置の作製方法。
  4. 請求項１または請求項２において、
    前記半導体膜を有するトランジスタを形成する工程を有することを特徴とする半導体装置の作製方法。
JP2010165199A 2009-07-23 2010-07-22 半導体膜の作製方法および半導体装置の作製方法 Expired - Fee Related JP5553703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010165199A JP5553703B2 (ja) 2009-07-23 2010-07-22 半導体膜の作製方法および半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009172427 2009-07-23
JP2009172427 2009-07-23
JP2010165199A JP5553703B2 (ja) 2009-07-23 2010-07-22 半導体膜の作製方法および半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011044704A JP2011044704A (ja) 2011-03-03
JP2011044704A5 JP2011044704A5 (ja) 2013-08-29
JP5553703B2 true JP5553703B2 (ja) 2014-07-16

Family

ID=43497669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010165199A Expired - Fee Related JP5553703B2 (ja) 2009-07-23 2010-07-22 半導体膜の作製方法および半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8557687B2 (ja)
JP (1) JP5553703B2 (ja)
KR (1) KR101752646B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043543A1 (en) * 2009-04-17 2012-02-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
JP6415215B2 (ja) * 2014-09-26 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
KR102553296B1 (ko) * 2019-12-12 2023-07-10 주식회사 원익아이피에스 박막 형성 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPH03205817A (ja) 1990-01-06 1991-09-09 Fujitsu Ltd 半導体製造装置
JP2795736B2 (ja) 1990-07-05 1998-09-10 キヤノン株式会社 堆積膜の形成方法
JPH04266019A (ja) 1991-02-20 1992-09-22 Canon Inc 成膜方法
JPH04367222A (ja) * 1991-06-14 1992-12-18 Canon Inc 非単結晶シリコン膜の成膜方法及びその装置
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
KR0130955B1 (ko) * 1992-10-07 1998-04-14 쓰지 하루오 박막 트랜지스터의 제조방법 및 액정표시장치의 제조방법
JP3429034B2 (ja) 1992-10-07 2003-07-22 シャープ株式会社 半導体膜の製造方法
JP3679595B2 (ja) 1998-02-17 2005-08-03 キヤノン株式会社 光起電力素子及びその製造方法
JP2004146691A (ja) 2002-10-25 2004-05-20 Chi Mei Electronics Corp 微結晶薄膜の成膜方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび薄膜トランジスタを用いた画像表示装置
JP4727266B2 (ja) * 2005-03-22 2011-07-20 東京エレクトロン株式会社 基板処理方法および記録媒体
JP4899118B2 (ja) * 2005-04-14 2012-03-21 凸版印刷株式会社 非単結晶半導体材料の製造方法
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
JP2010027702A (ja) * 2008-07-16 2010-02-04 Hitachi Kokusai Electric Inc 基板処理装置及び薄膜生成方法
KR101100109B1 (ko) * 2009-06-12 2011-12-29 한국철강 주식회사 광기전력 장치의 제조 방법

Also Published As

Publication number Publication date
US20110020989A1 (en) 2011-01-27
US8557687B2 (en) 2013-10-15
KR20110010063A (ko) 2011-01-31
JP2011044704A (ja) 2011-03-03
KR101752646B1 (ko) 2017-07-11

Similar Documents

Publication Publication Date Title
JP5542277B2 (ja) 微結晶半導体膜及び薄膜トランジスタの作製方法
JP5553703B2 (ja) 半導体膜の作製方法および半導体装置の作製方法
JP5530860B2 (ja) 半導体装置の作製方法
JP5506448B2 (ja) 半導体装置
JP5690499B2 (ja) トランジスタ
JP5478380B2 (ja) プラズマ成膜装置
JP5525215B2 (ja) 半導体装置の作製方法
US8956934B2 (en) Thin film transistor and method for manufacturing the same
US7989325B2 (en) Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP2009278075A (ja) 薄膜トランジスタおよび薄膜トランジスタの作製方法
JP5498762B2 (ja) 薄膜トランジスタの作製方法
US9018109B2 (en) Thin film transistor including silicon nitride layer and manufacturing method thereof
JP5495775B2 (ja) 半導体装置
JP5490515B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees