JP2006140477A - シリコン薄膜の製造方法 - Google Patents

シリコン薄膜の製造方法 Download PDF

Info

Publication number
JP2006140477A
JP2006140477A JP2005323464A JP2005323464A JP2006140477A JP 2006140477 A JP2006140477 A JP 2006140477A JP 2005323464 A JP2005323464 A JP 2005323464A JP 2005323464 A JP2005323464 A JP 2005323464A JP 2006140477 A JP2006140477 A JP 2006140477A
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
manufacturing
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005323464A
Other languages
English (en)
Other versions
JP4939037B2 (ja
Inventor
Jang-Yeon Kwon
章 淵 權
Hyuk Lim
赫 林
Takashi Noguchi
野口　隆
Young-Soo Park
朴　永　洙
Suk-Pil Kim
錫 必 金
Se-Young Cho
世 泳 趙
Chishin Tei
智 心 鄭
Kyung-Bae Park
敬 培 朴
Do-Young Kim
道 暎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006140477A publication Critical patent/JP2006140477A/ja
Application granted granted Critical
Publication of JP4939037B2 publication Critical patent/JP4939037B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/46—Sputtering by ion beam produced by an external ion source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】低い温度でシリコン薄膜を形成しつつ、不純物の濃度を低く抑えることのできるシリコン薄膜の製造方法を提供する。
【解決手段】本発明のシリコン薄膜の製造方法は、基板１をチャンバ１０内に配置するステップと、イオンビーム蒸着を２５０℃以下の温度条件で行うことによって前記基板１上にシリコン薄膜を形成するステップと、を含むことを特徴とする。前記イオンビーム蒸着が行われるチャンバ１０の基本気圧を１０−１２Ｔｏｒｒ以上１０−７Ｔｏｒｒ以下に調節するのがよい。
【選択図】図２

Description

本発明は、シリコン薄膜の製造方法に関する。
多結晶シリコン（poly crystalline Si；ｐｏｌｙ−Ｓｉ）は、非晶質シリコン（amorphous Si；ａ−Ｓｉ）に比べて高い移動度を持つために、平板ディスプレイ素子のみならず太陽電池などの多様な電子素子に応用されている。
一般的に、良質の多結晶シリコンを得るためには良質の非晶質シリコンが必要である。ＬＰＣＶＤ法（Low Pressure Chemical Vapor Deposition）は、４５０℃以上の高温でシリコン薄膜を形成するために、ガラスのような熱に強い材料ではない、例えば、プラスチックのような熱に弱い基板にはシリコン薄膜を形成し難い。
ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition）の場合は、ＬＰＣＶＤ法に比べて比較的低い３５０℃程度の温度でシリコン薄膜を形成することが可能である。しかし、ＰＥＣＶＤ法から得られたシリコン薄膜は１０〜２０％の水素を含んでいるために、それを除去するための脱水素工程が必須となる。
一般的に、脱水素工程は約４００℃で行われるため、プラスチックのような熱に弱い基板を熱的に変形または損傷させるおそれがある。結論的に、ＰＥＣＶＤ法によってもやはりプラスチック基板にシリコン薄膜を形成し難い。
プラスチック基板にシリコン薄膜を形成するためには、スパッタリング法のように低い温度でこれを形成できる工程の導入が不可欠である。しかし、スパッタリング法でシリコン薄膜を形成すると、シリコン薄膜に多量の不純物、例えば、Ａｒ、Ｏ、Ｈなどのガスが残留しやすい。このような不純物は、シリコンの電気的特性を悪化させるので、除去することが望ましい。
本発明は、低い温度でシリコン薄膜を形成しつつ、不純物の濃度を低く抑えることのできるシリコン薄膜の製造方法を提供することを課題とする。
本発明に係るシリコン薄膜の製造方法は、基板をチャンバ内に配置するステップと、イオンビーム蒸着（Ion Beam Deposition；ＩＢＤ）を２５０℃以下の温度条件で行うことによって前記基板上にシリコン薄膜を形成するステップと、を含む。
本発明に係るシリコン薄膜の製造方法において、前記イオンビーム蒸着が行われるチャンバの基本気圧を１０-12Ｔｏｒｒ以上１０-7Ｔｏｒｒ以下に調節することが望ましい。
本発明に係るシリコン薄膜の製造方法において、前記イオンビーム蒸着を行う装置は、ターゲット物質に対応するメイン高周波誘導結合プラズマソースと、前記基板に対応する補助高周波誘導結合プラズマソースと、を備えることが望ましい。
また、本発明に係るシリコン薄膜の製造方法において、前記メイン高周波誘導結合プラズマソース及び前記補助高周波誘導結合プラズマソースは、フィラメントのない構造であることが望ましい。そして、前記メイン高周波誘導結合プラズマソースは、イオンビームを前記ターゲット物質に集中させるためのフォーカスレンズ型グリッドを備えることが望ましい。
本発明のシリコン薄膜の製造方法によれば、低い温度でシリコン薄膜を形成しつつ、不純物の濃度を低く抑えることのできる。そのため、結晶構造面で非常に良質のシリコン薄膜を得ることができる。このような本発明のシリコン薄膜の製造方法は、電気的に良好な特性を持つポリシリコンの製作を可能にし、それにより、良質のスイッチング素子用のＴＦＴ（Thin Film Transistor）または太陽電池の製作が可能である。
以下、添付された図面を参照して本発明に係るシリコン薄膜の製造方法の実施形態を説明する。
図１は、本発明に係るシリコン薄膜の製造方法によって製造されたシリコン薄膜を示す概略的断面図である。
なお、本発明に係るシリコン薄膜の製造方法においては、基板として、プラスチック基板を用いることができる。
図１に示すように、シリコンウェーハまたはプラスチック基板（以下、単に「基板」という）１上にＳｉＯ２バッファ層（以下、単に「バッファ層」という）２が形成され、その上に本発明のシリコン薄膜の製造方法によって形成される非晶質シリコン（ａ−Ｓｉ）薄膜（以下、単に「シリコン薄膜」という）３が形成されている。
バッファ層２は、基板１がシリコンウェーハ及びプラスチックである場合に任意的に堆積された絶縁物質層である。バッファ層２は、通常行われる手段により形成することができる。
シリコン薄膜３は、常温（望ましくは、約０℃以上約２５０℃以下）で行われるイオンビーム蒸着（ＩＢＤ）装置により形成される。
図２は、本発明のシリコン薄膜の製造方法で適用するＩＢＤ装置の概略的構造を示す図である。
図２に示すように、チャンバ１０の一側に基板装着部１１が設けられている。基板装着部１１は、任意回転軸Ｘを中心に回転する。チャンバ１０には、二つの高周波誘導結合プラズマソース（Radio Frequency Inductively Coupled Plasma Source；ＲＦＩＣＰ）が設けられている。一つは、メインＲＦＩＣＰソース２１であり、他の一つは、補助ＲＦＩＣＰソース２２である。そのうち、補助ＲＦＩＣＰソース２２は、基板装着部１１に搭載された基板１に対して所定角度傾いてイオンビームを照射するように配置されている。メインＲＦＩＣＰソース２１と基板装着部１１との間にはターゲット組立体３０が設けられている。ターゲット組立体３０は、複数のターゲット３１を備え、ターゲット３１を選択的に使用するために任意軸Ｙを中心に回転する構造となっている。
メインＲＦＩＣＰソース２１は、ターゲット組立体３０に備えられることで任意に選択されるターゲット３１に対して、所定角度傾斜した方向でイオンビームを照射する。ターゲット３１から出たイオンビームは、基板１に対してやはり所定角度（θ）傾いて入射する。イオンビームの入射角（θ）は０度以上４５度以下であることが望ましく、４０度とするのがより望ましい。
メインＲＦＩＣＰソース２１と選択されたターゲット３１との距離ａと、選択されたターゲット３１と基板１との距離ｂは、それぞれ８０ｃｍ以下とするのが望ましい。メインＲＦＩＣＰソース２１及び補助ＲＦＩＣＰソース２２は、フィラメントのない構造であるのが望ましい。ＩＢＤを行う条件として、ビーム電流は３００ｍＡ、電圧は６００ボルトに調節することが望ましい。また、蒸着率は０．７Å／ｓｅｃであり、ＩＢＤを行う前の基本圧力は１０-12Ｔｏｒｒ以上１０-7Ｔｏｒｒ以下（なお、１［Ｔｏｒｒ］＝（１０１３２５／７６０）［Ｐａ］）、ＩＢＤを行うときの圧力は０．１ｍＴｏｒｒ以下に調節することが望ましい。メインＲＦＩＣＰソース２１は、イオンビームを選択されたターゲット３１に集中させるためのフォーカスレンズ型グリッド２１ａを備え、補助ＲＦＩＣＰソース２２は平坦なグリッド２２ａを備えている。このような二つのソース（メインＲＦＩＣＰソース２１及び補助ＲＦＩＣＰソース２２）は、基板１の汚染源となるおそれのあるフィラメントを備えない方が望ましい。
本発明のシリコン薄膜の製造方法は、前記のような構造のＩＢＤ装置を用いてシリコンウェーハ、ガラス製またはプラスチック製の基板１にシリコン薄膜３を形成する。
具体的には、本発明のシリコン薄膜の製造方法は、基板１をチャンバ１０内に配置するステップと、イオンビーム蒸着を２５０℃以下の温度条件で行うことによって基板１上にシリコン薄膜３を形成するステップと、を含むものである。
図３Ａ及び図３Ｂは、本発明のシリコン薄膜の製造方法によって、常温（２５０℃以下）でＩＢＤによりウェーハ及びプラスチック基板上に形成（ＩＢＤによりシリコン薄膜３を堆積した後、ＥＬＡ（Excimer Laser）により結晶化した）されたシリコン薄膜３のＳＥＭイメージを示す図である。図３Ｃは、従来の５５０℃という高い温度で行われるＬＰＣＶＤによって形成されたシリコン薄膜のＳＥＭイメージを示す図である。なお、図３Ａないし図３Ｃに示すスケールバーは、６００ｎｍを示す。
図３Ａないし図３Ｃに示すように、本発明のシリコン薄膜の製造方法によれば、従来の高い温度でシリコン薄膜を形成するＬＰＣＶＤ法に劣らない良質のシリコン薄膜３を得ることができた。
図４は、本発明のシリコン薄膜の製造方法によるシリコン薄膜３（ＩＢＤ）と、ＬＰＣＶＤ法による従来のシリコン薄膜（ＬＰＣＶＤ）、そして、クリスタルシリコン（ｘ−Ｓｉ）の光学的特性を示すグラフである。なお、図４中、横軸は波長（Wave length (ｎｍ)）を示し、縦軸は反射率（Reflectance (％)）を示す。
図４に示すように、クリスタルシリコン（ｘ−Ｓｉ）は波長別反射率の変化が激しい一方、本発明のシリコン薄膜の製造方法によるシリコン薄膜３及びＬＰＣＶＤ法によるシリコン薄膜は、一部区間を除いては直線的反射率変化を示す。
下記の表１は、スパッタリング及びＩＢＤにより得られたシリコンの粒子密度差を示すものであり、ＸＲＲ（X-ray reflectometry）、ＲＢＳ（Rutherford Back Scattering Spectroscopy）により測定された密度を比較して示す。
一方、図５Ａは、本発明のシリコン薄膜の製造方法による、ＩＢＤによって形成されたシリコン薄膜３の、不純物含有量の差を示すＲＢＳによって測定された結果を示すグラフである。図５Ｂは、従来のシリコン薄膜の製造方法による、スパッタリングによって形成されたシリコン薄膜の不純物含有量の差を示すＲＢＳによって測定された結果を示すグラフである。
図５Ａに示すように、本発明のシリコン薄膜の製造方法によって形成されたシリコン薄膜３は、Ａｒは存在せずに極微量のＦｅ成分を含有することが分かる。しかし、図５Ｂに示すように、従来の方法によるシリコン薄膜は、相当量のＡｒが含まれていることが分かる。なお、図５Ａ及び図５Ｂ中において、横軸はチャンネル（Channel）であり、縦軸はカウント数（Counts (arb. Units)）であり、「Ａ」は、測定したデータ（raw data）を示し、「Ｂ」は、シミュレーションしたデータ（simulation）を示す。
そして、ＲＢＳで測定した結果、本発明のシリコン薄膜の製造方法によるシリコン薄膜３は、約０．２％のＡｒを含有する一方、従来の方法によるシリコン薄膜は、２．４％のＡｒを含有していることが分かった。Ｆｅは、本発明のシリコン薄膜の製造方法によるシリコン薄膜３のみ０．００５％を含有することが分かった。
一方、図６Ａ及び図６Ｂは、本発明のシリコン薄膜の製造方法による、ＩＢＤによって形成されたシリコン薄膜３（図６Ａ及び図６Ｂにおいて「Ｂ」で示す）と、従来の方法による、スパッタによって形成されたシリコン薄膜（図６Ａ及び図６Ｂにおいて「Ａ」で示す）と、の不純物において、酸素（図６Ａ）及び水素（図６Ｂ）の含有量を示すＳＩＭＳ結果を示すグラフである。なお、図６Ａ及び図６Ｂにおいて、横軸は深さ（Depth (μｍ)）を示し、縦軸は濃度（Concentretion (atoms/cc)）を示す。
図６Ａに示すように、本発明のシリコン薄膜の製造方法によるシリコン薄膜３（ＩＢＤ）は、従来の方法（スパッタ）によるシリコン薄膜に比べて酸素の含有量が少ないことが分かる。計測した結果、本発明のシリコン薄膜の製造方法によるシリコン薄膜３は、約０．０００２％の酸素を含み、従来の方法によるシリコン薄膜は、約０．００２％の酸素を含むことが分かった。
図６Ｂに示すように、本発明のシリコン薄膜の製造方法によるシリコン薄膜３（ＩＢＤ）は、従来の方法によるシリコン薄膜に比べて水素の含有量が少ないことが分かる。計測した結果、本発明のシリコン薄膜の製造方法によるシリコン薄膜３は、約０．００６％の水素を含み、従来の方法によるシリコン薄膜は、０．８％の酸素を含むことが分かった。
このように、本発明のシリコン薄膜の製造方法によれば、シリコン薄膜３中の不純物の含有量も低減できる。
前記のような特徴を有する本発明のシリコン薄膜の製造方法により形成されたシリコン薄膜３は、ＥＬＡ（Excimer Laser）などにより熱処理されて結晶化することができる。
以上、本願発明の理解を助けるためにいくつかの模範的な実施形態を、添付された図面とともに説明したが、このような実施形態は単に広い発明を例示し、それを制限しないということを理解しなければならない。また、本願発明は図示及び説明された構造に限定されないということも理解されねばならない。これは多様な他の修正が当業者により行われ得るためである。
本発明は、シリコン薄膜の関連技術分野に好適に用いられる。
本発明に係るシリコン薄膜の製造方法によって製造されたシリコン薄膜を示す概略的断面図である。 本発明のシリコン薄膜の製造方法で適用するＩＢＤ装置の概略的構造を示す図である。 本発明のシリコン薄膜の製造方法によって形成されたシリコン薄膜のＳＥＭイメージを示す図である。 本発明のシリコン薄膜の製造方法によって形成されたシリコン薄膜のＳＥＭイメージを示す図である。 従来のシリコン薄膜の製造方法（ＬＰＣＶＤ）によって形成されたシリコン薄膜のＳＥＭイメージを示す図である。 本発明のシリコン薄膜の製造方法によるシリコン薄膜（ＩＢＤ）と、ＬＰＣＶＤ法による従来のシリコン薄膜（ＬＰＣＶＤ）、そして、クリスタルシリコン（ｘ−Ｓｉ）の光学的特性を示すグラフである。 本発明のシリコン薄膜の製造方法による、ＩＢＤによって形成されたシリコン薄膜の不純物含有量の差を示すＲＢＳによって測定された結果を示すグラフである。 従来のシリコン薄膜の製造方法による、スパッタリングによって形成されたシリコン薄膜の不純物含有量の差を示すＲＢＳによって測定された結果を示すグラフである。 本発明のシリコン薄膜の製造方法による、ＩＢＤによって形成されたシリコン薄膜と、従来のシリコン薄膜の製造方法による、スパッタによって形成されたシリコン薄膜と、の不純物において、酸素の含有量を示すＳＩＭＳ結果を示すグラフである。 本発明のシリコン薄膜の製造方法による、ＩＢＤによって形成されたシリコン薄膜と、従来の方法による、スパッタによって形成されたシリコン薄膜と、の不純物において、水素の含有量を示すＳＩＭＳ結果を示すグラフである。
符号の説明
１ シリコンウェーハまたはプラスチック基板
２ ＳｉＯ２バッファ層
３ 非晶質シリコン（ａ−Ｓｉ）薄膜
１０ チャンバ
１１ 基板装着部
２１ メインＲＦＩＣＰソース
２１ａ フォーカスレンズ型グリッド
２２ 補助ＲＦＩＣＰソース
２２ａ グリッド
３０ ターゲット組立体
３１ ターゲット

Claims (5)

  1. 基板をチャンバ内に配置するステップと、
    イオンビーム蒸着を２５０℃以下の温度条件で行うことによって前記基板上にシリコン薄膜を形成するステップと、
    を含むことを特徴とするシリコン薄膜の製造方法。
  2. 前記イオンビーム蒸着が行われるチャンバの基本気圧を１０-12Ｔｏｒｒ以上１０-7Ｔｏｒｒ以下に調節することを特徴とする請求項１に記載のシリコン薄膜の製造方法。
  3. 前記イオンビーム蒸着を行う装置は、ターゲットに対応するメイン高周波誘導結合プラズマソースと、前記基板に対応する補助高周波誘導結合プラズマソースと、を備えることを特徴とする請求項１または２に記載のシリコン薄膜の製造方法。
  4. 前記メイン高周波誘導結合プラズマソース及び前記補助高周波誘導結合プラズマソースは、フィラメントのない構造であることを特徴とする請求項３に記載のシリコン薄膜の製造方法。
  5. 前記メイン高周波誘導結合プラズマソースは、イオンビームを前記ターゲットに集中させるためのフォーカスレンズ型グリッドを備えることを特徴とする請求項３に記載のシリコン薄膜の製造方法。
JP2005323464A 2004-11-08 2005-11-08 シリコン薄膜の製造方法 Expired - Fee Related JP4939037B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040090495A KR100612868B1 (ko) 2004-11-08 2004-11-08 실리콘 필름 제조방법
KR10-2004-0090495 2004-12-03

Publications (2)

Publication Number Publication Date
JP2006140477A true JP2006140477A (ja) 2006-06-01
JP4939037B2 JP4939037B2 (ja) 2012-05-23

Family

ID=36316870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005323464A Expired - Fee Related JP4939037B2 (ja) 2004-11-08 2005-11-08 シリコン薄膜の製造方法

Country Status (3)

Country Link
US (1) US7439197B2 (ja)
JP (1) JP4939037B2 (ja)
KR (1) KR100612868B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
FR2971261B1 (fr) * 2011-02-08 2013-09-20 Centre Nat Rech Scient Dispositif et procede de pulverisation ionique
US20170011912A1 (en) * 2014-03-18 2017-01-12 Intel Corporation Semiconductor assemblies with flexible substrates
US20220316045A1 (en) * 2021-03-31 2022-10-06 Kla Corporation System and method for ion-assisted deposition of optical coatings

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624313A (ja) * 1985-06-28 1987-01-10 ザ　スタンダ−ド　オイル　カンパニ− 二重イオンビ−ム折出高密度フイルム
JPH0252422A (ja) * 1988-08-17 1990-02-22 Nippon Telegr & Teleph Corp <Ntt> 薄膜製造方法及び装置
JPH02213467A (ja) * 1989-02-15 1990-08-24 Hitachi Ltd 薄膜形成方法、及びその装置
JPH10317138A (ja) * 1997-05-14 1998-12-02 Japan Aviation Electron Ind Ltd イオンビームスパッタリング装置
JPH11186165A (ja) * 1997-12-25 1999-07-09 Sony Corp 多結晶薄膜の製造方法および半導体装置の製造方法
JP2001156001A (ja) * 1999-11-25 2001-06-08 Sony Corp 半導体装置およびその製造方法
JP2002118064A (ja) * 2000-10-10 2002-04-19 National Institute Of Advanced Industrial & Technology 半導体の低温化結晶成長法
JP2003013221A (ja) * 2001-07-03 2003-01-15 Shimadzu Corp イオンビームスパッタ装置
JP2003138374A (ja) * 2001-11-01 2003-05-14 Hitachi High-Technologies Corp スパッタ装置及びスパッタ方法
JP2003264148A (ja) * 2002-03-07 2003-09-19 Nec Corp 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179312A (en) * 1977-12-08 1979-12-18 International Business Machines Corporation Formation of epitaxial layers doped with conductivity-determining impurities by ion deposition
JPS57160909A (en) 1981-03-27 1982-10-04 Fujitsu Ltd Formation of thin amorphous silicon hydride film
US4376688A (en) * 1981-04-03 1983-03-15 Xerox Corporation Method for producing semiconductor films
US4492736A (en) * 1983-09-29 1985-01-08 Atlantic Richfield Company Process for forming microcrystalline silicon material and product
US4637869A (en) * 1984-09-04 1987-01-20 The Standard Oil Company Dual ion beam deposition of amorphous semiconductor films
US5192393A (en) * 1989-05-24 1993-03-09 Hitachi, Ltd. Method for growing thin film by beam deposition and apparatus for practicing the same
US5523587A (en) * 1993-06-24 1996-06-04 At&T Corp. Method for low temperature growth of epitaxial silicon and devices produced thereby
US5508368A (en) * 1994-03-03 1996-04-16 Diamonex, Incorporated Ion beam process for deposition of highly abrasion-resistant coatings
CA2147198A1 (en) * 1995-04-18 1996-10-19 Chettypalayam R. Selvakumar Low temperature ion-beam assisted deposition method for realizing sige/si heterostructures
JP4663139B2 (ja) * 2001-02-16 2011-03-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS624313A (ja) * 1985-06-28 1987-01-10 ザ　スタンダ−ド　オイル　カンパニ− 二重イオンビ−ム折出高密度フイルム
JPH0252422A (ja) * 1988-08-17 1990-02-22 Nippon Telegr & Teleph Corp <Ntt> 薄膜製造方法及び装置
JPH02213467A (ja) * 1989-02-15 1990-08-24 Hitachi Ltd 薄膜形成方法、及びその装置
JPH10317138A (ja) * 1997-05-14 1998-12-02 Japan Aviation Electron Ind Ltd イオンビームスパッタリング装置
JPH11186165A (ja) * 1997-12-25 1999-07-09 Sony Corp 多結晶薄膜の製造方法および半導体装置の製造方法
JP2001156001A (ja) * 1999-11-25 2001-06-08 Sony Corp 半導体装置およびその製造方法
JP2002118064A (ja) * 2000-10-10 2002-04-19 National Institute Of Advanced Industrial & Technology 半導体の低温化結晶成長法
JP2003013221A (ja) * 2001-07-03 2003-01-15 Shimadzu Corp イオンビームスパッタ装置
JP2003138374A (ja) * 2001-11-01 2003-05-14 Hitachi High-Technologies Corp スパッタ装置及びスパッタ方法
JP2003264148A (ja) * 2002-03-07 2003-09-19 Nec Corp 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置

Also Published As

Publication number Publication date
KR100612868B1 (ko) 2006-08-14
JP4939037B2 (ja) 2012-05-23
US20060099778A1 (en) 2006-05-11
KR20060041414A (ko) 2006-05-12
US7439197B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
US5879973A (en) Method for fabricating thin-film transistor
TWI263336B (en) Thin film transistors and semiconductor device
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
KR101752646B1 (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
US8884297B2 (en) Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof
JPH07176745A (ja) 半導体素子
TW316999B (ja)
JP4939037B2 (ja) シリコン薄膜の製造方法
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
JP4258476B2 (ja) 薄膜半導体装置の製造方法
JP2002252181A (ja) 多結晶半導体層の製造方法及びレーザアニール装置
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
JPH11354444A (ja) 多結晶半導体膜の製造方法
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
JP3532160B2 (ja) 結晶質シリコン薄膜
JP3024543B2 (ja) 結晶性シリコン膜及びその製造方法
JP4827324B2 (ja) 半導体装置の作製方法
JP2000068203A (ja) 微結晶シリコンの結晶化から形成される多結晶シリコンおよびその形成方法
KR20070012609A (ko) 유기 전계 발광 소자 및 그 제조 방법
JP3391729B2 (ja) 多結晶シリコン膜及びそれを有する半導体装置
JP2009147125A (ja) 半導体装置の製造方法および電子機器の製造方法
JP2008166801A (ja) 多結晶シリコンの製造方法
JP2007123912A (ja) 薄膜トランジスタの作製方法
JPH1064816A (ja) 半導体装置の製造方法
JPH0766123A (ja) 微結晶シリコン形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101111

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees