JP2010147405A5 - 半導体装置 - Google Patents

Claims (2)

1. （ａ）ドレイン層となる第１導電型の半導体基板と、
   （ｂ）前記半導体基板上に形成された第１導電型のエピタキシャル層と、
   （ｃ）前記エピタキシャル層の表面から内部に達するように形成された複数のトレンチと、
   （ｄ）隣り合うトレンチに挟まれた前記エピタキシャル層の表面領域に形成された第１導電型のソース層と、
   （ｅ）前記複数のトレンチのそれぞれの側壁および底部に接するように前記エピタキシャル層内に形成された第２導電型のゲート層と、
   （ｆ）隣り合う前記ゲート層間の前記エピタキシャル層内に形成された第１導電型のチャネル形成領域と、
   （ｇ）前記半導体基板の裏面に形成されたドレイン電極と、
   （ｈ）前記ソース層と接続するように形成されたソース電極と、
   （ｉ）前記ゲート層と接続するように形成されたゲート電極とを備え、
   前記チャネル形成領域のうち、前記ゲート層とｐｎ接合を形成する接合領域の不純物濃度が、前記チャネル形成領域の中央領域の不純物濃度および前記エピタキシャル層の不純物濃度よりも高いことを特徴とする半導体装置。
2. 請求項１記載の半導体装置であって、
   前記チャネル形成領域のうち、前記ゲート層とｐｎ接合を形成する接合領域の不純物濃度のピークが、前記エピタキシャル層の不純物濃度の２倍以上５倍以下であることを特徴とする半導体装置。