JP2009521131A5 - - Google Patents

Claims (4)

1. 第一ドーパント型を有する第一半導体層と、
   前記第一半導体層上に設けられて第二ドーパント型を有する第二半導体層と、
   前記第二半導体層上の第三半導体層と、
   前記第二ドーパント型を有する前記第三半導体層内に設けられた第一半導体領域と、
   前記第一半導体領域と前記第二半導体層との間の前記第三半導体層内に設けられて前記第一ドーパント型を有する第二半導体領域と、
   前記第二半導体領域上の前記第三半導体層内に設けられて前記第一ドーパント型を有する第三半導体領域と、
   前記第三半導体領域に隣接する前記第三半導体層内に設けられて第一濃度の前記第二ドーパント型を有する第四半導体領域と、
   前記第三半導体領域に隣接すると共に前記第四半導体領域に隣接する前記第三半導体層内に設けられて第二濃度の前記第二ドーパント型を有し、前記第二濃度が前記第一濃度よりも高いソース接触領域と、
   前記第一半導体領域の少なくとも一部の上方と前記第三半導体領域の少なくとも一部の上方とに設けられて前記第四半導体領域に隣接し、更に前記ソース接触領域と反対の前記第四半導体領域の側面に設けられたゲート電極と
   を備える半導体装置。
2. 請求項１記載の半導体装置において、
   前記第二濃度は、前記第一濃度よりも少なくとも１００倍高い半導体装置。
3. 第一導電型の第一層と第二導電型の第二層とを有する半導体基板と、
   前記基板上のエピタキシャル層であって、前記第二導電型の第一半導体領域と、前記第一半導体領域と前記半導体基板の前記第二層と間に前記第一導電型を有する第二半導体領域と、前記第二半導体領域の上方に前記第一導電型の第三半導体領域と、前記第三半導体領域に隣接する前記第二導電型の第四半導体領域と、前記第三半導体領域に隣接すると共に前記第四半導体領域に隣接する前記第二導電型のソース接触領域と、前記第三半導体領域に隣接する前記第二導電型のボディ接触領域と、前記第一半導体領域に隣接する前記第二導電型のドレイン接触領域とを有するエピタキシャル層と、
   前記エピタキシャル層の前記第一半導体領域の少なくとも一部の上方と前記第三半導体領域の少なくとも一部の上方と設けられて、前記第四半導体領域に隣接し、更に前記ソース接触領域と反対の第四半導体領域の側面に存在するゲート電極と、
   前記第四半導体領域及び前記ソース接触領域は前記第二導電型のドーパントでドープされ、前記第四半導体領域は第一濃度の前記ドーパントを有し、前記ソース接触領域は第二濃度の前記ドーパントを有し、前記第二濃度は前記第一濃度よりも高いマイクロ電子組立体。
4. 半導体装置を構築する方法であって、
   第一ドーパント型を有する半導体基板に第二ドーパント型を有する埋め込み層を形成するステップと、
   前記埋め込み層上に前記第一ドーパント型を有するエピタキシャル半導体層を形成するステップと、
   前記エピタキシャル半導体層に前記第二ドーパント型を有する第一半導体領域を形成するステップであって、前記第一ドーパント型の第二半導体領域は、前記第一半導体領域と前記埋め込み層との間の前記エピタキシャル半導体層に規定されるステップと、
   前記エピタキシャル半導体層に前記第一ドーパント型を有する第三半導体領域を形成するステップと、
   前記第一半導体領域の少なくとも一部の上方と前記第三半導体領域の少なくとも一部の上方とにゲート電極を形成するステップと、
   前記第三半導体領域に隣接すると共に前記ゲート電極に隣接した前記エピタキシャル半導体層に第一濃度の前記第二ドーパント型を有する第四半導体領域を形成するステップと、
   前記第三半導体領域に隣接すると共に前記第四半導体領域に隣接し、更に前記ゲート電極と反対の前記第四半導体領域の側面にある前記エピタキシャル半導体層に第二濃度の前記第二ドーパント型を有するソース接触領域を形成するステップであって、前記第二濃度は前記第一濃度よりも高いステップと、
   前記第一半導体領域に隣接した前記エピタキシャル半導体層に前記第二ドーパント型を有するドレイン接触領域を形成するステップと、
   前記第三半導体領域に隣接した前記エピタキシャル半導体層に前記第一ドーパント型を有するボディ接触領域を形成するステップと
   を備える方法。