JP2007141916A5 - - Google Patents

Claims (10)

1. ＳＯＩ基板の第１の導電型を有するＳＯＩ層上に配設されたＭＯＳトランジスタを備えた半導体装置であって、
   前記ＭＯＳトランジスタは、
   第１の方向に第１の所定長さを有し、第２の方向に第２の所定幅を有し、ゲート絶縁膜を介して前記ＳＯＩ層上に配設されたゲート電極と、
   前記第１の導電型と反対の第２の導電型を有し、前記ゲート電極の前記第１の方向に沿った両側面外方の前記ＳＯＩ層の表面内にそれぞれ配設された第１および第２の半導体領域と、
   前記第１の導電型を有し、前記第１および第２の半導体領域の間に配設されたボディ領域と、
   前記ゲート電極下方の前記ＳＯＩ層の表面内に形成されるチャネル形成領域を横切って前記第１の方向に伸び、それによって前記第１の半導体領域を前記第２の方向に複数に分割する第１の絶縁膜と、
   前記第１の導電型を有し、前記第１の方向において前記ゲート電極の反対に前記第１の絶縁膜に隣接して配設された第３の半導体領域と、
   前記第１の導電型を有して前記第１の絶縁膜の下に配設され、前記ＳＯＩ層および前記第３の半導体領域に電気的に接続される第４の半導体領域を備える半導体装置。
2. 前記第３の半導体領域は、
   分割された前記第１の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設される、請求項１記載の半導体装置。
3. 前記第３の半導体領域は、
   分割された前記第１の半導体領域の配列方向の側面に接するように配設される、請求項１記載の半導体装置。
4. 前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
   前記第２の半導体領域は、突出した前記第１の絶縁膜と、前記第１の絶縁膜に連続するように配設され、前記ＳＯＩ層を貫通して埋め込み酸化膜に達する絶縁膜とで前記第２の方向に複数に分割される、請求項２または請求項３記載の半導体装置。
5. 前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
   前記第２の半導体領域は、突出した前記第１の絶縁膜を囲むように配設される、請求項２または請求項３記載の半導体装置。
6. 前記ＭＯＳトランジスタは、
   前記第３の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第２の絶縁膜をさらに備え、
   前記第２の絶縁膜は、その下に前記第４の半導体領域を有する、請求項４または請求項５記載の半導体装置。
7. 前記第１の絶縁膜は、前記第２の半導体領域を前記第１の方向に横切って前記第２の半導体領域を前記第２の方向に複数に分割するように配設され、
   前記ＭＯＳトランジスタは、
   前記第２の半導体領域側において、分割された前記第２の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第３の絶縁膜をさらに備え、
   前記第３の絶縁膜は、その下に前記第４の半導体領域を有する、請求項２または請求項３記載の半導体装置。
8. 前記第１の絶縁膜は、前記チャネル形成領域を横切って前記ゲート電極から所定長さだけ前記第２の半導体領域側に突出し、
   前記第２の半導体領域は、突出した前記第１の絶縁膜を囲むように配設され、
   前記ＭＯＳトランジスタは、
   前記第２の半導体領域側において、前記第２の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第３の絶縁膜をさらに備え、
   前記第３の縁縁膜は、その下に前記第４の半導体領域を有する、請求項２または請求項３記載の半導体装置。
9. 前記ＭＯＳトランジスタは、
   前記第３の半導体領域の前記ゲート電極とは反対側の側面に接し、前記ゲート電極と平行して延在するように配設された第４の絶縁膜をさらに備え、
   前記第４の絶縁膜は、その下に前記第４の半導体領域を有する、請求項７または請求項８記載の半導体装置。
10. ＳＯＩ基板のＳＯＩ層上に配設されたＭＯＳトランジスタを備えた半導体装置であって、
    前記ＭＯＳトランジスタは、
    前記ＳＯＩ層上にゲート絶縁膜を介して配設されたゲート電極と、
    前記ゲート電極のゲート長方向の両側面外方の前記ＳＯＩ層の表面内にそれぞれ配設された第１の半導体領域および第２の半導体領域と、
    前記ゲート電極下方の前記ＳＯＩ層の表面内に形成されるチャネル領域をゲート長方向に横切るとともに、前記第１の半導体領域をゲート長方向に横切って前記第１の半導体領域をゲート幅方向に複数に分割する第１の部分トレンチ分離絶縁膜と、
    前記第１の半導体領域側において、前記第１のトレンチ分離絶縁膜の前記ゲート電極とは反対側の側面に接し、前記ＳＯＩ層の表面から埋め込み酸化膜に達するように設けられた第３の半導体領域と、を備え、
    前記第１の部分トレンチ分離絶縁膜は、その下層に前記第１の半導体領域とは反対導電型の不純物を含んだウエル領域を有し、
    前記第３の半導体領域は、前記ウエル領域と同じ導電型で前記ウエル領域に接する、半導体装置。