JP2010157636A5 - - Google Patents

Claims (5)

1. 第１導電型の基板と、
   この基板上に形成された第２導電型の第１の埋め込み層と、
   この第１の埋め込み層上に形成された第１導電型の第２の埋め込み層と、
   この第２の埋め込み層上に形成された第２導電型のエピタキシャル層と、
   前記第２の埋め込み層上に形成され前記エピタキシャル層を囲む第１導電型の第１の拡散領域と、
   少なくともその一部が前記第１の拡散領域上に形成された第１導電型の第２の拡散領域と、
   この第２の拡散領域上に形成された第１導電型の第３の拡散領域と、
   この第３の拡散領域上に形成された第１の電極と、
   少なくともその一部が前記エピタキシャル層内に形成された第２導電型の第４の拡散領域と、
   この第４の拡散領域上に形成された第１導電型の第５の拡散領域および第２導電型の第６の拡散領域と、
   前記第５の拡散領域および第６の拡散領域上に形成された第２の電極と、
   前記第３の拡散領域と前記第５の拡散領域との間に絶縁膜を介して形成され、前記第２の電極を介して前記第５の拡散領域および第６の拡散領域と短絡した第３の電極と、
   を備え、
   前記第１の埋め込み層はフローティング状態であることを特徴とする半導体装置。
2. 第１導電型の基板と、
   この基板上に形成された第２導電型の第１の埋め込み層と、
   この第１の埋め込み層上に形成された第１導電型の第２の埋め込み層と、
   この第２の埋め込み層上に形成された第２導電型のエピタキシャル層と、
   前記第２の埋め込み層上に形成され前記エピタキシャル層を囲む第１導電型の第１の拡散領域と、
   少なくともその一部が前記第１の拡散領域上に形成された第１導電型の第２の拡散領域と、
   この第２の拡散領域上に形成された第１導電型の第３の拡散領域と、
   この第３の拡散領域上に形成された第１の電極と、
   少なくともその一部が前記エピタキシャル層内に形成された第２導電型の第４の拡散領域と、
   この第４の拡散領域上に形成された第１導電型の第５の拡散領域および第２導電型の第６の拡散領域と、
   前記第５の拡散領域および第６の拡散領域上に形成された第２の電極と、
   前記第３の拡散領域と前記第５の拡散領域との間に絶縁膜を介して形成され、前記第２の電極を介して前記第５の拡散領域および第６の拡散領域と短絡した第３の電極と、
   前記第１の拡散領域を囲むように形成され、前記第１の埋め込み層上から素子形成領域の表面に至るまで形成された第２導電型の半導体領域と、
   を備え、
   前記第２導電型の半導体領域の表面から前記第１の埋め込み層に電圧を印加し、その電位を前記基板および前記第２の埋め込み層の電位よりも高電位としたことを特徴とする半導体装置。
3. 前記エピタキシャル層内で前記エピタキシャル層に囲まれるように形成された第２導電型の第７の拡散領域と、
   この第７の拡散領域上に形成された第１導電型の第８の拡散領域と、
   をさらに備え、
   前記第８の拡散領域上には前記第２の電極が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
4. 前記第１導電型の基板上には第１導電型チャネルＤＭＯＳトランジスタが混載されており、前記第１導電型チャネルＤＭＯＳトランジスタのソース電極が電源電圧接続線に接続され、前記第１導電型チャネルＤＭＯＳトランジスタのドレイン電極と前記第１の電極とが接続され、前記第２の電極および前記第３の電極がパッド端子に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 前記第１導電型の基板上には第２導電型チャネルＤＭＯＳトランジスタが混載されており、前記第２導電型チャネルＤＭＯＳトランジスタのソース電極が接地され、前記第２導電型チャネルＤＭＯＳトランジスタのドレイン電極と前記第２の電極および前記第３の電極とが接続され、前記第１の電極がパッド端子に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。