JP2005150331A5 - - Google Patents

Claims (29)

1. 高耐圧電界効果トランジスタの第１導電型のチャネル領域のゲート幅方向の両端の溝型の分離部と半導体基板との境界領域に、前記チャネル領域と同一導電型であり、前記チャネル領域よりも高不純物濃度の第１導電型の半導体領域を、前記高耐圧電界効果トランジスタの前記第１導電型とは逆の第２導電型のドレイン用の半導体領域に接しないように、前記ドレイン用の半導体領域から離れた位置に配置したことを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、前記第１導電型の半導体領域を、前記半導体基板の主面から前記溝型の分離部よりも深い位置まで延在させて形成したことを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、前記半導体基板に、前記高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
4. 半導体基板の主面に分離部で規定された活性領域を備え、前記活性領域に高耐圧電界効果トランジスタを有する半導体装置であって、
   前記高耐圧電界効果トランジスタのゲート電極下の半導体基板に形成された相対的に高濃度の半導体領域と、
   前記ゲート電極下の半導体基板に形成された相対的に低濃度の半導体領域と、
   を有し、
   前記ゲート電極のゲート幅方向において、前記相対的に低濃度の半導体領域は、前記相対的に高濃度の半導体領域によって囲まれていることを特徴とする半導体装置。
5. 請求項４記載の半導体装置において、前記相対的に高濃度の半導体領域は、前記半導体基板の主面から前記相対的に低濃度の半導体領域よりも深い位置まで形成されていることを特徴とする半導体装置。
6. 請求項４記載の半導体装置において、前記相対的に高濃度の半導体領域は、前記半導体基板の主面から前記分離部よりも深い位置まで形成されていることを特徴とする半導体装置。
7. 請求項４記載の半導体装置において、前記相対的に低濃度の半導体領域は、前記高耐圧電界効果トランジスタのチャネル領域の半分以上を占めることを特徴とする半導体装置。
8. 請求項４記載の半導体装置において、前記分離部は、前記半導体基板に形成された溝内に絶縁膜を埋め込むことで形成されていることを特徴とする半導体装置。
9. 請求項４記載の半導体装置において、前記半導体基板に、前記高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
10. 半導体基板の主面に溝型の分離部で規定された活性領域を備え、前記活性領域に高耐圧電界効果トランジスタのチャネル領域を配置した構成を有する半導体装置であって、
    前記高耐圧電界効果トランジスタは、
    （ａ）前記活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記活性領域のゲート長方向の両側に前記溝型の分離部を介して設けられたソースおよびドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記ソースおよびドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ソースおよびドレイン用の第１導電型の第１半導体領域の各々と前記活性領域のチャネル領域とを電気的に接続するように設けられたソースおよびドレイン用の第１導電型の第２半導体領域と、
    （ｄ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記活性領域の前記ソースおよびドレイン用の第１導電型の第２半導体領域の間に一部が介在され、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域を内包するように設けられた第３半導体領域とを有し、
    前記活性領域のゲート幅方向の両端の前記溝型の分離部と前記半導体基板との境界領域に、前記第３半導体領域よりも高不純物濃度の第２導電型の第４半導体領域を、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域に接しないように、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域から離れた位置に配置したことを特徴とする半導体装置。
11. 半導体基板の主面に溝型の分離部で規定された活性領域を備え、前記活性領域に高耐圧電界効果トランジスタのチャネル領域を配置した構成を有する半導体装置であって、
    前記高耐圧電界効果トランジスタは、
    （ａ）前記活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記活性領域のゲート長方向の一方の片側に前記溝型の分離部を介して設けられた第１導電型のドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記活性領域のゲート長方向の他方の片側に前記溝型の分離部を介さずに隣接して設けられた第１導電型のソース用の第１導電型の第１半導体領域と、
    （ｄ）前記ドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ドレイン用の第１導電型の第１半導体領域を内包し、かつ、前記ドレイン用の第１導電型の第１半導体領域と前記活性領域のチャネル領域とを電気的に接続するように設けられたドレイン用の第１導電型の第２半導体領域と、
    （ｅ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記活性領域の前記ソース用の第１導電型の第１半導体領域と前記ドレイン用の第２半導体領域との間に一部が介在され、前記ソース用の第１導電型の第１半導体領域と前記ドレイン用の第１導電型の第２半導体領域とを内包するように設けられた第３半導体領域とを有し、
    前記活性領域のゲート幅方向の両端の前記溝型の分離部と前記半導体基板との境界領域に、前記第３半導体領域よりも高不純物濃度の第２導電型の第４半導体領域を、前記ドレイン用の第１導電型の第１、第２半導体領域に接しないように、前記ドレイン用の第１導電型の第１、第２半導体領域から離れた位置に配置したことを特徴とする半導体装置。
12. 請求項１０または１１記載の半導体装置において、前記第４半導体領域を、前記半導体基板の主面から前記溝型の分離部よりも深い位置まで延在させて形成したことを特徴とする半導体装置。
13. 請求項１０または１１記載の半導体装置において、前記半導体基板に、前記高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
14. 半導体基板の主面に溝型の分離部で規定された第１、第２活性領域を備え、前記第１、第２活性領域の各々に第１、第２高耐圧電界効果トランジスタのそれぞれのチャネル領域を配置した構成を有する半導体装置であって、
    前記第１高耐圧電界効果トランジスタは、
    （ａ）前記第１活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記第１活性領域のゲート長方向の両側に前記溝型の分離部を介して設けられたソースおよびドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記ソースおよびドレイン用の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ソースおよびドレイン用の第１導電型の第１半導体領域の各々と前記第１活性領域のチャネル領域とを電気的に接続するように設けられたソースおよびドレイン用の第１導電型の第２半導体領域と、
    （ｄ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記第１活性領域の前記ソースおよびドレイン用の第１導電型の第２半導体領域の間に一部が介在され、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域を内包するように設けられた第３半導体領域と、
    （ｅ）前記第３半導体領域よりも高不純物濃度の半導体領域であって、前記第１活性領域のゲート幅方向の両端の前記溝型の分離部と前記半導体基板との境界領域に、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域に接しないように、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域から離れた状態で設けられた第２導電型の第４半導体領域とを有し、
    前記第２高耐圧電界効果トランジスタは、
    （ａ）前記第２活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記第２活性領域のゲート長方向の一方の片側に前記溝型の分離部を介して設けられたドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記第２活性領域のゲート長方向の他方の片側に前記溝型の分離部を介さずに隣接して設けられたソース用の第１導電型の第１半導体領域と、
    （ｄ）前記第２高耐圧電界効果トランジスタの前記ドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記第２高耐圧電界効果トランジスタの前記ドレイン用の第１導電型の第１半導体領域と前記第２活性領域のチャネル領域とを電気的に接続するように設けられたドレイン用の第１導電型の第２半導体領域と、
    （ｅ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記第２活性領域の前記ソース用の第１導電型の第１半導体領域と前記第２高耐圧電界効果トランジスタの前記ドレイン用の第１導電型の第２半導体領域との間に一部が介在され、前記第２高耐圧電界効果トランジスタの前記ソース用の第１導電型の第１半導体領域と前記ドレイン用の第１導電型の第１、第２半導体領域とを内包するように設けられた第３半導体領域とを有し、
    （ｆ）前記第２高耐圧電界効果トランジスタの前記第３半導体領域よりも高不純物濃度の半導体領域であって、前記第２活性領域のゲート幅方向の両端の前記溝型の分離部と前記半導体基板との境界領域に、前記第２高耐圧電界効果トランジスタの前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域に接しないように、前記第２高耐圧電界効果トランジスタの前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域から離れた状態で設けられた第２導電型の第４半導体領域とを有することを特徴とする半導体装置。
15. 請求項１４記載の半導体装置において、前記第１、第２高耐圧電界効果トランジスタの前記第４半導体領域を、前記半導体基板の主面から前記溝型の分離部よりも深い位置まで延在させて形成したことを特徴とする半導体装置。
16. 請求項１４記載の半導体装置において、前記半導体基板に、前記第１、第２高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
17. 半導体基板の主面に分離部で規定された活性領域を備え、前記活性領域に高耐圧電界効果トランジスタのチャネル領域を配置した構成を有する半導体装置であって、
    前記高耐圧電界効果トランジスタは、
    （ａ）前記活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記活性領域のゲート長方向の両側に前記分離部を介して設けられたソースおよびドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記ソースおよびドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ソースおよびドレイン用の第１導電型の第１半導体領域の各々と前記活性領域のチャネル領域とを電気的に接続するように設けられたソースおよびドレイン用の第１導電型の第２半導体領域と、
    （ｄ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記ソースおよびドレイン用の第１導電型の第１、第２半導体領域を内包するように設けられた第３半導体領域とを有し、
    前記活性領域の前記ソースおよびドレイン用の第１導電型の第２半導体領域の間に、前記第３半導体領域よりも高不純物濃度の第２導電型の第５半導体領域を設け、
    前記第２導電型の第５半導体領域の上部に、前記第２導電型の第５半導体領域よりも低不純物濃度の第２導電型の第６半導体領域を、前記第６半導体領域のゲート幅方向の両端が、前記ゲート幅方向の両端の前記分離部の側壁から離れるように設けたことを特徴とする半導体装置。
18. 半導体基板の主面に分離部で規定された活性領域を備え、前記活性領域に高耐圧電界効果トランジスタのチャネル領域を配置した構成を有する半導体装置であって、
    前記高耐圧電界効果トランジスタは、
    （ａ）前記活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記活性領域のゲート長方向の一方の片側に前記分離部を介して設けられたドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記活性領域のゲート長方向の他方の片側に前記分離部を介さずに隣接して設けられたソース用の第１導電型の第１半導体領域と、
    （ｄ）前記ドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ドレイン用の第１導電型の第１半導体領域と前記活性領域のチャネル領域とを電気的に接続するように設けられたドレイン用の第１導電型の第２半導体領域と、
    （ｅ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記ソース用の第１導電型の第１半導体領域および前記ドレイン用の第１導電型の第１、第２半導体領域を内包するように設けられた第３半導体領域とを有し、
    前記活性領域の前記ソース用の第１導電型の第１半導体領域と、前記ドレイン用の第１導電型の第２半導体領域との間に、前記第３半導体領域よりも高不純物濃度の第２導電型の第５半導体領域を設け、
    前記第５半導体領域の上部に、前記第２導電型の第５半導体領域よりも低不純物濃度の第２導電型の第６半導体領域を、前記第６半導体領域のゲート幅方向の両端が、前記ゲート幅方向の両端の前記分離部の側壁から離れるように設けたことを特徴とする半導体装置。
19. 請求項１７または１８記載の半導体装置において、前記分離部が前記半導体基板に掘られた溝内に絶縁膜を埋め込むことで形成された溝型の分離部であることを特徴とする半導体装置。
20. 請求項１７または１８記載の半導体装置において、前記分離部が前記半導体基板を選択酸化することで形成された分離部であることを特徴とする半導体装置。
21. 請求項１７または１８記載の半導体装置において、前記第５半導体領域を、前記半導体基板の主面から前記分離部よりも深い位置まで延在させて形成したことを特徴とする半導体装置。
22. 請求項１７または１８記載の半導体装置において、前記半導体基板に、前記高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
23. 請求項１７または１８記載の半導体装置において、前記第６半導体領域は、前記チャネル領域の半分以上を占めることを特徴とする半導体装置。
24. 半導体基板の主面に分離部で規定された第１、第２活性領域を備え、前記第１、第２活性領域の各々に第３、第４高耐圧電界効果トランジスタのそれぞれのチャネル領域を配置した構成を有する半導体装置であって、
    前記第３高耐圧電界効果トランジスタは、
    （ａ）前記活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記活性領域のゲート長方向の両側に前記分離部を介して設けられたソースおよびドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記ソースおよびドレイン用の第１半導体領域よりも低不純物濃度の半導体領域であって、前記ソースおよびドレイン用の第１導電型の第１半導体領域の各々と前記活性領域のチャネル領域とを電気的に接続するように設けられたソースおよびドレイン用の第１導電型の第２半導体領域と、
    （ｄ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記ソースおよびドレイン用の第１、第２半導体領域を内包するように設けられた第３半導体領域と、
    （ｅ）前記第３半導体領域よりも高不純物濃度の半導体領域であって、前記活性領域の前記ソースおよびドレイン用の第１導電型の第２半導体領域の間に設けられた第２導電型の第５半導体領域と、
    （ｆ）前記第５半導体領域よりも低不純物濃度の半導体領域であって、前記第５半導体領域の上部に、ゲート幅方向の両端の前記分離部の側壁から離れるように設けられた第２導電型の第６半導体領域とを有し、
    前記第４高耐圧電界効果トランジスタは、
    （ａ）前記第２活性領域上にゲート絶縁膜を介して設けられたゲート電極と、
    （ｂ）前記第２活性領域のゲート長方向の一方の片側に前記分離部を介して設けられたドレイン用の第１導電型の第１半導体領域と、
    （ｃ）前記第２活性領域のゲート長方向の他方の片側に前記分離部を介さずに隣接して設けられたソース用の第１導電型の第１半導体領域と、
    （ｄ）前記第４高耐圧電界効果トランジスタの前記ドレイン用の第１導電型の第１半導体領域よりも低不純物濃度の半導体領域であって、前記第４高耐圧電界効果トランジスタの前記ドレイン用の第１導電型の第１半導体領域と前記第２活性領域のチャネル領域とを電気的に接続するように設けられたドレイン用の第１導電型の第２半導体領域と、
    （ｅ）前記第１導電型とは逆の第２導電型の半導体領域であって、前記第２高耐圧電界効果トランジスタの前記ソース用の第１導電型の第１半導体領域および前記ドレイン用の第１導電型の第１、第２半導体領域を内包するように設けられた第３半導体領域と、
    （ｆ）前記第２高耐圧電界効果トランジスタの前記第３半導体領域よりも高不純物濃度の半導体領域であって、前記第２活性領域の前記ソース用の第１導電型の第１半導体領域と前記ドレイン用の第１導電型の第２半導体領域との間に設けられた第５半導体領域と、
    （ｇ）前記第２高耐圧電界効果トランジスタの前記第５半導体領域よりも低不純物濃度の半導体領域であって、前記第５半導体領域の上部に、ゲート幅方向の両端の前記分離部の側壁から離れるように設けられた第２導電型の第６半導体領域とを有することを特徴とする半導体装置。
25. 請求項２４記載の半導体装置において、前記分離部が前記半導体基板に掘られた溝内に絶縁膜を埋め込むことで形成された溝型の分離部であることを特徴とする半導体装置。
26. 請求項２４記載の半導体装置において、前記分離部が前記半導体基板を選択酸化することで形成された分離部であることを特徴とする半導体装置。
27. 請求項２４記載の半導体装置において、前記第３、第４高耐圧電界効果トランジスタの前記第５半導体領域を、前記半導体基板の主面から前記分離部よりも深い位置まで延在させて形成したことを特徴とする半導体装置。
28. 請求項２４記載の半導体装置において、前記半導体基板に、前記第３、第４高耐圧電界効果トランジスタよりも動作電圧の低い低耐圧電界効果トランジスタを設けたことを特徴とする半導体装置。
29. 請求項２４記載の半導体装置において、前記第６半導体領域は、前記チャネル領域の半分以上を占めることを特徴とした半導体装置。