JP7156811B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7156811B2
JP7156811B2 JP2018058435A JP2018058435A JP7156811B2 JP 7156811 B2 JP7156811 B2 JP 7156811B2 JP 2018058435 A JP2018058435 A JP 2018058435A JP 2018058435 A JP2018058435 A JP 2018058435A JP 7156811 B2 JP7156811 B2 JP 7156811B2
Authority
JP
Japan
Prior art keywords
region
diffusion layers
diffusion
concentration
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018058435A
Other languages
English (en)
Other versions
JP2019169682A (ja
Inventor
礼美 ▲葛▼西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2018058435A priority Critical patent/JP7156811B2/ja
Priority to US16/357,338 priority patent/US20190296119A1/en
Priority to CN201910207949.1A priority patent/CN110364563A/zh
Publication of JP2019169682A publication Critical patent/JP2019169682A/ja
Application granted granted Critical
Publication of JP7156811B2 publication Critical patent/JP7156811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。
半導体装置の素子分離構造として、シリコン基板の表面にトレンチを設け、当該トレンチにシリコン酸化材料等の絶縁材を埋設したＳＴＩ（shallow trench isolation）が知られている。
また、このような半導体装置では、シリコン基板（又はウエル領域）内における、ＳＴＩによる素子分離絶縁層とゲート酸化膜との境界部で、本来のチャネルとは特性が異なるサブチャンネルを有する寄生トランジスタが形成されることが知られている（例えば、特許文献１参照）。
例えば、当該半導体装置の製造過程において、素子分離絶縁層の上面の端部には「窪み」が生じる場合がある。この際、当該「窪み」に起因して、素子分離絶縁層近傍のゲート酸化膜の膜厚がチャネル中央部に比べて薄くなる場合があり、薄い膜厚のゲート酸化膜に対応する領域に形成される寄生トランジスタの閾値電圧が本来のトランジスタの閾値電圧よりも低くなる。
これにより、ゲート電圧の増加に伴い、先に、寄生トランジスタがオン状態となり、更なるゲート電圧の増加によって本来のトランジスタがオン状態となる。従って、ゲート電圧が寄生トランジスタの閾値電圧以上であり且つ本来のトランジスタの閾値電圧より低い場合には寄生トランジスタに応じたドレイン電流がソースとドレイン間を流れ、当該ゲート電圧が本来のトランジスタの閾値電圧以上になると寄生トランジスタと本来のトランジスタに応じたドレイン電流がソース及びドレイン間に流れる、いわゆるハンプ（hump）が生じる。
このようなハンプ特性は、要求される特性とは異なるため、動作マージンの低下を招くことになる。
そこで、当該寄生トランジスタの形成領域に不純物を注入することにより、本来のトランジスタの閾値電圧と同等になるまで上記した寄生トランジスタの閾値電圧を増加させて、ハンプ特性の抑制を図るようにした技術が提案された（例えば、特許文献２参照）。
特開２００４－２８８８７３号公報 特開２０１１－１７６１１５号公報
ところで、例えば液晶表示パネルを駆動するドライバの出力段には、ロジック回路用の電源電圧よりも高い電圧を扱う高耐圧トランジスタが用いられる。高耐圧トランジスタは、低耐圧トランジスタに比べてゲート酸化膜の膜厚が厚いので、ゲート電圧・ドレイン電流特性（Ｖｇ－Ｉｄ特性とも称する）において、ハンプが生じるゲート電圧の範囲が大きくなる。
そこで、かかる高耐圧トランジスタに対しても、上記した特許文献１と同様に、寄生トランジスタが形成される領域（以下、ハンプ抑制イオン注入領域と称する）に不純物を注入することにより、ハンプ抑制を図ることが考えられる。
ところが、この高耐圧トランジスタのゲートに高電圧が印加されると、ソース又はドレインを担う低濃度拡散層からの空乏層の伸張がハンプ抑制イオン注入領域によって抑制され、耐圧が低下するという問題が生じる。
尚、この耐圧低下を回避するために、低濃度拡散層とハンプ抑制イオン注入領域との距離を拡大することが考えられるが、その分だけゲート長が長くなるため、トランジスタの駆動能力低下を招くという問題が生じる。
そこで、本発明は、耐圧低下及び駆動能力の低下を招くことなく、ゲート電圧・ドレイン電流特性におけるハンプを抑制することが可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置は、半導体の素子領域と、前記素子領域の周囲を囲み前記素子領域に接する絶縁膜を含む素子分離領域と、が形成されている半導体基板と、前記素子領域の上面部において夫々が第１の方向に延在して互いに離間して形成されており、前記第１の方向における端部が前記絶縁膜と接している一方及び他方の第１の拡散層と、前記素子領域上において前記第１の方向に延在して形成されており、前記第１の方向における端部が前記絶縁膜と接しているゲート酸化膜と、前記ゲート酸化膜上において前記第１の方向に延在しており、前記第１の方向における端部が前記絶縁膜上に形成されているゲート電極と、前記一方及び他方の第１の拡散層間のチャネル領域内における、前記ゲート酸化膜が前記絶縁膜と接する部分を含む領域に形成されている、導電性の不純物が拡散されている第２の拡散層と、を含み、前記一方及び他方の第１の拡散層間に前記第２の拡散層が含まれる前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔よりも広いことを特徴とする。
また、本発明に係る半導体装置は、素子領域と前記素子領域の周囲を接して囲む素子分離領域とを主面に備えた半導体基板と、一端が前記素子分離領域上に配置されると共に、前記主面の前記素子領域上に絶縁層を介して配置された電極と、平面視において前記電極に対応する領域に内包される前記素子領域に、互いに対向して配置される一対の第１の拡散層と、平面視において前記電極に対応する領域に内包される前記素子領域に、前記素子領域と前記素子分離領域との境界が形成する辺に接すると共に前記一対の第１の拡散層から離間して配置される、導電性の不純物が拡散されている第２の拡散層と、を備え、前記一対の第１の拡散層に挟まれるチャネル領域は、前記辺と垂直な方向に延在すると共に前記第１拡散層を内包し、前記第２の拡散層を内包すると共に前記辺と平行な方向の幅が第１の長さである第１の領域と、前記辺と平行な方向の幅が前記第１の長さより短い第２の長さである第２の領域と、を備える。
また、本発明に係る半導体装置の製造方法は、半導体の素子領域と、前記素子領域の周囲を囲み前記素子領域に接する絶縁膜を含む素子分離領域と、を含む半導体装置の製造方法であって、前記素子領域の上面部に不純物を注入することにより、夫々が第１の方向に延在して互いに離間しており、前記第１の方向における端部が前記絶縁膜と接している一方及び他方の第１の拡散層を形成する第１の工程と、前記一方及び他方の第１の拡散層間に挟まれるチャネル領域の上面部において前記絶縁膜と接する部分を含む領域に不純物を注入して第２の拡散層を形成する第２の工程と、前記素子領域上において前記第１の方向に延在しており前記第１の方向における端部が前記絶縁膜と接しているゲート酸化膜、及び前記ゲート酸化膜上において前記第１の方向に延在しており、前記第１の方向における端部が前記絶縁膜上にあるゲート電極を形成する第３の工程と、を含み、前記第１の工程では、前記一方及び他方の第１の拡散層間に前記第２の拡散層が含まれている前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔よりも広くなるような形態を有する前記一方及び他方の第１の拡散層を前記素子領域の上面部に形成することを特徴とする。
本発明では、一方及び他方の第１の拡散層間のチャネル領域内に、ゲート電圧・ドレイン電流特性に生じるハンプを抑制するハンプ抑制拡散領域である第２の拡散層を設ける。ここで、一方及び他方の第１の拡散層間にハンプ抑制拡散領域が含まれる区間での一方及び他方の第１の拡散層間の間隔を、ハンプ抑制拡散領域を含まない区間での一方及び他方の第１の拡散層間の間隔よりも広くする。
かかる構成により、一方及び他方の第１の拡散層からの空乏層の伸びがハンプ抑制拡散領域によって抑制されることなく伸張するようになるので、トランジスタの耐圧低下を防止することが可能となる。
更に、一方及び他方の第１の拡散層間の間隔を、ハンプ抑制拡散領域を含む区間での間隔よりも、ハンプ抑制拡散領域を含まない区間での間隔を狭くしているので、ハンプ抑制拡散領域の大きさに拘わらず、トランジスタのチャネル長を短くすることが可能となる。
よって、本発明によれば、耐圧低下及び駆動能力の低下を招くことなく、ゲート電圧・ドレイン電流特性におけるハンプを抑制することが可能となる。
半導体装置１００の上面を示す上面図である。 図１ＡにおけるＸ－Ｘ線での断面を表す断面図である。 図１ＡにおけるＹ－Ｙ線での断面を表す断面図である。 半導体装置１００の他の実施例による上面を示す上面図である。 図２に示される半導体装置１００の変形例を示す上面図である。 半導体装置１００の製造手順を示すフロー図である。 半導体装置１００の製造手順を示すフロー図である。 製造初期段階での半導体ウェハの上面を示す上面図である。 図６ＡにおけるＸ－Ｘ線での断面を表す断面図である。 図６ＡにおけるＹ－Ｙ線での断面を表す断面図である。 低濃度拡散層露光工程Ｓ１での半導体ウェハの上面を示す上面図である。 図７ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図７ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 低濃度不純物注入工程Ｓ２での半導体ウェハの上面を示す上面図である。 図８ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図８ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 ハンプ抑制拡散領域露光工程Ｓ３での半導体ウェハの上面を示す上面図である。 図９ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図９ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 ハンプ抑制拡散領域不純物注入工程Ｓ４での半導体ウェハの上面を示す上面図である。 図１０ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１０ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 ポリシリコン形成工程Ｓ５での半導体ウェハの上面を示す上面図である。 図１１ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１１ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 ゲート形成工程Ｓ６での半導体ウェハの上面を示す上面図である。 図１２ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１２ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 ゲート形成工程Ｓ６での半導体ウェハの上面の他の一例を示す上面図である。 レジスタ除去工程Ｓ７での半導体ウェハの上面を示す上面図である。 図１３ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１３ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 サイドウォール絶縁層形成工程Ｓ８での半導体ウェハの上面を示す上面図である。 図１４ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１４ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 サイドウォール形成工程Ｓ９での半導体ウェハの上面を示す上面図である。 図１５ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１５ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 高濃度拡散層形成工程Ｓ１０での半導体ウェハの上面を示す上面図である。 図１６ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１６ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 高濃度拡散層形成工程Ｓ１０での半導体ウェハの上面の他の一例を示す上面図である。 サリサイド層形成工程Ｓ１１での半導体ウェハの上面を示す上面図である。 図１７ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１７ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。 絶縁層形成工程Ｓ１２、コンタクト形成工程Ｓ１３及びメタル配線層形成工程Ｓ１４での半導体ウェハの上面を示す上面図である。 図１８ＡにおけるＸ－Ｘ線での断面を表す工程断面図である。 図１８ＡにおけるＹ－Ｙ線での断面を表す工程断面図である。
以下、本発明の実施例について詳細に説明する。
図１Ａは、本発明に係る半導体装置１００の一部を素子形成面の上方から透視した上面図である。図１Ｂは、図１ＡにおけるＸ－Ｘ線に沿った断面図である。また、図１Ｃは、図１ＡにおけるＹ－Ｙ線に沿った断面図である。
図１Ｂ又は図１Ｃに示すように、第１導電型（例えばｐ型導電型）のＳｉ（シリコン）からなる半導体基板１０には、第１導電型のウェル１１と、半導体基板１０の表面に形成されたトレンチに素子分離絶縁膜３１を埋設した素子分離領域が形成されている。そして、素子分離領域により画定される半導体基板１０の素子領域に、トランジスタＴＡが設けられ、トランジスタＴＡ上に絶縁層５１が設けられている。
トランジスタＴＡは、半導体基板１０上に設けられたゲート酸化膜１４、ゲート酸化膜１４上に設けられたゲート電極１５、ゲート電極１５の側壁に設けられたサイドウォール１６を備えている。そして、ゲート電極１５の下方の半導体基板１０には、ゲート電極１５の下方において対向して設けられた第２導電型（例えばｎ型導電型）の低濃度拡散層１３ｄ及び１３ｓ、並びに素子分離絶縁膜３１に接すると共に低濃度拡散層１３ｄ及び１３ｓから離間して設けられた第１導電型のハンプ抑制拡散領域３２が設けられている。
半導体基板１０には、素子領域の周囲を囲む、ＳＴＩ構造を採用した素子分離領域が形成されている。素子分離領域は、低濃度拡散層１３ｄ及び１３ｓの形成領域を囲むトレンチと、当該トレンチに埋設されている、例えば酸化シリコン等を含む素子分離絶縁膜３１と、を含む。
半導体基板１０上には、例えば酸化シリコンからなるゲート酸化膜１４と、ゲート酸化膜１４の上面に形成されたゲート電極１５が設けられている。図１Ｃに示すように、ゲート酸化膜１４は、ウェル１１の上面部において方向ＤＸに延在して形成されている。この方向ＤＸにおけるゲート酸化膜１４の端部が素子分離絶縁膜３１と接している。そして、ゲート電極１５は、ゲート酸化膜１４上において方向ＤＸに延在して形成されており、方向ＤＸにおける端部が素子分離絶縁膜３１上に形成されている。ゲート電極１５の側壁は、図１Ｂ及び図１Ｃに示すように、シリコン酸化膜等の絶縁膜からなるサイドウォール１６で覆われている。
また、素子形成領域の半導体基板１０の表層には、図１Ｂに示すように、トランジスタのドレインを担う第２導電型の低濃度拡散層１３ｄと、トランジスタのソースを担う第２導電型の低濃度拡散層１３ｓが形成されている。低濃度拡散層１３ｄ及び１３ｓはゲート電極下の半導体基板１０で対向し且つ離間して形成され、半導体基板１０の低濃度拡散層１３ｄと、低濃度拡散層１３ｓとに挟まれた領域が、トランジスタＴＡのチャネル領域となる。
低濃度拡散層１３ｓ及び１３ｄは、素子形成領域の表層において夫々が図１Ａに示される方向ＤＸに延在して互いに離間して形成されており、方向ＤＸにおける夫々の端部が図１Ｂに示すように素子分離絶縁膜３１と接している。
低濃度拡散層１３ｄ及び１３ｓの各々には、不純物として、低濃度のｎ型導電型の例えばＰ+（リン）或いはＡｓ+（ヒ素）が含まれている。
ここで、前述したように、トランジスタＴＡのチャネル領域に形成されるゲート酸化膜１４のうちで、素子分離絶縁膜３１との境界部のゲート酸化膜１４の膜厚はチャネル中央部のゲート酸化膜１４の膜厚より薄くなる。よって、図１Ａに示される低濃度拡散層１３ｄと１３ｓとの間のチャネル領域内において、図１Ｃに示すようにゲート酸化膜１４の端部と素子分離絶縁膜３１とが接する部分を含む領域ＰＡに、寄生トランジスタが形成される。寄生トランジスタの閾値電圧は本来のトランジスタの閾値電圧よりも低いので、それに伴いＶｇ-Ｉｄ特性にハンプが生じる。
そこで、この寄生トランジスタの閾値電圧を増加して本来のトランジスタの閾値電圧以上とする為に、図１Ａ又は図１Ｃに示す領域ＰＡ内には、第１導電型のハンプ抑制拡散領域３２が形成されている。ハンプ抑制拡散領域３２には、不純物としてｐ型導電型の例えばＢ+（ボロン）等が含まれている。ハンプ抑制拡散領域３２は、低濃度拡散層１３ｄと低濃度拡散層１３ｓとの間のチャネル領域内において、図１Ｃに示すように、ゲート酸化膜１４が素子分離絶縁膜３１と接する部分を含む領域に形成されている。尚、この寄生トランジスタの閾値電圧を本来のトランジスタの閾値電圧と等しくする為に、ハンプ抑制拡散領域３２には、トランジスタＴＡのチャネル領域よりも高い濃度の不純物が含まれている。
ところで、トランジスタのゲートに高電圧が印加されると、ソース及びドレインを担う低濃度拡散層１３ｄ及び１３ｓからの空乏層の伸びがハンプ抑制拡散領域３２によって遮られ、トランジスタとしての耐圧低下を招く恐れがある。
そこで、低濃度拡散層１３ｄ及び１３ｓからの空乏層が過不足無く伸張するように、図１Ａに示すように、低濃度拡散層１３ｄ及び１３ｓの各々から、方向ＤＸに直交する方向ＤＹにおいて所定の間隔ｗｔだけ離間した位置にハンプ抑制拡散領域３２を形成する。
つまり、方向ＤＹにおける低濃度拡散層１３ｄと低濃度拡散層１３ｓとの間隔を、ハンプ抑制拡散領域３２の方向ＤＹでの長さに２・ｗｔを加えたもの、つまり図１Ａの間隔Ｌｇとする。
すなわち、低濃度拡散層１３ｄ及び１３ｓ間にハンプ抑制拡散領域３２が含まれる、第１の方向ＤＸでの区間Ｐ１では、低濃度拡散層１３ｄ及び１３ｓ間の間隔を図１Ａに示す間隔Ｌｇとすることにより、トランジスタの耐圧低下を抑制するのである。
ところで、ハンプ抑制拡散領域３２の方向ＤＹでの長さ、又は耐圧低下を回避する為の間隔ｗｔが大きくなる場合に、低濃度拡散層１３ｄ及び１３ｓ間の間隔を一律に間隔Ｌｇとすると、ゲート長が長くなり、トランジスタの電流駆動能力の低下を招く。
そこで、図１Ａに示すように、低濃度拡散層１３ｄ及び１３ｓ間にハンプ抑制拡散領域３２が含まれる区間Ｐ１での低濃度拡散層１３ｄ及び１３ｓ間の間隔Ｌｇを、低濃度拡散層１３ｄ及び１３ｓ間にハンプ抑制拡散領域３２が含まれていない区間Ｐ２での低濃度拡散層１３ｄ及び１３ｓ間の間隔ＣＬより広くしている。
すなわち、低濃度拡散層１３ｄ及び１３ｓ間にハンプ抑制拡散領域３２が含まれていない区間Ｐ２では、低濃度拡散層１３ｄ及び１３ｓ間の間隔を、ハンプ抑制拡散領域３２が含まれている区間Ｐ１での間隔よりも狭くするのである。
これにより、ハンプ抑制拡散領域３２の方向ＤＹにおける長さ、及び耐圧低下を回避する為の間隔ｗｔに拘わらず、トランジスタのチャネル長を短くすることができるので、トランジスタの電流駆動能力の低下を抑えることが可能となる。
素子分離領域とサイドウォール１６により画定される低濃度拡散層１３ｄと、低濃度拡散層１３ｓの表層には、図１Ｂに示すように、低濃度拡散層１３ｄと、低濃度拡散層１３ｓに内包される第２導電型（例えばｎ型導電型）の高濃度拡散層１２ｄと、第２導電型の高濃度拡散層１２ｓと、が互いに離間して形成されている。高濃度拡散層１２ｄ及び１２ｓの各々には、不純物としてｎ型導電型の例えばＰ+（リン）或いはＡｓ+（ヒ素）が含まれている。
ゲート電極１５、高濃度拡散層１２ｓ及び１２ｄ各々の上面は、後述するコンタクトとの接合抵抗を低減する為に、シリサイド（silicide）化されている。すなわち、ゲート電極１５、高濃度拡散層１２ｓ及び１２ｄ各々の上面には、サリサイド(Self Aligned Silicide）層ＳＣＬが形成されている。
図１Ｂ及び図１Ｃに示すように、上記した高濃度拡散層１２ｄ、１２ｓ、ゲート電極１５の上面に夫々形成されているサリサイド層ＳＣＬと、サイドウォール１６及び素子分離絶縁膜３１の上面は、例えば酸化シリコン等を含む絶縁層５１によって覆われている。
高濃度拡散層１２ｄ及び１２ｓの各々は、図１Ｂに示すように、絶縁層５１を貫通するコンタクト６５を介して、絶縁層５１の上面に形成されているメタル配線層７０と結合されている。ゲート電極１５は、図１Ｃに示すように、絶縁層５１を貫通するコンタクト６５を介して、絶縁層５１の上面に形成されているメタル配線層７０と結合されている。
尚、コンタクト６５は、金属プラグ６０と、その表面を被覆するバリアメタル６１と、を含む。コンタクト６５は、絶縁層５１の上面に形成されているメタル配線層７０と結合されている。尚、メタル配線層７０は、上層バリアメタル７１と、例えばＡｌ（アルミ）－Ｃｕ（銅）等の合金からなる導電部材７２と、例えばＴi（チタン）又はＴiＮ（窒化チタン）等からなる下層バリアメタル７３と、による積層構造を有する。
このように、半導体装置１００では、図１Ａに示すように、低濃度拡散層１３ｄ及び１３ｓ間にハンプ抑制拡散領域３２が含まれていない区間Ｐ２に亘りチャネル領域の方向に突出した突出部Ｐｔを有する凸形状の低濃度拡散層１３ｄ、１３ｓを採用している。これにより、耐圧低下及び駆動能力の低下を招くことなく、Ｖｇ-Ｉｄ特性におけるハンプを抑制することが可能となる。
尚、上記した実施例では、低濃度拡散層１３ｄ、１３ｓとして図１Ａに示すような凸形状を有するものを採用しているが、高濃度拡散層１２ｄ、１２ｓについても同様な凸形状を有するものを採用しても良い。
図２は、かかる点に鑑みて為された他の実施例による半導体装置１００の一部を、素子形成面の上方から透視した上面図である。尚、図２に示す構成では、高濃度拡散層１２ｄ、１２ｓ、ゲート電極１５及びサイドウォール１６の形状を除く他の構成は、図１Ａ～図１Ｃに示すものと同様である。
よって、以下に高濃度拡散層１２ｄ、１２ｓ、ゲート電極１５及びサイドウォール１６の形状について説明する。
図２に示す一例では、ゲート電極１５における方向ＤＸでの端部Ｅｄは、ハンプ抑制拡散領域３２を覆う領域を含み、当該端部Ｅｄにおける方向ＤＸに直交する方向ＤＹでの電極幅Ｗ１が、端部Ｅｄ以外のゲート電極１５の領域での方向ＤＹにおける電極幅Ｗ２よりも広い。つまり、ゲート電極１５は、方向ＤＸにおける両端部に比べて中央部が方向ＤＹにおいて窪んだ形態を有する。
サイドウォール１６は、図２に示すように、ゲート電極１５の側壁に沿って、その側壁を略均一な膜厚で覆うように形成されている。よって、サイドウォール１６の外郭も図２に示すようにゲート電極１５の外郭と相似形状となる。
ここで、図２に示すように、高濃度拡散層１２ｄ及び１２ｓ間にハンプ抑制拡散領域３２が含まれる、方向ＤＸにおける区間Ｐ１での高濃度拡散層１２ｄ及び１２ｓ間の間隔は、区間Ｐ１以外の区間Ｐ３での高濃度拡散層１２ｄ及び１２ｓ間の間隔よりも広い。つまり、高濃度拡散層１２ｄ及び１２ｓの各々は、チャネル領域内の方向ＤＸにおいてハンプ抑制拡散領域３２が含まれていない区間Ｐ３において、図２に示すようにチャネル領域の方向に突出した突出部Ｐｒを有する。
このように、ゲート電極１５の方向ＤＹにおける電極幅が中央部で窪んだ分だけ、この窪んだ区間に対応した高濃度拡散層１２ｄ及び１２ｓの区間Ｐ３が、図２に示すようにチャネル方向に突出しているのである。
これにより、図１Ａに示す構成を採用した場合に比べて、高濃度拡散層１２ｄ及び１２ｓがトランジスタのチャネル領域に近づくので、電流駆動能力を高めることが可能となる。
図３は、図２に示す構成の変形例を表す半導体装置１００の一部を素子形成面の上方から透視した上面図である。
尚、図３に示す一例では、高濃度拡散層１２ｄ及び１２ｓ各々の突出部Ｐｒを含む領域で、コンタクト６５を当該高濃度拡散層１２ｄ（１２ｓ）と結合したものであり、他の構成は図２に示すものと同一である。
図３に示す構成によれば、図２に示す構成に比べて、ドレイン電極（又はソース電極）に対応したコンタクト６５からゲート電極１５までの間に介在する高濃度拡散層１２ｄ（１２ｓ）の距離が短くなるので、トランジスタの電流駆動能力を高めることができる。
要するに、半導体装置１００としては、以下の一方及び他方の第１の拡散層、ゲート酸化膜、ゲート電極、及びハンプ抑制拡散領域である第２の拡散層が形成されている半導体の素子領域と、素子分離領域と、が形成されている半導体基板を含むものであれば良い。
すなわち、素子分離領域は、素子領域の周囲を囲み、素子領域に接する絶縁膜（３１）を含む。また、一方及び他方の第１の拡散層（１３ｓ、１３ｄ）は、素子領域の上面部において夫々が第１の方向（ＤＸ）に延在して互いに離間して形成されており、第１の方向における端部が絶縁膜（３１）と接している。ゲート酸化膜（１４）は、素子領域上において第１の方向に延在して形成されており、第１の方向における端部が絶縁膜（３１）と接している。ゲート電極（１５）は、ゲート酸化膜上において第１の方向に延在しており、第１の方向における端部が絶縁膜（３１）上に形成されている。第２の拡散層（３２）は、一方及び他方の第１の拡散層間のチャネル領域内におけるゲート酸化膜（１４）が絶縁膜（３１）と接する部分を含む領域に形成されている。ここで、一方及び他方の第１の拡散層間に第２の拡散層が含まれる第１の方向における区間（Ｐ１）での一方及び他方の第１の拡散層間の間隔（Ｌｇ）が、第２の拡散層を含まない第１の方向における区間（Ｐ２）での一方及び他方の第１の拡散層間の間隔（ＣＬ）よりも広い。
また、半導体装置１００としては、以下の半導体基板、電極、一対の第１拡散層、及び第２拡散層を含むものであっても良い。すなわち、半導体基板（１０）は、その主面に、素子領域とこの素子領域の周囲を接して囲む素子分離領域（３１）とを備える。電極（１５）は、一端が素子分離領域上に配置されると共に、上記した主面の素子領域上に絶縁層（１４）を介して配置されている。一対の第１拡散層（１３）は、半導体基板の上方から基板表面を眺めた平面視において電極（１５）に対応する領域に内包される素子領域に、互いに対向して配置されている。第２拡散層（３２）は、上記した平面視において電極（１５）に対応する領域に内包される素子領域に、素子領域と素子分離領域との境界が形成する「辺」に接して形成されていると共に第１拡散層（１３）から離間して配置されている。ここで、一対の第１拡散層に挟まれるチャネル領域は、上記した「辺」と垂直な方向に延在すると共に第２の拡散層を内包し、この第２の拡散層を内包すると共に上記「辺」と平行な方向の幅が第１の長さ（Ｌｇ）である第１の領域（Ｐ１）と、上記「辺」と平行な方向の幅が第１の長さより短い第２の長さ（ＣＬ）である第２の領域（Ｐ２）と、を備える。
次に、半導体装置１００の製造方法について、図４及び図５に示す製造フローに沿って説明する。
半導体装置１００を製造するにあたり、図６Ａ～図６Ｃに示すような半導体のウェハを用意する。尚、図６Ａは、かかる半導体ウェハの一部をウェハ表面の上方から眺めた上面図である。図６Ｂは、図６ＡにおけるＸ－Ｘ線に沿った断面図である。また、図６Ｃは、図６ＡにおけるＹ－Ｙ線に沿った断面図である。
図６Ａ～図６Ｃに示すように、当該ウェハは、Ｓｉ（シリコン）からなる半導体基板１０、ウェル１１、熱酸化膜３０１、及び素子分離絶縁膜３１を含む。すなわち、半導体基板１０には、Ｂ+（ボロン）等のｐ型導電型の不純物を熱拡散したウェル１１が形成されている。半導体基板１０の主面であるトランジスタが形成される素子領域Ｅ１の表面には熱酸化膜３０１が形成されている。尚、熱酸化膜３０１は、半導体基板１０を熱酸化して得られた酸化膜である。
また、ウェル１１における素子領域Ｅ１の周囲は素子分離領域となっている。当該素子分離領域は、素子領域Ｅ１を環状に囲むトレンチと、このトレンチに埋設されている例えば酸化シリコンからなる素子分離絶縁膜３１と、を含む。
先ず、図６Ａ～図６Ｃに示すウェハに対して低濃度拡散層露光工程Ｓ１を実行する。
低濃度拡散層露光工程Ｓ１では、低濃度拡散層の形成予定領域を露出する開口部４０１を有するレジスト４０２を、図７Ａ～図７Ｃに示すように形成する。尚、図７Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図７Ｂは、図７ＡにおけるＸ－Ｘ線に沿った断面図である。図７Ｃは、図７ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図７Ａ～図７Ｃに示すウェハに対して低濃度不純物注入工程Ｓ２を実行する。
低濃度不純物注入工程Ｓ２では、イオン注入装置により、ウェハ表面の全域にｎ型導電型の不純物としての例えばＰ+（リン）或いはＡｓ+（ヒ素）を注入する。これにより、図８Ａ～図８Ｃに示すように、開口部４０１に対応する素子領域Ｅ１の表層に、トランジスタのソースを担うｎ型導電型の低濃度拡散層１３ｓと、トランジスタのドレインを担うｎ型導電型の低濃度拡散層１３ｄと、を形成する。尚、図８Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図８Ｂは、図８ＡにおけるＸ－Ｘ線に沿った断面図である。図８Ｃは、図８ＡにおけるＹ－Ｙ線に沿った断面図である。
すなわち、低濃度不純物注入工程Ｓ２により、図１Ａ、図２又は図３に示すような形態を有する低濃度拡散層１３ｓ及び１３ｄが形成される。
低濃度不純物注入工程Ｓ２では、低濃度拡散層１３ｓ及び１３ｄの形成後、図８Ａ～図８Ｃに示すように、レジスト４０２を除去する。
次に、図８Ａ～図８Ｃに示すウェハに対してハンプ抑制拡散領域露光工程Ｓ３を実行する。
ハンプ抑制拡散領域露光工程Ｓ３では、ハンプ抑制拡散領域の形成予定領域を露出する開口部４０３を有するレジスト４０４を、図９Ａ～図９Ｃに示すように形成する。尚、図９Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図９Ｂは、図９ＡにおけるＸ－Ｘ線に沿った断面図である。図９Ｃは、図９ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図９Ａ～図９Ｃに示すウェハに対してハンプ抑制拡散領域不純物注入工程Ｓ４を実行する。
ハンプ抑制拡散領域不純物注入工程Ｓ４では、イオン注入装置により、ウェハ表面の全域にｐ型導電型の不純物としての例えばＢ+（ボロン）等のｐ型導電型の不純物を注入する。これにより、図１０Ａ～図１０Ｃに示すように、ウェル１１内における低濃度拡散層１３ｄと１３ｓとの間の領域内において、素子分離絶縁膜３１と熱酸化膜３０１とが交叉する開口部４０３に対応する素子領域Ｅ１の表層にｐ型導電型のハンプ抑制拡散領域３２を形成する。尚、図１０Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１０Ｂは、図１０ＡにおけるＸ－Ｘ線に沿った断面図である。図１０Ｃは、図１０ＡにおけるＹ－Ｙ線に沿った断面図である。
ハンプ抑制拡散領域不純物注入工程Ｓ４では、ハンプ抑制拡散領域３２の形成後、図１０Ａ～図１０Ｃに示すように、レジスト４０４を除去する。
次に、図１０Ａ～図１０Ｃに示すウェハに対してポリシリコン形成工程Ｓ５を実行する。
ポリシリコン形成工程Ｓ５では、熱酸化膜３０１を除去した後に、図１１Ｂ及び図１１Ｃに示すように、素子形成領域の表面にゲート酸化膜１４０を形成する。次に、ＣＶＤにより、図１１Ａ～図１１Ｃに示すように、ウェハの上面全体にポリシリコン膜４０５を形成する。尚、図１１Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１１Ｂは、図１１ＡにおけるＸ－Ｘ線に沿った断面図である。図１１Ｃは、図１１ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図１１Ａ～図１１Ｃに示すウェハに対してゲート形成工程Ｓ６を実行する。
ゲート形成工程Ｓ６では、図１２Ａ～図１２Ｃに示すように、ゲート電極の形成予定領域にレジスト４０６を形成する。尚、図１２Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１２Ｂは、図１２ＡにおけるＸ－Ｘ線に沿った断面図である。図１２Ｃは、図１２ＡにおけるＹ－Ｙ線に沿った断面図である。
ここで、図１２Ａに示されるレジスト４０６は、図１Ａに示すゲート電極１５を形成する為のマスクである。尚、図２又は図３に示すような中央部が方向ＤＹにおいて窪んだ形態を有するゲート電極１５を形成する場合には、図１２Ｄ（上面図）に示す形態のレジスト４０７を形成する。
かかるレジスト４０６又は４０７の形成後、ゲート形成工程Ｓ６では、ドライエッチングにより、図１Ａ、図２又は図３に示される形態を有するゲート電極１５を図１２Ａ～図１２Ｃに示すように形成する。
次に、図１２Ａ～図１２Ｃに示すウェハに対してレジスト除去工程Ｓ７を実行する。
レジスト除去工程Ｓ７では、図１３Ａ～図１３Ｃに示すように、ゲート電極１５上に形成されているレジスト４０６又は４０７を除去する。尚、図１３Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１３Ｂは、図１３ＡにおけるＸ－Ｘ線に沿った断面図である。図１３Ｃは、図１３ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図１３Ａ～図１３Ｃに示されるウェハに対してサイドウォール絶縁層形成工程Ｓ８を実行する。
サイドウォール絶縁層形成工程Ｓ８では、例えばＣＶＤに基づくプラズマ処理により、図１４Ａ～図１４Ｃに示すように、ウェハ表面の全域に酸化シリコンを含む絶縁層４０８を形成する。尚、図１４Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１４Ｂは、図１４ＡにおけるＸ－Ｘ線に沿った断面図である。図１４Ｃは、図１４ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図１４Ａ～図１４Ｃに示すウェハに対してサイドウォール形成工程Ｓ９を実行する。
サイドウォール形成工程Ｓ９では、図１４Ａ～図１４Ｃに示すウェハに対して異方性ドライエッチによる全面エッチバックを行う。これにより、図１５Ａ～図１５Ｃに示すように、ゲート電極１５の側壁に、絶縁層４０８に基づくサイドウォール１６が形成される。尚、図１５Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１５Ｂは、図１５ＡにおけるＸ－Ｘ線に沿った断面図である。図１５Ｃは、図１５ＡにおけるＹ－Ｙ線に沿った断面図である。
更に、上記した異方性ドライエッチによる全面エッチバックによれば、ゲート酸化膜１４０のうちで、ゲート電極１５及びサイドウォール１６によってマスクされている領域を除いて当該ゲート酸化膜１４０が除去される。
次に、図１５Ａ～図１５Ｃに示すウェハに対して高濃度拡散層形成工程Ｓ１０を実行する。
高濃度拡散層形成工程Ｓ１０では、ゲート電極１５及びサイドウォール１６をマスクとして、イオン注入装置により、低濃度拡散層１２ｄ及び１２ｓの表層にｎ型導電型の不純物として例えばＰ+（リン）或いはＡｓ+（ヒ素）を注入する。これにより、図１６Ａ～図１６Ｃに示すように、低濃度拡散層１２ｄ及び１２ｓの表層の領域のうちで、ゲート電極１５及びサイドウォール１６でマスクされていない領域の不純物濃度が高くなり、その領域が高濃度拡散層１３ｓ及び１３ｄとして形成される。尚、図１６Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１６Ｂは、図１６ＡにおけるＸ－Ｘ線に沿った断面図である。図１６Ｃは、図１６ＡにおけるＹ－Ｙ線に沿った断面図である。
ここで、図１６Ａに示される高濃度拡散層１３ｓ及び１３ｄは、図１Ａに示される矩形のゲート電極１５及びサイドウォール１６をマスクとして形成されるものである。一方、図２又は図３に示す形態のゲート電極１５及びサイドウォール１６をマスクとした場合には、図１６Ｄ（上面図）に示すように、ゲート電極１５の電極幅が狭くなる窪み区間でチャネル方向に突出する突出部を有する高濃度拡散層１３ｓ及び１３ｄが形成される。
次に、図１６Ａ～図１６Ｄに示すウェハに対してサリサイド層形成工程Ｓ１１を実行する。
サリサイド層形成工程Ｓ１１では、先ず、サリサイド層の形成予定領域、つまりゲート電極１５、高濃度拡散層１２ｄ及び１２ｓ各々の上面に開口部を有する絶縁層を図１６Ａ～図１６Ｄに示すウェハの表面に形成する。次に、スパッタリング装置により、ウェハの表面全体にＣｏ（コバルト）等の金属をスパッタする。そして、アニール処理を施してから、ウェハの表面に残留する未反応のコバルトを除去することで、図１７Ａ～図１７Ｃに示すように、ゲート電極１５、高濃度拡散層１２ｄ及び１２ｓ各々の上面をシリサイド化したサリサイド層ＳＣＬを形成する。尚、図１７Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１７Ｂは、図１７ＡにおけるＸ－Ｘ線に沿った断面図である。図１７Ｃは、図１７ＡにおけるＹ－Ｙ線に沿った断面図である。
次に、図１７Ａ～図１７Ｃに示すウェハに対して絶縁層形成工程Ｓ１２を実行する。
絶縁層形成工程Ｓ１２では、先ず、ＣＶＤ法に基づき、ＮＳＧ（None-doped Silicate Glass）膜等のノンドープのプラズマ酸化膜からなる絶縁層５１を、図１８Ａ～図１８Ｃに示すようにウェハの表面全体に形成する。尚、図１８Ａは、ウェハの一部をウェハ表面の上方から眺めた上面図である。図１８Ｂは、図１８ＡにおけるＸ－Ｘ線に沿った断面図である。図１８Ｃは、図１８ＡにおけるＹ－Ｙ線に沿った断面図である。
そして、絶縁層形成工程Ｓ１２では、絶縁層５１の上面をＣＭＰ（chemical mechanical polishing）による研磨で平坦化する。
次に、図１７Ａ～図１７Ｃに示すウェハに対してコンタクト形成工程Ｓ１３を実行する。
コンタクト形成工程Ｓ１３では、先ず、絶縁層５１の上面においてコンタクト６５の領域以外の領域を覆うレジストをマスクとして絶縁層５１にドライエッチングを施す。これにより、ゲート電極１５、高濃度拡散層１２ｄ及び１２ｓを露出させるコンタクトホールを形成する。次に、コンタクト形成工程Ｓ１３では、ウェハの表面の全域に例えばＴｉＮ（チタン）等のバリアメタルを形成する。これにより、各コンタクトホールに、図１８Ａ～図１８Ｃに示すようにバリアメタル６１が形成される。次に、このウェハの表面の全域に例えば高融点金属であるタングステンを形成する。これにより、コンタクトホールにタングステンが埋設され、図１８Ａ～図１８Ｃに示すように、コンタクトホール内に、バリアメタル６１で被覆された金属プラグ６０が形成される。その後、ＣＭＰによる研磨、或いはウエットエッチングにより、絶縁層５１の上面に形成されているタングステン及びチタンを除去する。
次に、メタル配線層形成工程Ｓ１４を実行する。
メタル配線層形成工程Ｓ１４では、先ず、スパッタリングにより、絶縁層５１の上面に、下層バリアメタル７３、導電部材７２及び上層バリアメタル層７１を積層する。下層バリアメタル７３は、例えばＴi（チタン）又はＴiＮ（窒化チタン）等からなり、導電部材７２は、例えばＡｌ－Ｃｕ（アルミ、銅）等の合金からなる。次に、メタル配線層形成工程Ｓ１４では、バリアメタル層７１の上面においてメタル配線に相当する領域をレジストでマスクして、上層バリアメタル層７１、導電部材７２及び下層バリアメタル７３をエッチングする。これにより、図１８Ａ～図１８Ｃに示すように、絶縁層５１の上面に、上層バリアメタル層７１、導電部材７２及び下層バリアメタル７３の積層構造を有するメタル配線層７０が形成される。
要するに、半導体の素子領域（１１）と、素子領域の周囲を囲み素子領域に接する絶縁膜（３１）を含む素子分離領域（Ｅ１）と、を含む半導体装置１００を製造する方法としては、以下の第１～第３の工程を含むものであれば良い。
第１の工程（Ｓ１、Ｓ２）では、素子領域の上面部に不純物を注入することにより、夫々が第１の方向（ＤＸ）に延在して互いに離間しており、この第１の方向における端部が絶縁膜（３１）と接している一方及び他方の第１の拡散層（１３ｄ、１３ｓ）を形成する。第２の工程（Ｓ３、Ｓ４）では、一方及び他方の第１の拡散層に挟まれるチャネル領域の上面部において絶縁膜と接する部分を含む領域に不純物を注入してハンプ抑制拡散領域である第２の拡散層（３２）を形成する。第３の工程（Ｓ５、Ｓ６）では、素子領域上において第１の方向に延在しておりこの第１の方向における端部が絶縁膜と接しているゲート酸化膜（１４、１４０）を形成する。更に、第３の工程では、ゲート酸化膜上において第１の方向に延在しており、第１の方向における端部が絶縁膜上にあるゲート電極（１５）を形成する。尚、第１の工程では、一方及び他方の第１の拡散層間に第２の拡散層が含まれる第１の方向における区間（Ｐ１）での一方及び他方の第１の拡散層間の間隔（Ｌｇ）が、第２の拡散層を含まない第１の方向における区間（Ｐ２又はＰ３）での一方及び他方の第１の拡散層間の間隔（ＣＬ）よりも広くなるような形態を有する一方及び他方の拡散層を素子領域の上面部に形成する。
１１ ウェル
１２ｄ、１２ｓ 高濃度拡散層
１３ｄ、１３ｓ 低濃度拡散層
１５ ゲート電極
１６ サイドウォール
３１ 素子分離絶縁膜
３２ ハンプ抑制拡散領域
１００ 半導体装置

Claims (12)

  1. 半導体の素子領域と、前記素子領域の周囲を囲み前記素子領域に接する絶縁膜を含む素子分離領域と、が形成されている半導体基板と、
    前記素子領域の上面部において夫々が第１の方向に延在して互いに離間して形成されており、前記第１の方向における端部が前記絶縁膜と接している一方及び他方の第１の拡散層と、
    前記素子領域上において前記第１の方向に延在して形成されており、前記第１の方向における端部が前記絶縁膜と接しているゲート酸化膜と、
    前記ゲート酸化膜上において前記第１の方向に延在しており、前記第１の方向における端部が前記絶縁膜上に形成されているゲート電極と、
    前記一方及び他方の第１の拡散層間のチャネル領域内における、前記ゲート酸化膜が前記絶縁膜と接する部分を含む領域に形成されている、導電性の不純物が拡散されている第２の拡散層と、を含み、
    前記一方及び他方の第１の拡散層よりも高濃度の不純物を含む一方及び他方の高濃度拡散層が前記一方及び他方の第１の拡散層の各々の表層に形成されており、
    前記ゲート電極の前記端部は前記第２の拡散層を覆う領域を含み、前記ゲート電極の前記端部での前記第１の方向に直交する方向における電極幅が、前記端部以外の前記ゲート電極の領域での前記第１の方向に直交する方向における電極幅よりも広く、
    前記一方及び他方の高濃度拡散層間に前記第２の拡散層が含まれる前記第１の方向における区間での前記一方及び他方の高濃度拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の高濃度拡散層間の間隔よりも広く、
    前記一方及び他方の第１の拡散層間に前記第２の拡散層が含まれる前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔よりも広いことを特徴とする半導体装置。
  2. 前記絶縁膜は前記半導体基板に形成されているトレンチに埋設されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の拡散層には、前記チャネル領域よりも高い濃度の不純物が含まれていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第２の拡散層及び前記チャネル領域は第１導電型であり、前記一方及び他方の第１の拡散層は前記第１導電型とは異なる第２導電型であることを特徴とする請求項１～３のいずれか１に記載の半導体装置。
  5. 前記一方及び他方の高濃度拡散層の各々は、前記一方及び他方の高濃度拡散層間に前記第２の拡散層が含まれていない前記第１の方向における区間に、前記チャネル領域の方向に突出した突出部を有し、
    前記一方及び他方の高濃度拡散層各々の上面における前記突出部を含む領域にコンタクトが結合されていることを特徴とする請求項１に記載の半導体装置。
  6. 素子領域と前記素子領域の周囲を接して囲む素子分離領域とを主面に備えた半導体基板と、
    一端が前記素子分離領域上に配置されると共に、前記主面の前記素子領域上に絶縁層を介して配置された電極と、
    平面視において前記電極に対応する領域に内包される前記素子領域に、第１の方向に延在して互いに対向して配置される一対の第１の拡散層と、
    平面視において前記電極に対応する領域に内包される前記素子領域に、前記素子領域と前記素子分離領域との境界が形成する辺に接すると共に前記一対の第１の拡散層から離間して配置される、導電性の不純物が拡散されている第２の拡散層と、を備え、
    前記一対の第１の拡散層よりも高濃度の不純物を含む一対の高濃度拡散層が前記一対の第１の拡散層の各々の表層に形成されており、
    前記電極の端部は前記第２の拡散層を覆う領域を含み、前記電極の前記端部での前記第１の方向に直交する方向における電極幅が、前記端部以外の前記電極の領域での前記第１の方向に直交する方向における電極幅よりも広く、
    前記一対の高濃度拡散層間に前記第２の拡散層が含まれる前記第１の方向における区間での前記一対の高濃度拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一対の高濃度拡散層間の間隔よりも広く、
    前記一対の第１の拡散層に挟まれるチャネル領域は、前記辺と垂直な方向に延在すると共に前記第１の拡散層を内包し、前記第２の拡散層を内包すると共に前記辺と平行な方向の幅が第１の長さである第１の領域と、前記辺と平行な方向の幅が前記第１の長さより短い第２の長さである第２の領域と、を備えることを特徴とする半導体装置。
  7. 半導体の素子領域と、前記素子領域の周囲を囲み前記素子領域に接する絶縁膜を含む素子分離領域と、を含む半導体装置の製造方法であって、
    前記素子領域の上面部に不純物を注入することにより、夫々が第１の方向に延在して互いに離間しており、前記第１の方向における端部が前記絶縁膜と接している一方及び他方の第１の拡散層を形成する第１の工程と、
    前記一方及び他方の第１の拡散層間に挟まれるチャネル領域の上面部において前記絶縁膜と接する部分を含む領域に不純物を注入して第２の拡散層を形成する第２の工程と、
    前記素子領域上において前記第１の方向に延在しており前記第１の方向における端部が前記絶縁膜と接しているゲート酸化膜、及び前記ゲート酸化膜上において前記第１の方向に延在しており、前記第１の方向における端部が前記絶縁膜上にあるゲート電極を形成する第３の工程と、を含み、
    前記第１の工程では、
    前記一方及び他方の第１の拡散層間に前記第２の拡散層が含まれている前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の第１の拡散層間の間隔よりも広くなるような形態を有する前記一方及び他方の第１の拡散層を前記素子領域の上面部に形成することを特徴とする半導体装置の製造方法。
  8. 前記絶縁膜は前記素子領域と前記素子分離領域とを主面に備えた半導体基板に形成されているトレンチに埋設されていることを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記第２の工程では、前記チャネル領域よりも高い濃度の不純物を前記素子領域に注入することにより、前記第２の拡散層を形成することを特徴とする請求項７又は８に記載の半導体装置の製造方法。
  10. 前記素子領域は第１導電型であり、
    前記第１の工程では、前記第１導電型とは異なる第２導電型の不純物を前記素子領域に注入することにより前記一方及び他方の第１の拡散層を形成し、
    前記第２の工程では、前記第１導電型の不純物を前記素子領域に注入することにより前記第２の拡散層を形成することを特徴とする請求項７～９のいずれか１に記載の半導体装置の製造方法。
  11. 前記一方及び他方の第１の拡散層よりも高濃度の不純物を前記一方及び他方の第１の拡散層に注入することにより前記一方及び他方の第１の拡散層の各々の表層に一方及び他方の高濃度拡散層を形成する第４の工程を含み、
    前記第３の工程では、
    前記ゲート電極における前記第２の拡散層を覆う領域を含む前記端部での前記第１の方向に直交する方向における電極幅が、前記端部以外の前記ゲート電極の領域での前記第１の方向に直交する方向における電極幅よりも広くなるような形態を有する前記ゲート電極を形成し、
    前記第４の工程では、
    前記一方及び他方の高濃度拡散層間に前記第２の拡散層が含まれる前記第１の方向における区間での前記一方及び他方の高濃度拡散層間の間隔が、前記第２の拡散層が含まれていない前記第１の方向における区間での前記一方及び他方の高濃度拡散層間の間隔よりも広くなるような形態を有する前記一方及び他方の高濃度拡散層を前記一方及び他方の第１の拡散層の上面に形成することを特徴とする請求項７～１０のいずれか１に記載の半導体装置の製造方法。
  12. 前記第４の工程では、前記チャネル領域内における前記第２の拡散層が含まれていない前記第１の方向における区間に前記チャネル領域の方向に突出した突出部を夫々が有する前記一方及び他方の高濃度拡散層を形成し、
    前記一方及び他方の高濃度拡散層各々の前記突出部を含む領域に結合したコンタクトを形成する第５の工程を更に含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
JP2018058435A 2018-03-26 2018-03-26 半導体装置及び半導体装置の製造方法 Active JP7156811B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018058435A JP7156811B2 (ja) 2018-03-26 2018-03-26 半導体装置及び半導体装置の製造方法
US16/357,338 US20190296119A1 (en) 2018-03-26 2019-03-19 Semiconductor device and method of manufacturing semiconductor device
CN201910207949.1A CN110364563A (zh) 2018-03-26 2019-03-19 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018058435A JP7156811B2 (ja) 2018-03-26 2018-03-26 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019169682A JP2019169682A (ja) 2019-10-03
JP7156811B2 true JP7156811B2 (ja) 2022-10-19

Family

ID=67985482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018058435A Active JP7156811B2 (ja) 2018-03-26 2018-03-26 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20190296119A1 (ja)
JP (1) JP7156811B2 (ja)
CN (1) CN110364563A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276581B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
US11948978B2 (en) * 2020-04-24 2024-04-02 Qualcomm Incorporated Field-effect transistors (FETs) employing edge transistor current leakage suppression to reduce FET current leakage
US20220262904A1 (en) * 2021-02-17 2022-08-18 Analog Devices International Unlimited Company Hybrid field-effect transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119024A (ja) 1999-10-21 2001-04-27 Nec Ic Microcomput Syst Ltd 半導体装置およびその製造方法
JP2005150331A (ja) 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2010027921A (ja) 2008-07-22 2010-02-04 Toshiba Corp 半導体装置
US20110084324A1 (en) 2009-10-09 2011-04-14 Texas Instruments Incorporated Radiation hardened mos devices and methods of fabrication

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851718B2 (ja) * 2005-01-28 2012-01-11 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119024A (ja) 1999-10-21 2001-04-27 Nec Ic Microcomput Syst Ltd 半導体装置およびその製造方法
JP2005150331A (ja) 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2010027921A (ja) 2008-07-22 2010-02-04 Toshiba Corp 半導体装置
US20110084324A1 (en) 2009-10-09 2011-04-14 Texas Instruments Incorporated Radiation hardened mos devices and methods of fabrication

Also Published As

Publication number Publication date
US20190296119A1 (en) 2019-09-26
JP2019169682A (ja) 2019-10-03
CN110364563A (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
US6737308B2 (en) Semiconductor device having LDD-type source/drain regions and fabrication method thereof
US6900088B2 (en) Semiconductor device and its manufacture method
JP4971593B2 (ja) 半導体装置の製造方法
US8466026B2 (en) Semiconductor device and method for manufacturing the same
US20070194387A1 (en) Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
KR20100006342A (ko) Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US7790551B2 (en) Method for fabricating a transistor having a recess gate structure
JP7156811B2 (ja) 半導体装置及び半導体装置の製造方法
US20090267160A1 (en) Semiconductor device and method for manufacturing the same
US20060255369A1 (en) High-voltage semiconductor device and method of manufacturing the same
JP4065985B2 (ja) 半導体素子の形成方法
KR100731096B1 (ko) 반도체 소자 및 이의 제조방법
JP2007005575A (ja) 半導体装置およびその製造方法
JP4424887B2 (ja) 半導体素子の製造方法
KR20180006184A (ko) 반도체 소자
US7851853B2 (en) Semiconductor device comprising high-withstand voltage MOSFET and its manufacturing method
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
US6130121A (en) Method for fabricating a transistor
JP2013251497A (ja) 半導体装置及びその製造方法
JP2008140922A (ja) 半導体装置
KR100724574B1 (ko) 식각저지막을 갖는 반도체 소자 및 그의 제조방법
JP3186714B2 (ja) 半導体装置およびその製造方法
JPH1168094A (ja) 半導体集積回路装置の製造方法
JP2007073757A (ja) 半導体装置の製造方法
KR100247811B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220822

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221006

R150 Certificate of patent or registration of utility model

Ref document number: 7156811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150