JP2009514233A5 - - Google Patents

Download PDF

Info

Publication number
JP2009514233A5
JP2009514233A5 JP2008538040A JP2008538040A JP2009514233A5 JP 2009514233 A5 JP2009514233 A5 JP 2009514233A5 JP 2008538040 A JP2008538040 A JP 2008538040A JP 2008538040 A JP2008538040 A JP 2008538040A JP 2009514233 A5 JP2009514233 A5 JP 2009514233A5
Authority
JP
Japan
Prior art keywords
region
field effect
effect transistor
gate
junction field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008538040A
Other languages
English (en)
Other versions
JP2009514233A (ja
Filing date
Publication date
Priority claimed from US11/261,873 external-priority patent/US7569873B2/en
Application filed filed Critical
Publication of JP2009514233A publication Critical patent/JP2009514233A/ja
Publication of JP2009514233A5 publication Critical patent/JP2009514233A5/ja
Pending legal-status Critical Current

Links

Claims (79)

  1. 半導体基板；
    前記基板内に形成された第１導電型の第１の不純物領域；
    前記第１の不純物領域から隔てられて前記基板内に形成された前記第１導電型の第２の不純物領域；
    前記第１の不純物領域と前記第２の不純物領域との間に位置する前記第１導電型のチャネル領域；
    前記半導体基板上に位置する第２導電型のゲート電極領域；及び
    前記基板内に形成された前記第２導電型のゲート領域であり、前記ゲート電極領域から拡散された不純物を有し、且つ前記ゲート電極領域に実質的に位置整合されたゲート領域；
    を有する接合型電界効果トランジスタ。
  2. 前記ゲート電極領域の少なくとも一部は、少なくともシリコン及びカーボンを含む多結晶合金を有する、請求項１に記載の接合型電界効果トランジスタ。
  3. 前記ゲート電極領域は更に、ゲルマニウム、ガリウム、アルミニウム、ヒ素及びリンのうちの少なくとも１つを有する、請求項２に記載の接合型電界効果トランジスタ。
  4. 前記ゲート電極領域は多結晶シリコンを有する、請求項１に記載の接合型電界効果トランジスタ。
  5. 前記ゲート電極領域は複数の多結晶合金層を有する、請求項１に記載の接合型電界効果トランジスタ。
  6. 前記第１の不純物領域はソース領域を有し；且つ
    前記第２の不純物領域はドレイン領域を有する；
    請求項１に記載の接合型電界効果トランジスタ。
  7. 前記半導体基板上に位置する前記第１導電型のソース電極領域；及び
    前記半導体基板上に位置する前記第１導電型のドレイン電極領域；
    を更に有する請求項６に記載の接合型電界効果トランジスタ。
  8. 前記ソース電極領域は多結晶シリコンを有し；且つ
    前記ドレイン電極領域は多結晶シリコンを有する；
    請求項７に記載の接合型電界効果トランジスタ。
  9. 前記ソース領域の少なくとも一部は、前記ソース電極領域から拡散された不純物を有する、請求項７に記載の接合型電界効果トランジスタ。
  10. 前記ドレイン領域の少なくとも一部は、前記ドレイン電極領域から拡散された不純物を有する、請求項７に記載の接合型電界効果トランジスタ。
  11. 前記ゲート電極領域は第１の境界及び第２の境界を有し；且つ
    前記ゲート領域は第１の境界、第２の境界及び第３の境界を有し、該第３の境界は前記ゲート電極領域に隣接し、該第１の境界は前記ゲート電極領域の前記第１の境界に実質的に位置整合されている；
    請求項１に記載の接合型電界効果トランジスタ。
  12. 前記ゲート領域の前記第２の境界は前記ゲート電極領域の前記第２の境界に実質的に位置整合されている、請求項１１に記載の接合型電界効果トランジスタ。
  13. 前記チャネル領域は前記ゲート電極領域に実質的に位置整合されている、請求項１に記載の接合型電界効果トランジスタ。
  14. 前記ゲート領域は第１の境界及び第２の境界を有し；且つ
    前記チャネル領域は第１の境界、第２の境界及び第３の境界を有し、前記第３の境界は前記ゲート領域に隣接し、前記チャネル領域の前記第１の境界の少なくとも一部は前記ゲート領域の前記第１の境界に実質的に位置整合されている；
    請求項１に記載の接合型電界効果トランジスタ。
  15. 前記チャネル領域の前記第２の境界の少なくとも一部は前記ゲート領域の前記第２の境界に実質的に位置整合されている；
    請求項１４に記載の接合型電界効果トランジスタ。
  16. 前記チャネル領域は前記ゲート領域に実質的に位置整合されている、請求項１に記載の接合型電界効果トランジスタ。
  17. ソース電極領域；及び
    ドレイン電極領域；
    を更に有し、
    前記ソース電極領域、前記ドレイン電極領域、及び前記ゲート電極領域は、実質的に同一平面上の平面を有する、
    請求項１に記載の接合型電界効果トランジスタ。
  18. 前記第１導電型はｎ型であり；且つ
    前記第２導電型はｐ型である；
    請求項１に記載の接合型電界効果トランジスタ。
  19. 前記第１導電型はｐ型であり；且つ
    前記第２導電型はｎ型である；
    請求項１に記載の接合型電界効果トランジスタ。
  20. 前記半導体基板内に形成されたウェル領域を更に有し；
    前記第１の不純物領域、前記第２の不純物領域、前記ゲート領域、及び前記チャネル領域は前記ウェル領域内に形成されており；
    前記半導体基板は前記第１導電型を有し；且つ
    前記ウェル領域は前記第２導電型を有する；
    請求項１に記載の接合型電界効果トランジスタ。
  21. 前記ウェル領域はフローティングのウェル領域である、請求項２０に記載の接合型電界効果トランジスタ。
  22. 前記半導体基板内に形成され、且つ前記ウェル領域の少なくとも一部を囲む絶縁領域、を更に有する請求項２０に記載の接合型電界効果トランジスタ。
  23. 前記ゲート電極領域上に形成され、且つ前記ゲート領域にオーミック接触するゲートコンタクト領域、を更に有する請求項１に記載の接合型電界効果トランジスタ。
  24. 前記ソース電極領域上に形成され、且つ前記ソース領域にオーミック接触するソースコンタクト領域、を更に有する請求項７に記載の接合型電界効果トランジスタ。
  25. 前記ドレイン電極領域上に形成され、且つ前記ドレイン領域にオーミック接触するドレインコンタクト領域、を更に有する請求項７に記載の接合型電界効果トランジスタ。
  26. 前記ゲートコンタクト領域はシリサイドを有する、請求項２３に記載の接合型電界効果トランジスタ。
  27. 前記ゲートコンタクト領域は前記ゲート領域に実質的に位置整合されている、請求項２３に記載の接合型電界効果トランジスタ。
  28. 前記ゲートコンタクト領域は前記チャネル領域に実質的に位置整合されている、請求項２３に記載の接合型電界効果トランジスタ。
  29. 前記チャネル領域及び前記ゲート領域の少なくとも一方は、エピタキシャル成長されたシリコン−ゲルマニウム−カーボン合金材料で形成されている、請求項１に記載の接合型電界効果トランジスタ。
  30. 前記ソース領域は第１ソース部及び第２ソース部を有し；且つ
    前記第１ソース部は前記第２ソース部と前記チャネル領域とを接続している；
    請求項６に記載の接合型電界効果トランジスタ。
  31. 前記第１ソース部は、前記第２ソース部とは独立にドープされた不純物濃度を有する、請求項３０に記載の接合型電界効果トランジスタ。
  32. 前記ドレイン領域は第１ドレイン部及び第２ドレイン部を有し；且つ
    前記第１ドレイン部は前記第２ドレイン部と前記チャネル領域とを接続している；
    請求項６に記載の接合型電界効果トランジスタ。
  33. 前記第１ドレイン部は、前記第２ドレイン部とは独立にドープされた不純物濃度を有する、請求項３２に記載の接合型電界効果トランジスタ。
  34. 前記チャネルは０．５Ｖ以下の動作電圧で電流を導通する、請求項１に記載の接合型電界効果トランジスタ。
  35. 前記チャネル領域は、前記第１の不純物領域及び前記第２の不純物領域の不純物濃度より低い不純物濃度でドープされている、請求項１に記載の接合型電界効果トランジスタ。
  36. 当該トランジスタはエンハンスメントモードトランジスタである、請求項３５に記載の接合型電界効果トランジスタ。
  37. 前記ソース電極領域の少なくとも一部は、少なくともシリコン及びカーボンを含む多結晶合金を有する、請求項７に記載の接合型電界効果トランジスタ。
  38. 前記ドレイン電極領域の少なくとも一部は、少なくともシリコン及びカーボンを含む多結晶合金を有する、請求項７に記載の接合型電界効果トランジスタ。
  39. 前記ゲート領域の、前記ゲート電極領域との位置整合は、当該接合型電界効果トランジスタのキャパシタンスを低減させている、請求項１に記載の接合型電界効果トランジスタ。
  40. 半導体基板内に第１導電型の第１の不純物領域を形成する工程；
    前記半導体基板内に前記第１導電型の第２の不純物領域を形成する工程；
    前記第１の不純物領域と前記第２の不純物領域との間に前記第１導電型のチャネル領域を形成する工程；
    前記半導体基板上に位置するように第２導電型のゲート電極領域を形成する工程；及び
    前記ゲート電極領域に実質的に位置整合されたゲート領域を形成するように、前記ゲート電極領域から前記半導体基板内に前記第２導電型の不純物を拡散させる工程；
    を有する接合型電界効果トランジスタを製造する方法。
  41. 前記半導体基板上に位置する前記第１導電型のソース電極領域を形成する工程を更に有し；
    前記第１の不純物領域を形成する工程は、前記ソース電極領域から前記半導体基板内に前記第１導電型の不純物を拡散させる工程を有する；
    請求項４０に記載の方法。
  42. 前記半導体基板上に位置する前記第１導電型のドレイン電極領域を形成する工程を更に有し；
    前記第２の不純物領域を形成する工程は、前記ドレイン電極領域から前記半導体基板内に前記第１導電型の不純物を拡散させる工程を有する；
    請求項４０に記載の方法。
  43. 前記第１の不純物領域はソース領域を有し；且つ
    前記第２の不純物領域はドレイン領域を有する；
    請求項４０に記載の方法。
  44. 前記第１導電型の前記半導体基板内に前記第２導電型のウェル領域を形成する工程を更に有し；
    前記第１の不純物領域を形成する工程は、前記ウェル領域内に前記第１の不純物領域を形成する工程を有し；
    前記第２の不純物領域を形成する工程は、前記ウェル領域内に前記第２の不純物領域を形成する工程を有し；
    前記チャネル領域を形成する工程は、前記ウェル領域内に前記チャネル領域を形成する工程を有し；且つ
    前記不純物を拡散させる工程は、前記ゲート領域を形成するように、前記ゲート電極領域から前記ウェル領域内に前記第２導電型の不純物を拡散させる工程を有する；
    請求項４０に記載の方法。
  45. 前記ウェル領域はフローティングのウェル領域である、請求項４４に記載の方法。
  46. 前記ウェル領域の少なくとも一部を囲むように前記半導体基板内に絶縁体領域を形成する工程、を更に有する請求項４４に記載の方法。
  47. 前記ゲート領域にオーミック接触するように前記ゲート電極領域上にゲートコンタクト領域を形成する工程、を更に有する請求項４０に記載の方法。
  48. 前記ゲートコンタクト領域は前記ゲート電極領域に実質的に位置整合される、請求項４７に記載の方法。
  49. 前記チャネル領域は前記ゲート領域に実質的に位置整合される、請求項４０に記載の方法。
  50. 前記第１の不純物領域と前記チャネル領域とを接続する前記第１導電型の第１の連結領域を前記半導体基板内に形成する工程；及び
    前記第２の不純物領域と前記チャネル領域とを接続する前記第１導電型の第２の連結領域を前記半導体基板内に形成する工程；
    を更に有する請求項４０に記載の方法。
  51. 前記第１導電型はｎ型であり；且つ
    前記第２導電型はｐ型である；
    請求項４０に記載の方法。
  52. 前記第１導電型はｐ型であり；且つ
    前記第２導電型はｎ型である；
    請求項４０に記載の方法。
  53. １つ以上のデバイスを有する電子回路であって、当該電子回路内の少なくとも１つのデバイスは接合型電界効果トランジスタ（ＪＦＥＴ）であり、
    前記接合型電界効果トランジスタは：
    半導体基板；
    前記基板内に形成された第１導電型の第１の不純物領域；
    前記第１の不純物領域から隔てられて前記基板内に形成された前記第１導電型の第２の不純物領域；
    前記第１の不純物領域と前記第２の不純物領域との間に位置する前記第１導電型のチャネル領域；
    前記半導体基板上に位置する第２導電型のゲート電極領域；及び
    前記基板内に形成された前記第２導電型のゲート領域であり、前記ゲート電極領域から拡散された不純物を有し、且つ前記ゲート電極領域に実質的に位置整合されたゲート領域；
    を有する、
    電子回路。
  54. 前記接合型電界効果トランジスタはｎチャネルＪＦＥＴであり；且つ
    前記１つ以上のデバイスのうちの少なくとも１つはｐチャネルＪＦＥＴである；
    請求項５３に記載の電子回路。
  55. 前記ｎチャネルＪＦＥＴ及び前記ｐチャネルＪＦＥＴはインバータ回路として動作する、請求項５４に記載の電子回路。
  56. 前記ＪＦＥＴの前記ゲート電極領域の少なくとも一部は、少なくともシリコン及びカーボンを含む多結晶合金を有する、請求項５３に記載の電子回路。
  57. 前記第１の不純物領域はソース領域を有し；且つ
    前記第２の不純物領域はドレイン領域を有する；
    請求項５３に記載の電子回路。
  58. 前記接合型電界効果トランジスタは更に：
    前記半導体基板上に位置する前記第１導電型のソース電極領域；及び
    前記半導体基板上に位置する前記第１導電型のドレイン電極領域；
    を有する、請求項５７に記載の電子回路。
  59. 前記ソース領域の少なくとも一部は、前記ソース電極領域から拡散された不純物を有する、請求項５８に記載の電子回路。
  60. 前記ドレイン領域の少なくとも一部は、前記ドレイン電極領域から拡散された不純物を有する、請求項５８に記載の電子回路。
  61. 前記ゲート電極領域は第１の境界及び第２の境界を有し；且つ
    前記ゲート領域は第１の境界、第２の境界及び第３の境界を有し、前記第３の境界は前記ゲート電極領域に隣接し、前記ゲート領域の前記第１の境界は前記ゲート電極領域の前記第１の境界に実質的に位置整合されている；
    請求項５３に記載の電子回路。
  62. 前記ゲート領域の前記第２の境界は前記ゲート電極領域の前記第２の境界に実質的に位置整合されている、請求項６１に記載の電子回路。
  63. 前記ゲート領域は第１の境界及び第２の境界を有し；且つ
    前記チャネル領域は第１の境界、第２の境界及び第３の境界を有し、前記第３の境界は前記ゲート領域に隣接し、前記チャネル領域の前記第１の境界の少なくとも一部は前記ゲート領域の前記第１の境界に実質的に位置整合されている；
    請求項５３に記載の電子回路。
  64. 前記チャネル領域は前記ゲート電極領域に実質的に位置整合されている、請求項５３に記載の電子回路。
  65. 前記接合型電界効果トランジスタは更に：
    ソース電極領域；及び
    ドレイン電極領域；
    を有し、
    前記ソース電極領域、前記ドレイン電極領域、及び前記ゲート電極領域は、実質的に同一平面上の平面を有する、
    請求項５３に記載の電子回路。
  66. 前記第１導電型はｎ型であり；且つ
    前記第２導電型はｐ型である；
    請求項５３に記載の電子回路。
  67. 前記第１導電型はｐ型であり；且つ
    前記第２導電型はｎ型である；
    請求項５３に記載の電子回路。
  68. 前記接合型電界効果トランジスタは更に、前記半導体基板内に形成されたウェル領域を有し；
    前記第１の不純物領域、前記第２の不純物領域、前記ゲート領域、及び前記チャネル領域は前記ウェル領域内に形成されており；
    前記半導体基板は前記第１導電型を有し；且つ
    前記ウェル領域は前記第２導電型を有する；
    請求項５３に記載の電子回路。
  69. 前記接合型電界効果トランジスタは更に、前記ゲート電極領域上に形成され且つ前記ゲート領域にオーミック接触するゲートコンタクト領域を有する、請求項５３に記載の電子回路。
  70. 前記ゲートコンタクト領域はシリサイドを有する、請求項６９に記載の電子回路。
  71. 前記ゲートコンタクト領域は前記ゲート領域に実質的に位置整合されている、請求項６９に記載の電子回路。
  72. 前記ゲートコンタクト領域は前記チャネル領域に実質的に位置整合されている、請求項６９に記載の電子回路。
  73. 前記ソース領域は第１ソース部及び第２ソース部を有し；且つ
    前記第１ソース部は前記第２ソース部と前記チャネル領域とを接続している；
    請求項５７に記載の電子回路。
  74. 前記ドレイン領域は第１ドレイン部及び第２ドレイン部を有し；且つ
    前記第１ドレイン部は前記第２ドレイン部と前記チャネル領域とを接続している；
    請求項５７に記載の電子回路。
  75. 前記チャネルは０．５Ｖ以下の動作電圧で電流を導通する、請求項５３に記載の電子回路。
  76. 前記チャネル領域は、前記第１の不純物領域及び前記第２の不純物領域の不純物濃度より低い不純物濃度でドープされている、請求項５３に記載の電子回路。
  77. 前記トランジスタはエンハンスメントモードトランジスタである、請求項７６に記載の電子回路。
  78. 前記ゲート領域の、前記ゲート電極領域との位置整合は、前記接合型電界効果トランジスタのキャパシタンスを低減させている、請求項６１に記載の電子回路。
  79. 前記接合型電界効果トランジスタはｐチャネルＪＦＥＴであり；且つ
    前記１つ以上のデバイスのうちの少なくとも１つはｎチャネルＪＦＥＴである；
    請求項５３に記載の電子回路。

JP2008538040A 2005-10-28 2006-10-30 シリコン及びシリコン合金内の相補型接合型電界効果トランジスタ及びｍｏｓトランジスタを用いた集積回路 Pending JP2009514233A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/261,873 US7569873B2 (en) 2005-10-28 2005-10-28 Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
PCT/US2006/042139 WO2007053485A2 (en) 2005-10-28 2006-10-30 Integrated circuit using complementary junction field effect transistor and mos transistor in silicon and silicon alloys

Publications (2)

Publication Number Publication Date
JP2009514233A JP2009514233A (ja) 2009-04-02
JP2009514233A5 true JP2009514233A5 (ja) 2009-12-17

Family

ID=37995097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538040A Pending JP2009514233A (ja) 2005-10-28 2006-10-30 シリコン及びシリコン合金内の相補型接合型電界効果トランジスタ及びｍｏｓトランジスタを用いた集積回路

Country Status (8)

Country Link
US (3) US7569873B2 (ja)
EP (1) EP1949456A4 (ja)
JP (1) JP2009514233A (ja)
KR (1) KR20080076915A (ja)
CN (2) CN101371359B (ja)
CA (1) CA2626706A1 (ja)
TW (1) TWI333695B (ja)
WO (1) WO2007053485A2 (ja)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US7592841B2 (en) * 2006-05-11 2009-09-22 Dsm Solutions, Inc. Circuit configurations having four terminal JFET devices
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys
WO2007067684A2 (en) * 2005-12-07 2007-06-14 Dsm Solutions, Inc. Method of producing and operating a low power junction field effect transistor
US9159568B2 (en) * 2006-02-04 2015-10-13 Cypress Semiconductor Corporation Method for fabricating memory cells having split charge storage nodes
US7764137B2 (en) * 2006-09-28 2010-07-27 Suvolta, Inc. Circuit and method for generating electrical solutions with junction field effect transistors
US20080099798A1 (en) * 2006-10-31 2008-05-01 Douglas Kerns Methods and devices for amplifying a signal
US7525163B2 (en) * 2006-10-31 2009-04-28 Dsm Solutions, Inc. Semiconductor device, design method and structure
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture
US7729149B2 (en) * 2007-05-01 2010-06-01 Suvolta, Inc. Content addressable memory cell including a junction field effect transistor
US20080272401A1 (en) * 2007-05-03 2008-11-06 Dsm Solutions, Inc. Inverted Junction Field Effect Transistor and Method of Forming Thereof
US7453107B1 (en) * 2007-05-04 2008-11-18 Dsm Solutions, Inc. Method for applying a stress layer to a semiconductor device and device formed therefrom
US7531854B2 (en) * 2007-05-04 2009-05-12 Dsm Solutions, Inc. Semiconductor device having strain-inducing substrate and fabrication methods thereof
US7772056B2 (en) 2007-06-18 2010-08-10 University Of Utah Research Foundation Transistors for replacing metal-oxide semiconductor field-effect transistors in nanoelectronics
US7629812B2 (en) * 2007-08-03 2009-12-08 Dsm Solutions, Inc. Switching circuits and methods for programmable logic devices
US8035139B2 (en) * 2007-09-02 2011-10-11 Suvolta, Inc. Dynamic random access memory having junction field effect transistor cell access device
US7704844B2 (en) * 2007-10-04 2010-04-27 International Business Machines Corporation High performance MOSFET
US20090168508A1 (en) * 2007-12-31 2009-07-02 Dsm Solutions, Inc. Static random access memory having cells with junction field effect and bipolar junction transistors
US8207784B2 (en) 2008-02-12 2012-06-26 Semi Solutions, Llc Method and apparatus for MOSFET drain-source leakage reduction
US7688117B1 (en) 2008-04-21 2010-03-30 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration N channel JFET based digital logic gate structure
US7710148B2 (en) * 2008-06-02 2010-05-04 Suvolta, Inc. Programmable switch circuit and method, method of manufacture, and devices and systems including the same
US8232585B2 (en) 2008-07-24 2012-07-31 Micron Technology, Inc. JFET devices with PIN gate stacks
US8120072B2 (en) 2008-07-24 2012-02-21 Micron Technology, Inc. JFET devices with increased barrier height and methods of making same
US20100019289A1 (en) * 2008-07-25 2010-01-28 Dsm Solutions, Inc. Junction Field Effect Transistor Using Silicide Connection Regions and Method of Fabrication
US8481372B2 (en) 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same
US8278691B2 (en) 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
US7943971B1 (en) 2008-12-17 2011-05-17 Suvolta, Inc. Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
JP5126245B2 (ja) * 2010-02-12 2013-01-23 株式会社デンソー コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8329568B1 (en) * 2010-05-03 2012-12-11 Xilinx, Inc. Semiconductor device and method for making the same
CN102254818B (zh) * 2010-05-19 2013-05-01 中国科学院微电子研究所 一种半导体结型二极管器件及其制造方法
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8796147B2 (en) * 2010-12-17 2014-08-05 Stmicroelectronics, Inc. Layer formation with reduced channel loss
US8754455B2 (en) * 2011-01-03 2014-06-17 International Business Machines Corporation Junction field effect transistor structure with P-type silicon germanium or silicon germanium carbide gate(s) and method of forming the structure
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
CN102779753B (zh) * 2011-05-12 2015-05-06 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9793153B2 (en) * 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8927357B2 (en) 2011-11-11 2015-01-06 International Business Machines Corporation Junction field-effect transistor with raised source and drain regions formed by selective epitaxy
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
CN107068753B (zh) * 2011-12-19 2020-09-04 英特尔公司 通过部分熔化升高的源极-漏极的晶体管的脉冲激光退火工艺
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
KR102210325B1 (ko) 2013-09-06 2021-02-01 삼성전자주식회사 Ｃｍｏｓ 소자 및 그 제조 방법
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
WO2016118183A1 (en) 2015-01-24 2016-07-28 Schober Susan Marya Passive phased injection locked circuit
CA3031736A1 (en) * 2015-07-29 2017-02-02 Circuit Seed, Llc Complementary current field-effect transistor devices and amplifiers
WO2017019981A1 (en) * 2015-07-30 2017-02-02 Circuit Seed, Llc Reference generator and current source transistor based on complementary current field-effect transistor devices
CN108141181A (zh) 2015-07-30 2018-06-08 电路种子有限责任公司 多级式且前馈补偿的互补电流场效应晶体管放大器
WO2017019978A1 (en) 2015-07-30 2017-02-02 Circuit Seed, Llc Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices
CN105070662A (zh) * 2015-08-31 2015-11-18 株洲南车时代电气股份有限公司 一种碳化硅mosfet的制造方法
CA3043989A1 (en) 2015-12-14 2017-06-22 Circuit Seed, Llc Super-saturation current field effect transistor and trans-impedance mos device
WO2018063395A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Pn diodes and connected group iii-n devices and their methods of fabrication
KR101800783B1 (ko) * 2016-10-14 2017-11-23 서강대학교 산학협력단 실리콘 카바이드 기반의 트랜지스터 및 이를 제조하는 방법
US10438951B2 (en) * 2017-03-24 2019-10-08 Asahi Kasei Microdevices Corporation Semiconductor device and manufacturing method thereof
CN108417590B (zh) * 2018-02-02 2020-11-27 天津大学 Nmos型栅体互连光电探测器及其制备方法
CN110660734B (zh) * 2018-06-28 2022-05-17 联华电子股份有限公司 半导体结构及其制造方法
JP7128136B2 (ja) 2019-03-08 2022-08-30 株式会社東芝 接合型電界効果トランジスタ
CN110262771B (zh) * 2019-05-09 2021-07-13 中国科学院微电子研究所 一种基于mos晶体管的基本运算电路及其扩展电路
US11508749B2 (en) * 2020-06-15 2022-11-22 Sandisk Technologies Llc Cutoff gate electrodes for switches for a three-dimensional memory device and method of making the same
CN113098493B (zh) * 2021-04-01 2023-05-30 长鑫存储技术有限公司 逻辑门电路结构
US11705499B2 (en) * 2021-06-11 2023-07-18 Nanya Technology Corporation Semiconductor device with inverter and method for fabricating the same
CN114725090B (zh) * 2022-05-24 2022-09-02 深圳芯能半导体技术有限公司 一种绝缘栅双极型晶体管及其制备方法
CN117672976B (zh) * 2024-02-01 2024-04-05 汉轩微电子制造(江苏)有限公司 一种bjt组合图腾柱驱动器件的制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US519270A (en) * 1894-05-01 Hay elevator and carrier
US3638079A (en) 1970-01-28 1972-01-25 Sylvania Electric Prod Complementary semiconductor devices in monolithic integrated circuits
IT1044690B (it) 1974-11-11 1980-04-21 Siemens Ag Dispositivo con due transistori a effetto di campo complementari
JPS53143178A (en) * 1977-05-20 1978-12-13 Nec Corp Field effect type transistor
US4568957A (en) 1984-01-16 1986-02-04 Mcdonnell Douglas Corporation GaAs Complementary enhancement mode junction field effect transistor structures and method of fabrication
US4679298A (en) 1984-01-16 1987-07-14 Mcdonnell Douglas Corporation Method of fabrication of GaAs complementary enhancement mode junction field effect transistor
JPS60220975A (ja) * 1984-04-18 1985-11-05 Toshiba Corp ＧａＡｓ電界効果トランジスタ及びその製造方法
JPS6169176A (ja) * 1984-09-12 1986-04-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0763050B2 (ja) * 1985-05-22 1995-07-05 株式会社日立製作所 半導体装置
JPS61295671A (ja) 1985-06-21 1986-12-26 ハネウエル・インコ−ポレ−テツド 相補形プレ−ナ・ヘテロ構造ｉｃおよびその製造方法
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US4866491A (en) 1987-02-06 1989-09-12 International Business Machines Corporation Heterojunction field effect transistor having gate threshold voltage capability
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JPS6468975A (en) * 1987-09-09 1989-03-15 Yokogawa Electric Corp Manufacture of junction fet
JP2527775B2 (ja) * 1987-12-28 1996-08-28 三菱電機株式会社 電界効果トランジスタ及びその製造方法
US4912053A (en) 1988-02-01 1990-03-27 Harris Corporation Ion implanted JFET with self-aligned source and drain
US5055723A (en) 1989-02-28 1991-10-08 Precision Monolithics, Inc. Jfet analog switch with gate current control
US5008719A (en) * 1989-10-20 1991-04-16 Harris Corporation Dual layer surface gate JFET having enhanced gate-channel breakdown voltage
JPH03222367A (ja) * 1990-01-26 1991-10-01 Fujitsu Ltd 絶縁ゲート型電界効果トランジスタ
US5060031A (en) 1990-09-18 1991-10-22 Motorola, Inc Complementary heterojunction field effect transistor with an anisotype N+ ga-channel devices
EP0605634A1 (en) * 1991-09-27 1994-07-13 Harris Corporation Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same
US5296409A (en) 1992-05-08 1994-03-22 National Semiconductor Corporation Method of making n-channel and p-channel junction field-effect transistors and CMOS transistors using a CMOS or bipolar/CMOS process
US5618688A (en) 1994-02-22 1997-04-08 Motorola, Inc. Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
JP3082671B2 (ja) * 1996-06-26 2000-08-28 日本電気株式会社 トランジスタ素子及びその製造方法
US5714777A (en) * 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
JPH1154524A (ja) * 1997-07-30 1999-02-26 Sony Corp トランジスタを有する半導体装置とその製造方法
FR2776832B1 (fr) 1998-03-31 2000-06-16 Sgs Thomson Microelectronics Procede de fabrication de transistors jfet
US6307223B1 (en) 1998-12-11 2001-10-23 Lovoltech, Inc. Complementary junction field effect transistors
WO2001041544A2 (en) 1999-12-11 2001-06-14 Asm America, Inc. Deposition of gate stacks including silicon germanium layers
TW429517B (en) 1999-12-16 2001-04-11 United Microelectronics Corp Gate oxide layer manufacturing method
EP1284496B1 (en) * 1999-12-24 2010-11-17 Sumitomo Electric Industries, Ltd. Junction field-effect transistor and method of manufacture thereof
JP2001244456A (ja) * 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
JP2001308193A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6383868B1 (en) * 2000-08-31 2002-05-07 Micron Technology, Inc. Methods for forming contact and container structures, and integrated circuit devices therefrom
US6844227B2 (en) * 2000-12-26 2005-01-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices and method for manufacturing the same
WO2003088365A1 (fr) * 2002-04-17 2003-10-23 Matsushita Electric Industrial Co., Ltd. Dispositif a semi-conducteur et son procede de fabrication
DE10220578A1 (de) * 2002-05-08 2003-11-27 Infineon Technologies Ag Bipolartransistor
US6828689B2 (en) 2002-07-08 2004-12-07 Vi Ci Civ Semiconductor latches and SRAM devices
TW561506B (en) 2002-07-22 2003-11-11 Taiwan Semiconductor Mfg Method for forming MOSFET
US6861303B2 (en) 2003-05-09 2005-03-01 Texas Instruments Incorporated JFET structure for integrated circuit and fabrication method
DE102004037087A1 (de) * 2004-07-30 2006-03-23 Advanced Micro Devices, Inc., Sunnyvale Selbstvorspannende Transistorstruktur und SRAM-Zellen mit weniger als sechs Transistoren
US7569873B2 (en) * 2005-10-28 2009-08-04 Dsm Solutions, Inc. Integrated circuit using complementary junction field effect transistor and MOS transistor in silicon and silicon alloys

Similar Documents

Publication Publication Date Title
JP2009514233A5 (ja)
US9257979B2 (en) Embedded JFETs for high voltage applications
US7851889B2 (en) MOSFET device including a source with alternating P-type and N-type regions
JP4104701B2 (ja) 半導体装置
US7709311B1 (en) JFET device with improved off-state leakage current and method of fabrication
JPH06260652A (ja) 高電圧パワートランジスタおよびその形成方法
JP2007005723A (ja) 半導体装置
US8120104B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8193060B2 (en) Method of manufacturing a semiconductor device
KR960002556A (ko) 반도체소자 및 그 제조방법
JP2009021456A (ja) フィン型トランジスタおよびその形成方法
JP2011029466A (ja) 半導体装置
JP2012039002A (ja) 半導体装置及びその製造方法
TWI784064B (zh) 閘極控制雙載子接面電晶體及其操作方法
JP2010118622A (ja) 半導体装置及びその製造方法
CN103208521A (zh) Hvmos器件及其形成方法
TWI698017B (zh) 高壓半導體裝置以及其製作方法
JP2009246224A (ja) 半導体装置
KR100482950B1 (ko) 반도체소자 및 그 제조방법
US11621349B2 (en) Nano-wall integrated circuit structure with high integrated density
US9711635B1 (en) Semiconductor device
JP4943637B2 (ja) 半導体装置及びその製造方法
JP6099956B2 (ja) 半導体装置
JP6083783B2 (ja) 半導体装置及びその製造方法
CN114899235A (zh) 一种高集成度纳米墙集成电路结构