JP2002158350A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002158350A5 JP2002158350A5 JP2001256229A JP2001256229A JP2002158350A5 JP 2002158350 A5 JP2002158350 A5 JP 2002158350A5 JP 2001256229 A JP2001256229 A JP 2001256229A JP 2001256229 A JP2001256229 A JP 2001256229A JP 2002158350 A5 JP2002158350 A5 JP 2002158350A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- semiconductor
- drain
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 20
- 230000005669 field effect Effects 0.000 claims 7
- 239000004020 conductor Substances 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 1
Claims (10)
- 集積回路構造であって、
平面に沿って形成された主表面を有する半導体層と、
該表面の中で離れた位置に形成された第1のドープ領域および第2のドープ領域と、
該第1の領域の上にあり、該第1の領域とは伝導形が異なる第3のドープ領域と、
前記第1の領域と前記第2との領域の間で前記平面の上に形成された導電層であって、前記ドープ領域の間に電気接続を提供する導電層とを備える集積回路構造。 - 前記第1のドープ領域はMOSFETの第1のソース/ドレイン領域であり、前記第3の領域は該MOSFETのチャネル領域である請求項1に記載の構造。
- 前記第2の領域はトランジスタの一部である請求項2に記載の構造。
- 前記第2の領域は第2のMOSFETに関連する第2のソース/ドレイン領域であり、前記構造はさらに、前記第2のソース/ドレイン領域と並ぶ前記第2のMOSFETのチャネル領域を備える請求項1に記載の構造。
- 前記第2の領域の上にあり、該第2の領域とは伝導形が異なる第4のドープ領域と、
該第4のドープ領域の上にあり、前記第2の領域と伝導形が同じ第5のドープ領域と、
前記第3のドープ領域の上にあり、前記第1の領域と伝導形が同じ第6のドープ領域とをさらに含み、
前記第1の領域、第2の領域、第3の領域、第4の領域、第5の領域、および第6の領域ならびに導電層は2つの相互接続されたトランジスタとして構成される請求項1に記載の構造。 - 前記第1のドープ領域および前記第2のドープ領域は、第1のソース/ドレイン領域および第2のソース/ドレイン領域であり、前記第3の領域はチャネル領域である請求項1に記載の構造であって、該構造はさらに、
前記第2のソース/ドレイン領域の上に形成された第2のチャネル領域と、
前記チャネル領域のうち1つと、前記第1のソース/ドレイン領域および前記第2のソース/ドレイン領域のうち1つと垂直に並び、各々離れた位置にある第3のソース/ドレイン領域および第4のソース/ドレイン領域と、
両方のトランジスタの動作を同時に制御するように接続された導電素子とを備える請求項1に記載の構造。 - 半導体デバイスであって、
半導体材料の第1の層と、
該第1の層の中に形成された第1のソース/ドレイン領域と、該第1の層の上に形成されたチャネル領域と、該チャネル領域の上に形成された第2のソース/ドレイン領域とを有する第1の電界効果トランジスタと、
前記第1の層の中に形成された第1のソース/ドレイン領域と、該第1の層の上に形成されたチャネル領域と、該チャネル領域の上に形成された第2のソース/ドレイン領域とを有する第2の電界効果トランジスタと、
前記各トランジスタの第1のソース/ドレイン領域の間に置かれた金属を有し、1つの第1のソース/ドレイン領域から他の第1のソース/ドレイン領域へ電流を導く導電層とを備える半導体デバイス。 - 複数の電界効果トランジスタを伴う半導体デバイスを製造する方法であって、
該電界効果トランジスタのソース領域およびドレイン領域から成るグループから選択された第1のデバイス領域を半導体層の上に形成するステップと、
前記電界効果トランジスタのソース領域およびドレイン領域から成るグループから選択された第2のデバイス領域を前記半導体層の上に形成するステップと、
前記第1のデバイス領域と前記第2のデバイス領域に隣接して、金属を含む導体層を形成して、該第1のデバイス領域と該第2のデバイス領域との間に電気接続を実現するステップと、
前記第1のデバイス領域と前記導体層の上に第1の電界効果トランジスタゲート領域を形成するステップと、
前記第2のデバイス領域および前記導体層の上に第2の電界効果トランジスタゲート領域を形成するステップとを含む方法。 - 複数のトランジスタを伴う半導体デバイスを製造する方法であって、
半導体層の上で離れた位置に第1の拡散領域と第2の拡散領域を形成するステップと、
該第1の拡散領域と該第2の拡散領域との間に導体層を置いて、電気接続を実現するステップと、
第3の半導体領域および第4の半導体領域を、各々、離れた位置にある拡散領域のうち異なる1つの上で、前記半導体層の上に形成するステップと、
第5の半導体領域および第6の半導体領域を、各々、前記第3の半導体領域および前記第4の半導体領域のうち異なる1つの上に形成するステップであって、前記第3の領域および前記第5の領域は前記第1の領域および前記第2の領域のうち1つと垂直に並び、前記第4の領域および前記第6の領域は前記第1の領域および前記第2の領域の別の1つと垂直に並び、その結果できた構造は各々が他のトランジスタに接続された領域を有する2つのトランジスタを提供するステップとを含む方法。 - 集積回路構造を製造する方法であって、
その上にデバイスを形成するのに適した半導体層を提供するステップであって、該層は第1の平面で形成された表面を含むステップと、
該半導体層の上で、離れた位置に第1のトレンチおよび第2のトレンチを形成するステップと、
該第1のトレンチと該第2のトレンチとの間で該半導体表面の上に広がる導体層を形成するステップと、
金属の導体層の上に複数の誘電体層を形成するステップと、
前記第1のトレンチの中に第1のドープ領域、第2のドープ領域、および第3のドープ領域を伴う垂直型トランジスタを形成し、該第1のドープ領域の少なくとも一部は前記半導体層の中に形成され前記金属導体層と電気接触するステップとを含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/648164 | 2000-08-25 | ||
US09/648,164 US6903411B1 (en) | 2000-08-25 | 2000-08-25 | Architecture for circuit connection of a vertical transistor |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009234206A Division JP5479839B2 (ja) | 2000-08-25 | 2009-10-08 | 垂直型トランジスタの回路接続アーキテクチャ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002158350A JP2002158350A (ja) | 2002-05-31 |
JP2002158350A5 true JP2002158350A5 (ja) | 2004-09-09 |
Family
ID=24599689
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256229A Pending JP2002158350A (ja) | 2000-08-25 | 2001-08-27 | 垂直型トランジスタの回路接続アーキテクチャ |
JP2009234206A Expired - Fee Related JP5479839B2 (ja) | 2000-08-25 | 2009-10-08 | 垂直型トランジスタの回路接続アーキテクチャ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009234206A Expired - Fee Related JP5479839B2 (ja) | 2000-08-25 | 2009-10-08 | 垂直型トランジスタの回路接続アーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6903411B1 (ja) |
JP (2) | JP2002158350A (ja) |
KR (1) | KR100748864B1 (ja) |
GB (1) | GB2371921B (ja) |
TW (1) | TWI260734B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4219663B2 (ja) * | 2002-11-29 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体記憶装置及び半導体集積回路 |
TWI305669B (en) * | 2006-07-14 | 2009-01-21 | Nanya Technology Corp | Method for making a raised vertical channel transistor device |
JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2009081163A (ja) * | 2007-09-25 | 2009-04-16 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
WO2009128450A1 (ja) | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体記憶装置 |
WO2009128337A1 (ja) | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2010056215A (ja) * | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 縦型電界効果トランジスタを備える半導体装置及びその製造方法 |
EP2254149B1 (en) * | 2009-05-22 | 2014-08-06 | Unisantis Electronics Singapore Pte. Ltd. | SRAM using vertical transistors with a diffusion layer for reducing leakage currents |
JP5692884B1 (ja) * | 2014-08-19 | 2015-04-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Sgtを有する半導体装置の製造方法 |
US9627531B1 (en) * | 2015-10-30 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field-effect transistor with dual vertical gates |
US9698145B1 (en) * | 2015-12-28 | 2017-07-04 | International Business Machines Corporation | Implementation of long-channel thick-oxide devices in vertical transistor flow |
KR102472673B1 (ko) * | 2016-03-21 | 2022-11-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10032906B2 (en) * | 2016-04-29 | 2018-07-24 | Samsung Electronics Co., Ltd. | Vertical field effect transistor and method of fabricating the same |
US9859172B1 (en) | 2016-09-29 | 2018-01-02 | International Business Machines Corporation | Bipolar transistor compatible with vertical FET fabrication |
US9991359B1 (en) | 2017-06-15 | 2018-06-05 | International Business Machines Corporation | Vertical transistor gated diode |
US10332972B2 (en) * | 2017-11-20 | 2019-06-25 | International Business Machines Corporation | Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface |
US10790357B2 (en) * | 2019-02-06 | 2020-09-29 | International Business Machines Corporation | VFET with channel profile control using selective GE oxidation and drive-out |
CN113314422B (zh) * | 2021-04-20 | 2022-09-09 | 芯盟科技有限公司 | U型晶体管及其制造方法、半导体器件及其制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245058A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置およびその製造方法 |
JPS62166568A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置および製造方法 |
JPH0687500B2 (ja) * | 1987-03-26 | 1994-11-02 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
KR920022532A (ko) | 1991-05-13 | 1992-12-19 | 문정환 | 이중 수직 채널을 갖는 스태틱램 및 그 제조방법 |
US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
US5398200A (en) * | 1992-03-02 | 1995-03-14 | Motorola, Inc. | Vertically formed semiconductor random access memory device |
US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
JP2889061B2 (ja) * | 1992-09-25 | 1999-05-10 | ローム株式会社 | 半導体記憶装置およびその製法 |
JPH06334130A (ja) * | 1993-05-26 | 1994-12-02 | Toshiba Corp | 半導体装置 |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
JP3003598B2 (ja) * | 1995-11-22 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
US5683930A (en) * | 1995-12-06 | 1997-11-04 | Micron Technology Inc. | SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making |
DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
DE19711483C2 (de) * | 1997-03-19 | 1999-01-07 | Siemens Ag | Vertikaler MOS-Transistor und Verfahren zu dessen Herstellung |
JPH11121400A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US6297531B2 (en) * | 1998-01-05 | 2001-10-02 | International Business Machines Corporation | High performance, low power vertical integrated CMOS devices |
US6027975A (en) * | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
US6143593A (en) * | 1998-09-29 | 2000-11-07 | Conexant Systems, Inc. | Elevated channel MOSFET |
JP3376302B2 (ja) * | 1998-12-04 | 2003-02-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6498367B1 (en) * | 1999-04-01 | 2002-12-24 | Apd Semiconductor, Inc. | Discrete integrated circuit rectifier device |
US6518622B1 (en) | 2000-03-20 | 2003-02-11 | Agere Systems Inc. | Vertical replacement gate (VRG) MOSFET with a conductive layer adjacent a source/drain region and method of manufacture therefor |
US6300199B1 (en) * | 2000-05-24 | 2001-10-09 | Micron Technology, Inc. | Method of defining at least two different field effect transistor channel lengths using differently angled sidewall segments of a channel defining layer |
-
2000
- 2000-08-25 US US09/648,164 patent/US6903411B1/en not_active Expired - Lifetime
-
2001
- 2001-08-25 KR KR1020010053055A patent/KR100748864B1/ko active IP Right Grant
- 2001-08-27 JP JP2001256229A patent/JP2002158350A/ja active Pending
- 2001-08-28 GB GB0120806A patent/GB2371921B/en not_active Expired - Fee Related
- 2001-08-29 TW TW090121536A patent/TWI260734B/zh not_active IP Right Cessation
-
2009
- 2009-10-08 JP JP2009234206A patent/JP5479839B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002158350A5 (ja) | ||
KR100649867B1 (ko) | 고전압 반도체소자 및 그 제조방법 | |
TWI503957B (zh) | 具有電晶體區域互連的半導體設備 | |
EP2270843A3 (en) | Method of making a high-voltage insulated gate transistor | |
KR100777593B1 (ko) | 트랜치 게이트 모스 소자 및 그 제조 방법 | |
US5721148A (en) | Method for manufacturing MOS type semiconductor device | |
JP2002141507A (ja) | 半導体装置とその製造方法 | |
KR970003831A (ko) | 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법 | |
KR20140002676A (ko) | 수직 dmos 전계 효과 트랜지스터 및 이의 제조방법 | |
US8598659B2 (en) | Single finger gate transistor | |
CN100527440C (zh) | 半导体器件 | |
US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
US8937351B2 (en) | Power MOS transistor with improved metal contact | |
TW201121048A (en) | On-gate contacts | |
JP3150443B2 (ja) | 半導体装置 | |
US5990504A (en) | Finger structured MOSFET | |
US6777758B2 (en) | Semiconductor device | |
JPH05291518A (ja) | 半導体装置及びその製造方法 | |
JP2000077678A (ja) | 半導体素子とその製造方法 | |
KR101790818B1 (ko) | 반도체 소자 | |
JPH01111378A (ja) | 縦型mos fet | |
JP2006245391A (ja) | 半導体装置 | |
US8330218B2 (en) | Semiconductor device and method of fabricating the same | |
KR950010066A (ko) | 박막배선을 갖는 반도체장치와 그의 제조방법 | |
JPH0837299A (ja) | 半導体集積回路の保護回路 |