JP5479839B2 - 垂直型トランジスタの回路接続アーキテクチャ - Google Patents
垂直型トランジスタの回路接続アーキテクチャ Download PDFInfo
- Publication number
- JP5479839B2 JP5479839B2 JP2009234206A JP2009234206A JP5479839B2 JP 5479839 B2 JP5479839 B2 JP 5479839B2 JP 2009234206 A JP2009234206 A JP 2009234206A JP 2009234206 A JP2009234206 A JP 2009234206A JP 5479839 B2 JP5479839 B2 JP 5479839B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- drain
- semiconductor layer
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 78
- 239000013078 crystal Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
100 単結晶半導体層
106 主平面
108 分離トレンチ
110 堆積シリコン酸化物
112 Nタイプのタブ領域
114 Pタイプのタブ領域
116 Pタイプのソース/ドレイン領域
118 Nタイプのソース/ドレイン領域
Claims (10)
- 半導体層と、
該半導体層の表面に対して直交方向に形成された第1のMOSFETとから成る集積回路構造であって、該第1のMOSFETは、
該半導体層の表面に沿って該半導体層の中に形成される第1のソース/ドレイン領域と、
前記半導体層の上方で、かつ前記第1のソース/ドレイン領域の上に位置し、該第1のソース/ドレイン領域と同一の伝導型を有する、第1の単結晶ソース/ドレイン拡張領域と、
該第1のソース/ドレイン領域と異なる伝導型の単結晶チャンネルドープ領域であって、該半導体層の上方で、かつ該第1のソース/ドレイン領域及び前記第1の単結晶ソース/ドレイン拡張領域の上に位置する単結晶チャンネルドープ領域と、
前記単結晶チャンネルドープ領域の上に位置し、該第1のソース/ドレイン領域と同一の伝導型を有する、第2の単結晶ソース/ドレイン拡張領域と、
該第1のソース/ドレイン領域と同じ伝導型の第2のソース/ドレイン領域であって、該半導体層の上方で、かつ該第2の単結晶ソース/ドレイン拡張領域の上に位置する第2のソース/ドレイン領域と、
ゲート電極および該単結晶チャンネルドープ領域に隣接して位置するゲート誘電体を含む第1のゲート構造と、
を具備し、前記集積回路構造は更に、
該第1のソース/ドレイン領域から分離トレンチによって電気的に分離され、該半導体層の表面に沿って前記半導体層の中に形成される第2のドープ領域と、
該半導体層の上方で、かつ該第1のソース/ドレイン領域と該第2のドープ領域の間に連続的なフィルム状で形成され、該第1のソース/ドレイン領域と該第2のドープ領域との間を電気的に接続する導電層と、を含む集積回路構造。 - 該半導体層の表面に対して直交方向に形成され、該第1のMOSFETから該分離トレンチによって電気的に分離された第2のMOSFETを、さらに含み、この第2のMOSFETが、
第3のソース/ドレイン領域として構成される該第2のドープ領域と、
前記半導体層の上方で、かつ前記第3のソース/ドレイン領域の上に位置し、該第3のソース/ドレイン領域と同一の伝導型を有する、第3の単結晶ソース/ドレイン拡張領域と、
該第3のソース/ドレイン領域と異なる伝導型の第2の単結晶チャンネルドープ領域であって、該半導体層の上方で、かつ前記第3の単結晶ソース/ドレイン拡張領域の上に位置する第2の単結晶チャンネルドープ領域と、
前記第2の単結晶チャンネルドープ領域の上に位置し、該第3のソース/ドレイン領域と同一の伝導型を有する、第4の単結晶ソース/ドレイン拡張領域と、
該第3のソース/ドレインと同じ伝導型の第4のソース/ドレイン領域であって、該半導体層の上方で、かつ前記第4の単結晶ソース/ドレイン拡張領域の上に位置する第4のソース/ドレイン領域と、を含む請求項1に記載の集積回路構造。 - 該導電層が、該第1のMOSFETの該第1のソース/ドレイン領域と、該第2のMOSFETの該第3のソース/ドレイン領域とを電気的に接続して、2つの相互接続トランジスタを形成する請求項2に記載の集積回路構造。
- 該第1のMOSFETが第1のゲート構造を含み、および該第2のMOSFETが第2のゲート構造を含み、そしてさらに該第1および第2のゲート構造が互いに電気的に接続されている請求項2に記載の集積回路構造。
- 該第1のMOSFETがP型MOSFETであり、および該第2のMOSFETがN型MOSFETである請求項2に記載の集積回路構造。
- 半導体デバイスであって、
半導体材料からなる半導体層と、
該半導体層に対して直交方向に形成された第1の電界効果トランジスタであって、該半導体層の表面に沿って該半導体層の中に形成される第1のソース/ドレイン領域と、該半導体層の上方で、かつ該第1のソース/ドレイン領域の上に位置する、第1の単結晶ソース/ドレイン拡張領域と、該第1の単結晶ソース/ドレイン拡張領域の上方に形成された第1のチャンネル領域と、該単結晶チャンネルドープ領域の上に位置する、第2の単結晶ソース/ドレイン拡張領域と、該第2の単結晶ソース/ドレイン拡張領域の上方に形成された第2のソース/ドレイン領域と、を具備する第1の電界効果トランジスタと、
該第1の電界効果トランジスタから分離トレンチによって電気的に分離され、かつ該半導体層に対して直交方向に形成される第2の電界効果トランジスタであって、該半導体層の表面に沿って該半導体層の中に形成される第3のソース/ドレインと、該半導体層の上方で、かつ該第3のソース/ドレイン領域の上に位置する、第3の単結晶ソース/ドレイン拡張領域と、該第3の単結晶ソース/ドレイン拡張領域の上に形成された第2のチャンネル領域と、該第2の単結晶チャンネルドープ領域の上に位置する、第4の単結晶ソース/ドレイン拡張領域と、該第4の単結晶ソース/ドレイン拡張領域の上に形成された第4のソース/ドレイン領域と、を具備する第2の電界効果トランジスタと、
該半導体層の上方で、かつ該第1のソース/ドレイン領域と該第3のソース/ドレイン領域の間に連続的なフィルム状で形成され、該第1のソース/ドレイン領域と該第3のソース/ドレイン領域との間を電気的に接続する導電層と、を備える半導体デバイス。 - 半導体層を提供する処理と、
該半導体層の上に連続的なフィルム状に形成される導電層を提供する処理と、
該半導体層の表面に対して直交方向に第1のMOSFETを形成する処理とから成る、集積回路構造を製造する方法であって、
該第1のMOSFETを形成する処理が、
該半導体層の表面に沿って前記半導体層の中に第1のソース/ドレイン領域を形成するステップと、
前記半導体層の上方で、かつ前記第1のソース/ドレイン領域の上に、該第1のソース/ドレイン領域と同一の伝導型を有する、第1の単結晶ソース/ドレイン拡張領域を形成するステップと、
該第1のソース/ドレイン領域と異なる伝導型の単結晶チャンネルドープ領域であって、該半導体層の上方でかつ該第1の単結晶ソース/ドレイン拡張領域の上に単結晶チャンネルドープ領域を形成するステップと、
前記単結晶チャンネルドープ領域の上に、該第1のソース/ドレイン領域と同一の伝導型を有する、第2の単結晶ソース/ドレイン拡張領域を形成するステップと、
該第1のソース/ドレイン領域と同じ伝導型を有し、該半導体層の上方で、かつ該第2の単結晶ソース/ドレイン拡張領域の上に、第2のソース/ドレイン領域を形成するステップと、を含み、該方法はさらに、
該第1のソース/ドレイン領域から分離トレンチによって電気的に分離され、かつ該半導体層の表面に沿って該半導体層の中に、第2のドープ領域を形成するステップであって、導電層が該第1のソース/ドレイン領域と該第2のドープ領域の間に形成され、該第1のソース/ドレイン領域と該第2のドープ領域との間を電気的に接続する、第2のドープ領域を形成するステップを含む、方法。 - 集積回路を製造する方法であって、
第1のデバイス領域および第2のデバイス領域を有する半導体層を提供するステップと、
該半導体層の表面に沿って前記第1のデバイス領域の該半導体層の中に第1のソース/ドレイン領域を形成するステップと、
該半導体層の表面に沿って前記第2のデバイス領域の該半導体層の中に第3のソース/ドレイン領域を形成するステップと、
該第1のデバイス領域および該第2のデバイス領域における半導体層の上に連続的なフィルム状に形成される導電層を形成するステップと、
該第1のデバイス領域および該第2のデバイス領域における該導電層の上に複数の誘電体層を形成するステップと、
該複数の誘電体層を通して該第1のデバイス領域における該半導体層の表面に達するまでエッチングすることにより第1のトレンチを形成するステップ、および該複数の誘電体層を通して該第2のデバイス領域における該半導体層の表面に達するまでエッチングすることにより第2のトレンチを形成するステップと、
該前記半導体層の上方で、かつ前記第1のソース/ドレイン領域の上に、該第1のソース/ドレイン領域と同一の伝導型を有する、第1の単結晶ソース/ドレイン拡張領域を形成し、該半導体層の上方で、かつ該第1の単結晶ソース/ドレイン拡張領域の上に、該第1のソース/ドレイン領域と異なる伝導型の第1の単結晶チャンネルドープ領域を形成し、前記単結晶チャンネルドープ領域の上に、該第1のソース/ドレイン領域と同一の伝導型を有する、第2の単結晶ソース/ドレイン拡張領域を形成し、該半導体層の上方で、かつ該第2の単結晶ソース/ドレイン拡張領域の上に、該第1のソース/ドレイン領域と同じ伝導型の第2のソース/ドレイン領域とを形成するステップと、
該前記半導体層の上方で、かつ前記第3のソース/ドレイン領域の上に、該第3のソース/ドレイン領域と同一の伝導型を有する、第3の単結晶ソース/ドレイン拡張領域を形成し、該半導体層の上方で、かつ該第3の単結晶ソース/ドレイン拡張領域の上に、該第3のソース/ドレイン領域と異なる伝導型の第2の単結晶チャンネルドープ領域を形成し、該第2の単結晶チャンネルドープ領域の上に、該第3のソース/ドレイン領域と同一の伝導型を有する、第4の単結晶ソース/ドレイン拡張領域を形成し、該半導体層の上方で、かつ該第4の単結晶ソース/ドレイン拡張領域の上に、該第3のソース/ドレイン領域と同じ伝導型の第4のソース/ドレイン領域を形成するステップであって、該第1のソース/ドレイン領域と該第3のソース/ドレイン領域の間を電気的に接続するために、これら該第1のソース/ドレイン領域と該第3のソース/ドレイン領域との間に該導電層が配置される、形成するステップとを含む方法。 - さらに、第1のMOSFETを形成するために該第1のデバイス領域において該第1の単結晶ソース/ドレイン拡張領域および該第2の単結晶ソース/ドレイン拡張領域の近傍に第1のゲート構造を形成するステップと、第2のMOSFETを形成するために、該第2のデバイス領域において該第3の単結晶ソース/ドレイン拡張領域および該第4の単結晶ソース/ドレイン拡張領域の近傍に第2のゲート構造を形成するステップとを含む請求項8に記載の方法。
- 前記導電層を、前記第1の単結晶ソース/ドレイン拡張領域との直接接触から分離するように構成された絶縁領域を更に含む、請求項1に記載の集積回路構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/648164 | 2000-08-25 | ||
US09/648,164 US6903411B1 (en) | 2000-08-25 | 2000-08-25 | Architecture for circuit connection of a vertical transistor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256229A Division JP2002158350A (ja) | 2000-08-25 | 2001-08-27 | 垂直型トランジスタの回路接続アーキテクチャ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062574A JP2010062574A (ja) | 2010-03-18 |
JP5479839B2 true JP5479839B2 (ja) | 2014-04-23 |
Family
ID=24599689
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256229A Pending JP2002158350A (ja) | 2000-08-25 | 2001-08-27 | 垂直型トランジスタの回路接続アーキテクチャ |
JP2009234206A Expired - Fee Related JP5479839B2 (ja) | 2000-08-25 | 2009-10-08 | 垂直型トランジスタの回路接続アーキテクチャ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256229A Pending JP2002158350A (ja) | 2000-08-25 | 2001-08-27 | 垂直型トランジスタの回路接続アーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (1) | US6903411B1 (ja) |
JP (2) | JP2002158350A (ja) |
KR (1) | KR100748864B1 (ja) |
GB (1) | GB2371921B (ja) |
TW (1) | TWI260734B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4219663B2 (ja) * | 2002-11-29 | 2009-02-04 | 株式会社ルネサステクノロジ | 半導体記憶装置及び半導体集積回路 |
TWI305669B (en) * | 2006-07-14 | 2009-01-21 | Nanya Technology Corp | Method for making a raised vertical channel transistor device |
JP5114968B2 (ja) * | 2007-02-20 | 2013-01-09 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2009081163A (ja) * | 2007-09-25 | 2009-04-16 | Elpida Memory Inc | 半導体装置およびその製造方法 |
JP2009088134A (ja) * | 2007-09-28 | 2009-04-23 | Elpida Memory Inc | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
WO2009128450A1 (ja) | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体記憶装置 |
WO2009128337A1 (ja) | 2008-04-16 | 2009-10-22 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2010056215A (ja) * | 2008-08-27 | 2010-03-11 | Nec Electronics Corp | 縦型電界効果トランジスタを備える半導体装置及びその製造方法 |
EP2254149B1 (en) * | 2009-05-22 | 2014-08-06 | Unisantis Electronics Singapore Pte. Ltd. | SRAM using vertical transistors with a diffusion layer for reducing leakage currents |
JP5692884B1 (ja) * | 2014-08-19 | 2015-04-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Sgtを有する半導体装置の製造方法 |
US9627531B1 (en) * | 2015-10-30 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field-effect transistor with dual vertical gates |
US9698145B1 (en) * | 2015-12-28 | 2017-07-04 | International Business Machines Corporation | Implementation of long-channel thick-oxide devices in vertical transistor flow |
KR102472673B1 (ko) * | 2016-03-21 | 2022-11-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10032906B2 (en) * | 2016-04-29 | 2018-07-24 | Samsung Electronics Co., Ltd. | Vertical field effect transistor and method of fabricating the same |
US9859172B1 (en) | 2016-09-29 | 2018-01-02 | International Business Machines Corporation | Bipolar transistor compatible with vertical FET fabrication |
US9991359B1 (en) | 2017-06-15 | 2018-06-05 | International Business Machines Corporation | Vertical transistor gated diode |
US10332972B2 (en) * | 2017-11-20 | 2019-06-25 | International Business Machines Corporation | Single column compound semiconductor bipolar junction transistor fabricated on III-V compound semiconductor surface |
US10790357B2 (en) * | 2019-02-06 | 2020-09-29 | International Business Machines Corporation | VFET with channel profile control using selective GE oxidation and drive-out |
CN113314422B (zh) * | 2021-04-20 | 2022-09-09 | 芯盟科技有限公司 | U型晶体管及其制造方法、半导体器件及其制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6245058A (ja) * | 1985-08-22 | 1987-02-27 | Nec Corp | 半導体装置およびその製造方法 |
JPS62166568A (ja) * | 1986-01-20 | 1987-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置および製造方法 |
JPH0687500B2 (ja) * | 1987-03-26 | 1994-11-02 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
KR920022532A (ko) | 1991-05-13 | 1992-12-19 | 문정환 | 이중 수직 채널을 갖는 스태틱램 및 그 제조방법 |
US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
US5398200A (en) * | 1992-03-02 | 1995-03-14 | Motorola, Inc. | Vertically formed semiconductor random access memory device |
US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
JP2889061B2 (ja) * | 1992-09-25 | 1999-05-10 | ローム株式会社 | 半導体記憶装置およびその製法 |
JPH06334130A (ja) * | 1993-05-26 | 1994-12-02 | Toshiba Corp | 半導体装置 |
DE4417150C2 (de) * | 1994-05-17 | 1996-03-14 | Siemens Ag | Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen |
JP3003598B2 (ja) * | 1995-11-22 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
US5683930A (en) * | 1995-12-06 | 1997-11-04 | Micron Technology Inc. | SRAM cell employing substantially vertically elongated pull-up resistors and methods of making, and resistor constructions and methods of making |
DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
DE19711483C2 (de) * | 1997-03-19 | 1999-01-07 | Siemens Ag | Vertikaler MOS-Transistor und Verfahren zu dessen Herstellung |
JPH11121400A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US6297531B2 (en) * | 1998-01-05 | 2001-10-02 | International Business Machines Corporation | High performance, low power vertical integrated CMOS devices |
US6027975A (en) * | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
US6143593A (en) * | 1998-09-29 | 2000-11-07 | Conexant Systems, Inc. | Elevated channel MOSFET |
JP3376302B2 (ja) * | 1998-12-04 | 2003-02-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6498367B1 (en) * | 1999-04-01 | 2002-12-24 | Apd Semiconductor, Inc. | Discrete integrated circuit rectifier device |
US6518622B1 (en) | 2000-03-20 | 2003-02-11 | Agere Systems Inc. | Vertical replacement gate (VRG) MOSFET with a conductive layer adjacent a source/drain region and method of manufacture therefor |
US6300199B1 (en) * | 2000-05-24 | 2001-10-09 | Micron Technology, Inc. | Method of defining at least two different field effect transistor channel lengths using differently angled sidewall segments of a channel defining layer |
-
2000
- 2000-08-25 US US09/648,164 patent/US6903411B1/en not_active Expired - Lifetime
-
2001
- 2001-08-25 KR KR1020010053055A patent/KR100748864B1/ko active IP Right Grant
- 2001-08-27 JP JP2001256229A patent/JP2002158350A/ja active Pending
- 2001-08-28 GB GB0120806A patent/GB2371921B/en not_active Expired - Fee Related
- 2001-08-29 TW TW090121536A patent/TWI260734B/zh not_active IP Right Cessation
-
2009
- 2009-10-08 JP JP2009234206A patent/JP5479839B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2371921B (en) | 2005-04-06 |
TWI260734B (en) | 2006-08-21 |
GB2371921A (en) | 2002-08-07 |
US6903411B1 (en) | 2005-06-07 |
KR100748864B1 (ko) | 2007-08-13 |
KR20020016605A (ko) | 2002-03-04 |
GB0120806D0 (en) | 2001-10-17 |
JP2002158350A (ja) | 2002-05-31 |
JP2010062574A (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479839B2 (ja) | 垂直型トランジスタの回路接続アーキテクチャ | |
US6388296B1 (en) | CMOS self-aligned strapped interconnection | |
US6274421B1 (en) | Method of making metal gate sub-micron MOS transistor | |
US5312768A (en) | Integrated process for fabricating raised, source/drain, short-channel transistors | |
US7687331B2 (en) | Stacked semiconductor device and method of fabrication | |
JP4797185B2 (ja) | 縦型リプレイスメント・ゲート・トランジスタと両立性のあるバイポーラ接合トランジスタ | |
US7056783B2 (en) | Multiple operating voltage vertical replacement-gate (VRG) transistor | |
US6773994B2 (en) | CMOS vertical replacement gate (VRG) transistors | |
US6225208B1 (en) | Method and structure for improved alignment tolerance in multiple, singularized plugs | |
US10811410B2 (en) | Simultaneously fabricating a high voltage transistor and a FinFET | |
JP2005514771A (ja) | ボディ結合型絶縁膜上シリコン半導体デバイス及びその方法 | |
US10347657B1 (en) | Semiconductor circuit including nanosheets and fins on the same wafer | |
US20070257324A1 (en) | Semiconductor Devices Having Gate Structures and Contact Pads that are Lower than the Gate Structures | |
US20070241335A1 (en) | Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques and semiconductor integrated circuits fabricated thereby | |
KR101377705B1 (ko) | 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법 | |
US5652154A (en) | Method for manufacturing BiMOS device | |
US20220278093A1 (en) | Capacitor in nanosheet | |
JPH11204658A (ja) | 半導体装置の製造方法 | |
JP2005057013A (ja) | 半導体装置及びその製造方法 | |
JP2005276989A (ja) | 半導体装置の製造方法 | |
JPH03112161A (ja) | バイポーラトランジスタを複合したmisメモリ装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120711 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120924 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120924 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121011 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130131 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5479839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |