JP2010141304A5 - - Google Patents

Claims (5)

1. ゲート電極層と、
   前記ゲート電極層上方にゲート絶縁層と、
   前記ゲート絶縁層上方にソース電極層及びドレイン電極層と、
   前記ソース電極層上方、及び前記ドレイン電極層上方に第１の酸化物半導体層と、
   前記第１の酸化物半導体層上方に第２の酸化物半導体層と、
   前記第２の酸化物半導体層上方に第３の酸化物半導体層と、を有し、
   前記第１の酸化物半導体層に含まれる酸素の濃度は、前記第２の酸化物半導体層に含まれる酸素の濃度よりも低く、
   前記第３の酸化物半導体層に含まれる酸素の濃度は、前記第２の酸化物半導体層に含まれる酸素の濃度よりも低いことを特徴とする半導体装置。
2. 請求項１において、前記第３の酸化物半導体層上方に導電層を有し、
   前記導電層の導電率は、前記第２の酸化物半導体層及び前記第３の酸化物半導体層の導電率よりも高いことを特徴とする半導体装置。
3. ゲート電極層を形成し、
   前記ゲート電極層上方にゲート絶縁層を形成し、
   前記ゲート絶縁層上方にソース電極層及びドレイン電極層を形成し、
   前記ソース電極層上方、及び前記ドレイン電極層上方に第１の酸化物半導体層を形成し、
   前記第１の酸化物半導体層上方に第２の酸化物半導体層を形成し、
   前記第２の酸化物半導体層上方に第３の酸化物半導体層を形成し、
   前記第１の酸化物半導体膜の成膜時の酸素ガス流量の比率を、前記第２の酸化物半導体膜の成膜時の酸素ガス流量の比率より少なくし、
   前記第３の酸化物半導体膜の成膜時の酸素ガス流量の比率を、前記第２の酸化物半導体膜の成膜時の酸素ガス流量の比率より少なくすることを特徴とする半導体装置の作製方法。
4. 請求項３において、前記第３の酸化物半導体層上方に導電層を形成し、
   前記導電層の導電率は、前記第２の酸化物半導体層及び前記第３の酸化物半導体層の導電率よりも高いことを特徴とする半導体装置の作製方法。
5. 請求項３又は４において、前記第３の酸化物半導体層は、前記ソース電極と前記ドレイン電極の間に凹部を有し、前記導電層が前記凹部の上にのみ形成されていることを特徴とする半導体装置の作製方法。